射頻識(shí)別中的解調(diào)電路的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種射頻識(shí)別中的解調(diào)電路，包括：一耦合電路，將信號(hào)從讀卡機(jī)端耦合到射頻識(shí)別卡片端；一檢波濾波電路，與耦合電路相連接，將經(jīng)過(guò)整流后的電流信號(hào)檢出并轉(zhuǎn)換成電壓信號(hào)；同時(shí)對(duì)信號(hào)中的載波信號(hào)進(jìn)行濾波；一高通電路，與檢波濾波電路相連接，用于隔直流電壓信號(hào)，使得數(shù)據(jù)交流信號(hào)可以通過(guò)；一放大電路，與高通電路相連接，用于將高通電路輸出的數(shù)據(jù)交流信號(hào)進(jìn)一步放大；一遲滯比較器電路，與放大電路相連接，用于對(duì)放大后的數(shù)據(jù)交流信號(hào)進(jìn)行比較，從而解調(diào)出對(duì)應(yīng)的數(shù)據(jù)信號(hào)；一驅(qū)動(dòng)電路，用于對(duì)遲滯比較器電路解調(diào)出的數(shù)據(jù)信號(hào)進(jìn)行驅(qū)動(dòng)。本實(shí)用新型能夠提高解調(diào)精度和穩(wěn)定性。
【專(zhuān)利說(shuō)明】射頻識(shí)別中的解調(diào)電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及模擬集成電路中解調(diào)電路領(lǐng)域，特別是涉及一種射頻識(shí)別中的解調(diào)電路。
【背景技術(shù)】
[0002]在射頻識(shí)別電路設(shè)計(jì)中，解調(diào)電路是核心模塊之一，解調(diào)電路需要將載波中的數(shù)據(jù)信號(hào)解調(diào)出來(lái)再輸入給數(shù)字模塊作后續(xù)處理。對(duì)于射頻識(shí)別的標(biāo)簽而言，信號(hào)首先通過(guò)電感耦合到射頻識(shí)別卡片，經(jīng)過(guò)整流后輸出給解調(diào)電路。解調(diào)電路一般由耦合電路，檢波濾波電路，高通電路，放大電路，施密特觸發(fā)電路以及驅(qū)動(dòng)電路組成，如圖1所示。由于載波信號(hào)中有高頻的載波信號(hào)和低頻的數(shù)據(jù)信號(hào)，所以解調(diào)電路首先需要將低頻的數(shù)據(jù)信號(hào)檢測(cè)出來(lái)，同時(shí)濾掉高頻的載波信號(hào)以免影響后續(xù)的數(shù)據(jù)解調(diào)。解調(diào)電路中的檢波濾波電路就是將經(jīng)過(guò)整流后的電流信號(hào)檢出并轉(zhuǎn)換成電壓信號(hào)，同時(shí)對(duì)信號(hào)中的載波信號(hào)進(jìn)行濾波，盡量衰減其載波信號(hào)的幅度。高通電路主要是隔離直流電壓信號(hào)，使得數(shù)據(jù)交流信號(hào)可以通過(guò)且將數(shù)據(jù)信號(hào)送入到后續(xù)的放大電路中。放大電路是將檢波出來(lái)的信號(hào)進(jìn)一步放大。施密特觸發(fā)電路是對(duì)放大的信號(hào)進(jìn)行比較，從而解調(diào)出對(duì)應(yīng)的數(shù)字信號(hào)。驅(qū)動(dòng)電路是進(jìn)一步驅(qū)動(dòng)解調(diào)出來(lái)的數(shù)字信號(hào)，以便送給數(shù)字電路進(jìn)一步處理。由于在射頻識(shí)別中，信號(hào)的幅度受場(chǎng)強(qiáng)的影響，在小場(chǎng)強(qiáng)下信號(hào)幅度就會(huì)比較小。而施密特觸發(fā)電路可能難以觸發(fā)，如果觸發(fā)不到就會(huì)導(dǎo)致解調(diào)失敗。對(duì)于高速通訊的包絡(luò)，其信號(hào)幅度也相對(duì)較小，即使放大后其信號(hào)幅度也不是很大，也很容易導(dǎo)致無(wú)法解調(diào)出信號(hào)。如果施密特觸發(fā)電路設(shè)置的過(guò)于靈敏，又容易被噪聲所干擾導(dǎo)致信號(hào)的誤解調(diào)。而且傳統(tǒng)的施密特觸發(fā)電路的設(shè)置也比較困難，受工藝的影響也很大。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種射頻識(shí)別中的解調(diào)電路，能夠提高解調(diào)精度和穩(wěn)定性。
[0004]為解決上述技術(shù)問(wèn)題，本實(shí)用新型的射頻識(shí)別中的解調(diào)電路，包括:
[0005]一耦合電路，用于將輸入信號(hào)從讀卡機(jī)端耦合到射頻識(shí)別卡片端；
[0006]一檢波濾波電路，與所述耦合電路相連接，用于將經(jīng)過(guò)整流后的電流信號(hào)檢出并轉(zhuǎn)換成電壓信號(hào)；同時(shí)對(duì)電壓信號(hào)中的載波信號(hào)進(jìn)行濾波；
[0007]—高通電路，與所述檢波濾波電路相連接，用于隔直流電壓信號(hào)，使得數(shù)據(jù)交流信號(hào)可以通過(guò)；
[0008]一放大電路，與所述高通電路相連接，用于將高通電路輸出的數(shù)據(jù)交流信號(hào)進(jìn)一步放大；
[0009]一遲滯比較器電路，與所述放大電路相連接，用于對(duì)放大后的數(shù)據(jù)交流信號(hào)進(jìn)行比較，從而解調(diào)出對(duì)應(yīng)的數(shù)據(jù)交流信號(hào)；
[0010]一驅(qū)動(dòng)電路，與所述遲滯比較器電路相連接，用于對(duì)所述遲滯比較器電路解調(diào)出的數(shù)據(jù)交流信號(hào)進(jìn)行驅(qū)動(dòng)。
[0011]本實(shí)用新型在傳統(tǒng)解調(diào)電路的基礎(chǔ)上用遲滯比較器代替施密特觸發(fā)器；由于遲滯比較器的工作穩(wěn)定性高，遲滯電壓值設(shè)計(jì)相對(duì)容易，可以設(shè)計(jì)的靈敏一點(diǎn)；遲滯比較器受工藝和溫度的影響比較??；遲滯比較器的輸入直流電壓值都在同一個(gè)偏置電壓上，這樣就可以進(jìn)一步提聞其工作的穩(wěn)定性。因此，本實(shí)用新型能提聞解調(diào)精度及穩(wěn)定性，從而提聞小場(chǎng)強(qiáng)和高速率通信時(shí)的解調(diào)性能。
[0012]本實(shí)用新型適用于高頻射頻識(shí)別。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0013]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明:
[0014]圖1是現(xiàn)有的解調(diào)電路原理圖；
[0015]圖2是所述射頻識(shí)別中的解調(diào)電路原理圖。
【具體實(shí)施方式】
[0016]參見(jiàn)圖2所示,所述射頻識(shí)別中的解調(diào)電路在下面的實(shí)施例中，包括:一稱(chēng)合電路，一檢波濾波電路，一高通電路，一放大電路，一遲滯比較器電路，一驅(qū)動(dòng)電路。
[0017]所述稱(chēng)合電路包括第一電感L21,第二電感L22和第一電容C21。第一電容C21并聯(lián)在第二電感L22的兩端，輸入信號(hào)IN通過(guò)第一電感L21和第二電感L22耦合到射頻識(shí)別卡片端，并與第一電容C21發(fā)生諧振，這樣就將輸入信號(hào)從讀卡器端耦合到了射頻識(shí)別卡片端。
[0018]所述檢波濾波電路包括第一 NMOS晶體管麗21，第二 NMOS晶體管麗22，第一電阻R21和第二電容C22。第一 NMOS晶體管MN21的柵極和漏極與第二電感L22的一端相連接，第二 NMOS晶體管麗22的柵極和漏極與第二電感L22的另一端相連接，第一 NMOS晶體管麗21和第二 NMOS晶體管麗22的源極與第一電阻R21和第二電容C22的一端相連接，第一電阻R21和第二電容C22的另一端接地。第一 NMOS晶體管麗21和第二 NMOS晶體管麗22相當(dāng)于二極管，與第一電阻R21和第二電容C22 —起構(gòu)成檢波濾波電路,將包絡(luò)信號(hào)從載波信號(hào)中檢波出來(lái)，同時(shí)對(duì)27MHz的高頻載波信號(hào)進(jìn)行濾波，盡量衰減高頻載波信號(hào)的幅度，以便不影響后續(xù)模塊對(duì)低頻數(shù)據(jù)信號(hào)的處理效果。
[0019]所述高通電路包括第三NMOS晶體管麗23，第四NMOS晶體管麗24，第五NMOS晶體管MN25，第六NMOS晶體管MN26，第一 PMOS晶體管MP21，第二 PMOS晶體管MP22，第三PMOS晶體管MP23，第四PMOS晶體管MP24和第三電容C23。
[0020]第一 PMOS晶體管MP21和第三PMOS晶體管MP23的源極與電源電壓VDD端相連接；第一 PMOS晶體管MP21的柵極與第二 PMOS晶體管MP22的柵極和漏極，第三NMOS晶體管麗23的柵極和漏極，第四NMOS晶體管麗24的柵極，第三PMOS晶體管MP23的柵極，第六NMOS晶體管麗26的柵極相連接，其連接的節(jié)點(diǎn)記為偏置電壓VB端；第一 PMOS晶體管MP21的漏極與第二 PMOS晶體管MP22的源極相連接；第三NMOS晶體管麗23的源極與第四NMOS晶體管麗24的漏極相連接；第四NMOS晶體管麗24的源極接地。第三PMOS晶體管MP23的漏極與第四PMOS晶體管MP24的源極相連接；第四PMOS晶體管MP24的柵極和漏極與第五NMOS晶體管MN25的柵極和漏極以及第三電容C23的一端相連接；第三電容C23的另一端與所述檢波濾波電路中的第一 NMOS晶體管麗21和第二 NMOS晶體管麗22的源極相連接。第五NMOS晶體管麗25的源極與第六NMOS晶體管麗26的漏極相連接，第六NMOS晶體管麗26的源極接地。
[0021 ] 第一 PMOS晶體管MP21，第二 PMOS晶體管MP22，第三NMOS晶體管MN23，第四NMOS晶體管麗24構(gòu)成分壓偏置電路，調(diào)整MOS晶體管的尺寸就能將偏置電壓VB端的電壓值調(diào)整成電源電壓VDD的電壓值的一半。第三PMOS晶體管MP23，第四PMOS晶體管MP24，第五NMOS晶體管MN25，第六NMOS晶體管MN26的輸出端構(gòu)成一個(gè)高阻點(diǎn)，其等效的阻抗很大，和第三電容C23形成高通濾波器，將檢波后信號(hào)中的直流分量濾出，使得數(shù)據(jù)交流信號(hào)可以通過(guò)然后再將數(shù)據(jù)交流信號(hào)輸入到后續(xù)的放大電路中。
[0022]所述放大電路包括第七NMOS晶體管MN27，第八NMOS晶體管MN28，第九NMOS晶體管MN29，第十NMOS晶體管MN30，第五PMOS晶體管MP25，第六PMOS晶體管MP26，第七PMOS晶體管MP27，第八PMOS晶體管MP28。
[0023]第五PMOS晶體管MP25的源極和第七PMOS晶體管MP27的源極與電源電壓VDD端相連接。第五PMOS晶體管MP25的柵極與第八NMOS晶體管麗28的柵極，第七PMOS晶體管MP27的柵極，第八PMOS晶體管MP28的柵極，第九NMOS晶體管MN29的柵極，第十NMOS晶體管麗30的柵極，所述高通電路中第四PMOS晶體管MP24的漏極相連接。第五PMOS晶體管MP25的漏極與第六PMOS晶體管MP26源極相連接；第六PMOS晶體管MP26的柵極和漏極與第七NMOS晶體管麗27的柵極和漏極，第八PMOS晶體管MP28的漏極，第九NMOS晶體管麗29的漏極相連接；第七NMOS晶體管麗27的源極與第八NMOS晶體管麗28的漏極相連接，其連接的節(jié)點(diǎn)作為放大電路的輸出端；第八NMOS晶體管麗28的源極接地。第七PMOS晶體管MP27的漏極與第八PMOS晶體管MP28的源極相連接；第九NMOS晶體管麗29的源極與第十NMOS晶體管麗30的漏極相連接，第十NMOS晶體管麗30的源極接地。
[0024]第五PMOS晶體管MP25，第六PMOS晶體管MP26，第七NMOS晶體管麗27，第八NMOS晶體管麗28組成一個(gè)線(xiàn)性增益放大器，其特點(diǎn)是當(dāng)信號(hào)幅度在偏置電壓VB點(diǎn)附近時(shí)，其輸出電壓幾乎不變，這樣可以有效的`抑制偏置電壓VB電壓值附近的噪聲。第七PMOS晶體管MP27，第八PMOS晶體管MP28，第九NMOS晶體管MN29，第十NMOS晶體管MN30組成一個(gè)交流放大器，其特點(diǎn)是當(dāng)信號(hào)幅度稍微偏離偏置電壓VB電壓值時(shí)，其輸出電壓就會(huì)被反向放大。因此，當(dāng)線(xiàn)性增益放大器和交流放大器組合在一起形成一個(gè)放大電路時(shí)，其特點(diǎn)就是可以抑制偏置電壓VB附近的噪聲，同時(shí)可以有效放大包絡(luò)信號(hào)以便給后續(xù)模塊處理。
[0025]所述遲滯比較器電路CZBJ的一輸入端輸入偏置電壓VB，另一輸入端與所述放大電路的輸出端相連接。所述遲滯比較器電路是對(duì)輸入的兩個(gè)信號(hào)進(jìn)行比較，根據(jù)比較結(jié)果再將輸出結(jié)果輸入給驅(qū)動(dòng)電路。遲滯比較器設(shè)計(jì)相對(duì)成熟，遲滯量也比較容易設(shè)計(jì)和控制，且受溫度和工藝影響相對(duì)較小。本實(shí)施例中遲滯比較器電路的一輸入端是直接與偏置電壓VB端相連接的，另一輸入端輸入的是在偏置電壓VB的基礎(chǔ)上傳導(dǎo)過(guò)來(lái)的，其直流電壓和偏置電壓VB幾乎一樣，因此這種接法能更好的抑制噪聲的干擾。
[0026]所述驅(qū)動(dòng)電路，包括第十一 NMOS晶體管MN31，第十二 NMOS晶體管MN32，第九PMOS晶體管MP29，第十PMOS晶體管MP30。
[0027]第九PMOS晶體管MP29和第十PMOS晶體管MP30的源極與電源電壓VDD端相連接；第九PMOS晶體管MP29的柵極和第十一 NMOS晶體管MN31的柵極與所述遲滯比較器電路的輸出端相連接；第九PMOS晶體管MP29的漏極與第十一 NMOS晶體管MN31的漏極，第十PMOS晶體管MP30的柵極，第十二 NMOS晶體管麗32的柵極相連接；第^^一 NMOS晶體管麗31的源極接地。第十PMOS晶體管MP30的漏極與第十二 NMOS晶體管麗32的漏極相連接，其連接的節(jié)點(diǎn)作為所述射頻識(shí)別中的解調(diào)電路的輸出端口 D0UT。第十二 NMOS晶體管麗32的源極接地。
[0028]所述驅(qū)動(dòng)電路就是將所述遲滯比較器電路的輸出信號(hào)進(jìn)行驅(qū)動(dòng)后再輸出給數(shù)字電路，以便送給數(shù)字電路進(jìn)一步處理。
[0029]傳統(tǒng)的解調(diào)電路工作在小場(chǎng)強(qiáng)或者高速率時(shí)性能不好，甚至?xí)霈F(xiàn)無(wú)法解調(diào)的情況；本實(shí)用新型能有效解決其存在的問(wèn)題，提高小場(chǎng)強(qiáng)和高速率通信時(shí)的解調(diào)性能。
[0030]雖然本實(shí)用新型利用具體的實(shí)施例進(jìn)行說(shuō)明，但是對(duì)實(shí)施例的說(shuō)明并不限制本發(fā)明的范圍。本領(lǐng)域內(nèi)的熟練技術(shù)人員通過(guò)參考本實(shí)用新型的說(shuō)明，在不背離本實(shí)用新型的精神和范圍的情況下，容易進(jìn)行各種修改或者可以對(duì)實(shí)施例進(jìn)行組合。
【權(quán)利要求】
1.一種射頻識(shí)別中的解調(diào)電路，包括: 一耦合電路，用于將輸入信號(hào)從讀卡機(jī)端耦合到射頻識(shí)別卡片端； 一檢波濾波電路，與所述耦合電路相連接，用于將經(jīng)過(guò)整流后的電流信號(hào)檢出并轉(zhuǎn)換成電壓信號(hào)；同時(shí)對(duì)電壓信號(hào)中的載波信號(hào)進(jìn)行濾波； 一高通電路，與所述檢波濾波電路相連接，用于隔直流電壓信號(hào)，使得數(shù)據(jù)交流信號(hào)可以通過(guò)； 一放大電路，與所述高通電路相連接，用于將高通電路輸出的數(shù)據(jù)交流信號(hào)進(jìn)一步放大；其特征在于，還包括: 一遲滯比較器電路，與所述放大電路相連接，用于對(duì)放大后的數(shù)據(jù)交流信號(hào)進(jìn)行比較，從而解調(diào)出對(duì)應(yīng)的數(shù)據(jù)交流信號(hào)； 一驅(qū)動(dòng)電路，與所述遲滯比較器電路相連接，用于對(duì)所述遲滯比較器電路解調(diào)出的數(shù)據(jù)交流信號(hào)進(jìn)行驅(qū)動(dòng)。
2.如權(quán)利要求1所述的解調(diào)電路，其特征在于: 所述耦合電路包括第一電感(L21)，第二電感(L22)和第一電容(C21);第一電容(C21)并聯(lián)在第二電感(L22)的兩端，輸入信號(hào)(IN)通過(guò)第一電感(L21)和第二電感(L22)耦合到射頻識(shí)別卡片端，并與第一電容(C21)發(fā)生諧振； 所述檢波濾波電路包括第一 NMOS晶體管(麗21)，第二 NMOS晶體管(麗22)，第一電阻(R21)和第二電容(C22);第一 NMOS晶體管(MN21)的柵極和漏極與第二電感(L22)的一端相連接，第二 NMOS晶體管(MN22)的柵極和漏極與第二電感(L22)的另一端相連接，第一 NMOS晶體管(麗21)和第二 NMOS晶體管(麗22)的源極與第一電阻(R21)和第二電容(C22)的一端相連接，第一電阻(R21)和第二電容(C22)的另一端接地。
3.如權(quán)利要求1或2所述的解調(diào)電路，其特征在于: 所述高通電路包括第三NMOS晶體管(MN23)，第四NMOS晶體管(MN24)，第五NMOS晶體管(MN25 )，第六NMOS晶體管(MN26 )，第一 PMOS晶體管(MP21)，第二 PMOS晶體管(MP22 )，第三PMOS晶體管(MP23)，第四PMOS晶體管(MP24)和第三電容(C23)； 第一 PMOS晶體管(MP21)和第三PMOS晶體管(MP23)的源極與電源電壓VDD端相連接；第一 PMOS晶體管(MP21)的柵極與第二 PMOS晶體管(MP22)的柵極和漏極，第三NMOS晶體管(麗23)的柵極和漏極，第四NMOS晶體管(麗24)的柵極，第三PMOS晶體管(MP23)的柵極，第六NMOS晶體管(麗26)的柵極相連接，其連接的節(jié)點(diǎn)記為偏置電壓VB端；第一 PMOS晶體管(MP21)的漏極與第二 PMOS晶體管(MP22)的源極相連接；第三NMOS晶體管(麗23)的源極與第四NMOS晶體管(麗24)的漏極相連接；第四NMOS晶體管(麗24)的源極接地； 第三PMOS晶體管(MP23)的漏極與第四PMOS晶體管(MP24)的源極相連接；第四PMOS晶體管(MP24)的柵極和漏極與第五NMOS晶體管(MN25)的柵極和漏極以及第三電容(C23)的一端相連接；第三電容(C23)的另一端與所述檢波濾波電路中的第一NMOS晶體管(MN21)和第二 NMOS晶體管(麗22)的源極相連接；第五NMOS晶體管(麗25)的源極與第六NMOS晶體管(MN26)的漏極相連接，第六NMOS晶體管(MN26)的源極接地。
4.如權(quán)利要求3所述的解調(diào)電路，其特征在于: 所述放大電路包括第七NMOS晶體管(MN27)，第八NMOS晶體管(MN28)，第九NMOS晶體管(MN29)，第十NMOS晶體管(MN30)，第五PMOS晶體管(MP25)，第六PMOS晶體管(MP26)，第七PMOS晶體管(MP27)，第八PMOS晶體管(MP28)； 第五PMOS晶體管(MP25)的源極和第七PMOS晶體管(MP27)的源極與電源電壓VDD端相連接?’第五PMOS晶體管(MP25)的柵極與第八NMOS晶體管麗28的柵極，第七PMOS晶體管(MP27)的柵極，第八PMOS晶體管(MP28)的柵極，第九NMOS晶體管(麗29)的柵極，第十NMOS晶體管(麗30)的柵極，所述高通電路中第四PMOS晶體管(MP24)的漏極相連接； 第五PMOS晶體管(MP25)的漏極與第六PMOS晶體管(MP26)源極相連接；第六PMOS晶體管(MP26)的柵極和漏極與第七NMOS晶體管(麗27)的柵極和漏極，第八PMOS晶體管(MP28)的漏極，第九NMOS晶體管(麗29)的漏極相連接；第七NMOS晶體管(麗27)的源極與第八NMOS晶體管麗28的漏極相連接，其連接的節(jié)點(diǎn)作為放大電路的輸出端；第八NMOS晶體管(麗28)的源極接地；第七PMOS晶體管(MP27)的漏極與第八PMOS晶體管(MP28)的源極相連接；第九NMOS晶體管(MN29)的源極與第十NMOS晶體管麗30的漏極相連接，第十NMOS晶體管(MN30)的源極接地。 第五PMOS晶體管(MP25)，第六PMOS晶體管(MP26)，第七NMOS晶體管(MN27)，第八NMOS晶體管(MN28)組成一個(gè)線(xiàn)性增益放大器； 第七PMOS晶體管(MP27)，第八PMOS晶體管(MP28)，第九NMOS晶體管(MN29)，第十NMOS晶體管(MN30)組成一個(gè)交流放大器。
5.如權(quán)利要求4所述的解調(diào)電路，其特征在于:所述遲滯比較器電路的一輸入端輸入偏置電壓VB，另一輸入端與所述放大電路的輸出端相連接；所述遲滯比較器電路是對(duì)輸入的兩個(gè)信號(hào)進(jìn)行比較，根據(jù)比較結(jié)果再將輸出結(jié)果輸入給驅(qū)動(dòng)電路。
6.如權(quán)利要求5所述的解調(diào)電路，其特征在于: 所述驅(qū)動(dòng)電路包括第十一 NMOS晶體管(麗31)，第十二 NMOS晶體管(麗32)，第九PMOS晶體管(MP29)，第十PMOS晶體管(MP30)； 第九PMOS晶體管(MP29)和第十PMOS晶體管(MP30)的源極與電源電壓VDD端相連接；第九PMOS晶體管(MP29)的柵極和第十一 NMOS晶體管(MN31)的柵極與所述遲滯比較器電路的輸出端相連接；第九PMOS晶體管(MP29)的漏極與第十一 NMOS晶體管(麗31)的漏極，第十PMOS晶體管(MP30)的柵極，第十二 NMOS晶體管(MN32)的柵極相連接^一 NMOS晶體管(麗31)的源極接地；第十PMOS晶體管(MP30)的漏極與第十二 NMOS晶體管(麗32)的漏極相連接，其 連接的節(jié)點(diǎn)作為所述射頻識(shí)別中的解調(diào)電路的輸出端口 DOUT ;第十二 NMOS晶體管(麗32)的源極接地。
7.如權(quán)利要求1所述的解調(diào)電路，其特征在于:所述遲滯比較器電路的一輸入端輸入偏置電壓VB，另一輸入端與所述放大電路的輸出端相連接；所述遲滯比較器電路是對(duì)輸入的兩個(gè)信號(hào)進(jìn)行比較，根據(jù)比較結(jié)果再將輸出結(jié)果輸入給驅(qū)動(dòng)電路。
【文檔編號(hào)】G06K19/077GK203588292SQ201320640020
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2013年10月17日 優(yōu)先權(quán)日:2013年10月17日
【發(fā)明者】傅志軍, 馬和良 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司