面向主從設(shè)備通信的單總線及通信方法
【專利摘要】本發(fā)明公開一種面向主從設(shè)備通信的單總線，該單總線用于實(shí)現(xiàn)主控制器與至少一個(gè)從器件間的半雙工雙向通信及電源傳輸，該單總線通過一數(shù)據(jù)及電源傳輸引腳和一接地引腳與該從設(shè)備連接。本發(fā)明同時(shí)公開一種面向主從設(shè)備通信的單總線通訊方式。
【專利說明】面向主從設(shè)備通信的單總線及通信方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域，特別涉及在嵌入式應(yīng)用系統(tǒng)中集成電路芯片與外設(shè)通信的方面，是一種新型面向主從設(shè)備通信的串行總線的實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002]降低任何嵌入式設(shè)計(jì)的體積和成本的常用方法是使用具有較少I/O引腳的通信總線。雖然從并行總線發(fā)展到串行總線可明顯減小體積和降低成本，但是從一種串行總線發(fā)展為另一種具有較少引腳的串行總線也很有用。用串行總線替代并行總線時(shí)，傳輸速度是一個(gè)關(guān)鍵參數(shù)。在小體積是最重要參數(shù)的設(shè)計(jì)中，使用具有較少引腳的串行總線很有優(yōu)勢。
[0003]隨著微電子與通信總線技術(shù)的發(fā)展，在集成電路芯片中集成有多種不同的串行接口。在同步接口中，I2C與SPI總線的使用逐漸成為當(dāng)前實(shí)現(xiàn)通信最有效的解決方案。I2C雙向二進(jìn)制串行總線包含兩條總線，一條串行數(shù)據(jù)線SDA和一條時(shí)鐘線SCL。SPI是一種同步的全雙工通信總線，在芯片的管腳上占用四根線，分別是:設(shè)備選擇線SS、時(shí)鐘線SCK、串行輸出數(shù)據(jù)線SD0、串行輸入數(shù)據(jù)線SDI。相對于并行總線，I2C與SPI占用的端口資源更少，因而大大減少了電路板的空間和芯片管腳的數(shù)量，降低了互聯(lián)成本。
[0004]在異步串口中，常用的有UNI/Ο和UART總線。UNI/Ο總線是一種新的單線總線標(biāo)準(zhǔn)，采用3引腳封裝，支持電源、地和數(shù)據(jù)連接，數(shù)據(jù)線用來傳輸時(shí)鐘和數(shù)據(jù)，使用曼徹斯特編碼進(jìn)行通信。UART總線是異步串口，因此一般比前兩種同步串口的結(jié)構(gòu)要復(fù)雜很多，一般由波特率產(chǎn)生器(產(chǎn)生的波特率等于傳輸波特率的16倍)、UART接收器、UART發(fā)送器組成，硬件上由兩根線，一根用于發(fā)送，一根用于接收。
[0005]隨著嵌入式系統(tǒng)小型化的發(fā)展趨勢，市場對減少器件間通信所用的I/O引腳數(shù)的需求與日俱增。小型化系統(tǒng)的下一步發(fā)展就是尋求更小的、使用單個(gè)I/o進(jìn)行通信的總線。雖然現(xiàn)有的總線技術(shù)都有各自的優(yōu)勢，但針對目前小型化系統(tǒng)的發(fā)展趨勢，這些總線都難以滿足這種技術(shù)需求。因此，發(fā)明使用單總線進(jìn)行通信的總線就顯得特別有意義。

【發(fā)明內(nèi)容】

[0006]為了克服現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明提供一種可以使用單總線進(jìn)行通信的總線。
[0007]為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明公開一種面向主從設(shè)備通信的單總線，其特征在于，該單總線用于實(shí)現(xiàn)主控制器與至少一個(gè)從器件間的半雙工雙向通信及電源傳輸。
[0008]更進(jìn)一步地，該單總線為三端結(jié)構(gòu)，分別為數(shù)據(jù)輸入端、數(shù)據(jù)輸出端、數(shù)據(jù)及電源傳輸端。
[0009]更進(jìn)一步地，該單總線的數(shù)據(jù)輸入端、數(shù)據(jù)輸出端與該主控制器連接，該從器件以漏極開路的方式連接該單總線的數(shù)據(jù)及電源傳輸端。
[0010]更進(jìn)一步地，該單總線的數(shù)據(jù)輸入端連接一電阻。[0011]更進(jìn)一步地，該從設(shè)備的工作電源通過一從設(shè)備內(nèi)部的線性穩(wěn)壓器從該單總線的數(shù)據(jù)及電源傳輸端獲取。
[0012]更進(jìn)一步地，本發(fā)明同時(shí)公開一種面向主從設(shè)備通信的通信方法，其特征在于，包括:利用一單總線實(shí)現(xiàn)主控制器與至少一個(gè)從器件間的半雙工雙向通信及電源傳輸。
[0013]更進(jìn)一步地，該單總線為三端結(jié)構(gòu)，分別為數(shù)據(jù)輸入端、數(shù)據(jù)輸出端、數(shù)據(jù)及電源傳輸端，該單總線的數(shù)據(jù)輸入端、數(shù)據(jù)輸出端與該主控制器連接，該單總線的數(shù)據(jù)及電源傳輸端與該從器件連接。
[0014]更進(jìn)一步地，該利用一單總線實(shí)現(xiàn)主控制器與至少一個(gè)從器件間的半雙工雙向通信及電源傳輸具體包括:定義該單總線的高低電平分別為Vih與Vm數(shù)據(jù)傳輸?shù)奈恢芷跒門b ;數(shù)據(jù)輸入時(shí)，通過該主控制器向該從器件發(fā)送不同占空比的高低電平信號實(shí)現(xiàn)；數(shù)據(jù)輸出時(shí)，所述主控制器要持續(xù)向從設(shè)備發(fā)送高低電平分別為Vih與Vtt的方波信號，主控制器通過檢測總線數(shù)據(jù)輸出端高電平信號的電壓值來判斷從設(shè)備的輸出信號。
[0015]更進(jìn)一步地，該數(shù)據(jù)輸入時(shí)，在一個(gè)位周期中，若高電平與低電平的比例為1:η (5 ^ 15),則傳輸?shù)臄?shù)據(jù)為O ;在一個(gè)位周期中，若高電平與低電平的比例為1:1，則傳輸?shù)臄?shù)據(jù)為I。
[0016]更進(jìn)一步地，該數(shù)據(jù)輸出時(shí)，當(dāng)該從器件輸出數(shù)據(jù)為O時(shí)，該單總線的高電平被拉低，當(dāng)該從器件輸出數(shù)據(jù)為I時(shí)，該單總線的高電平不變。
[0017]與現(xiàn)有技術(shù)相比較，本發(fā)明所公開的采用單根總線完成主從器件間通信的技術(shù)方案有效減少了器件通 信所需要的I/o數(shù)量，滿足了技術(shù)需求。由于從器件是通過內(nèi)部線性穩(wěn)壓器LDO從總線VCCIO上獲取工作電壓，因此相對于其他的寄生供電技術(shù)，本發(fā)明所闡述的方案使器件工作更加穩(wěn)定，數(shù)據(jù)傳輸?shù)乃俾什皇芄╇姷挠绊憽?br> 【專利附圖】

【附圖說明】
[0018]關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以通過以下的發(fā)明詳述及所附圖式得到進(jìn)一步的了解。
[0019]圖1是本發(fā)明所示的總線的結(jié)構(gòu)示意圖；
[0020]圖2是本發(fā)明所示總線的數(shù)據(jù)輸入示意圖；
[0021]圖3是本發(fā)明所示總線的數(shù)據(jù)輸出示意圖；
[0022]圖4是本發(fā)明所示總線的基本字節(jié)傳輸幀結(jié)構(gòu)的示意圖；
[0023]圖5是本發(fā)明所示總線的包含保持過程的字節(jié)傳輸幀結(jié)構(gòu)示意圖；
[0024]圖6是本發(fā)明所示總線的完整通信幀格式；
[0025]圖7是本發(fā)明所示總線的從機(jī)與主機(jī)的接口原理圖；
[0026]圖8是本發(fā)明所示總線的從機(jī)內(nèi)部電路示意圖。
【具體實(shí)施方式】
[0027]下面結(jié)合附圖詳細(xì)說明本發(fā)明的具體實(shí)施例。
[0028]本發(fā)明僅用一根數(shù)據(jù)線就可以實(shí)現(xiàn)主控制器與一個(gè)或一個(gè)以上從器件之間的半雙工雙向通信，從器件的工作電源可通過線性穩(wěn)壓器LDO從總線上獲取不需要單獨(dú)的電源支持。概括來說，支持Sino總線(所述單總線的簡稱)的器件用一個(gè)雙向VCCIO端口與VSS就可以保證從器件全速運(yùn)行，工作電源不再需要通過VDD管腳外接電源來實(shí)現(xiàn)，這樣器件的接口數(shù)目將大大減小。
[0029]Sino總線是一種單主機(jī)多從機(jī)的總線系統(tǒng)，總線可以掛載多個(gè)從器件，每種從器件采用漏極開路的方式連接到總線上，總線不需要外接上拉電阻。總線上的每個(gè)從器件都有唯一的特征編碼，主機(jī)可以發(fā)送相應(yīng)的特征編碼來選擇與之通信的從設(shè)備。Sino器件在工作時(shí)不能主動(dòng)的發(fā)送數(shù)據(jù)，只有在主控制器對其進(jìn)行命令指示時(shí)才會(huì)響應(yīng)。圖1是本發(fā)明所示的總線的結(jié)構(gòu)示意圖。如圖1所示，主控制器的數(shù)據(jù)輸入端VCCI和數(shù)據(jù)輸出端VCCO均與從機(jī)的數(shù)據(jù)輸入輸出口 VCCIO連接，電源也通過該VCCIO端提供給從機(jī)。主機(jī)向從機(jī)數(shù)據(jù)輸入時(shí)
[0030]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案如下:
[0031]1.數(shù)據(jù)的輸入輸出與供電方式的實(shí)現(xiàn)
[0032]如圖1所示，數(shù)據(jù)的輸入和輸出都是通過VCCIO引腳。定義數(shù)據(jù)總線VCCIO上的高低電平分別為Vih與Vtt，數(shù)據(jù)傳輸?shù)奈恢芷跒門b。其中，VIH, Vil, Tb的大小可由用戶根據(jù)實(shí)際情況定義。Vtt與Vih的電壓值需保證從器件能正確的捕獲總線VCCIO所傳輸?shù)男盘枺冶ＷC從器件能從VCCIO上獲得穩(wěn)定的工作電壓。Tb的大小決定數(shù)據(jù)傳輸?shù)乃俾省榱私忉屨f明本專利，本文中定義Vih為5.9V，Vil為4.2V，Tb為8us。
[0033](I)數(shù)據(jù)輸入
[0034]數(shù)據(jù)輸入是主器件通過VCCI向從器件送入5.9V/4.2V的不同占空比的高低電平信號來實(shí)現(xiàn)。0/1的定義如下:在一個(gè)位周期中，若高電平與低電平的比例為1:η (5 ^ 15),則傳輸?shù)臄?shù)據(jù)為O ;在一個(gè)位周期中，若高電平與低電平的比例為1:1，則傳輸?shù)臄?shù)據(jù)為I。`
[0035]如圖2所示，在位周期為8us的時(shí)間內(nèi)，數(shù)據(jù)O是0.5us的高電平和7.5us的低電平，數(shù)據(jù)I是4us的高電平和4us的低電平。
[0036](2)數(shù)據(jù)輸出
[0037]參照圖1，數(shù)據(jù)輸出時(shí)，主器件要持續(xù)通過VCCI向從器件發(fā)送5.9V/4.2V的方波信號。當(dāng)從機(jī)輸出數(shù)據(jù)O時(shí)(注意從機(jī)輸出的數(shù)據(jù)1/0所對應(yīng)的高低電平電壓與芯片制造工藝的正常高低電平電壓一致，不同于Sino總線所定義的高低電平電壓)，從機(jī)內(nèi)部的NMOS管導(dǎo)通，NMOS管與電阻R共同作用將總線上的高電平Vih拉低，VCCO端的高電平電壓也隨之被拉低，拉低的幅度跟VCCI/VCC0之間串的電阻值有關(guān)，IOOohm電阻可拉低約0.5V ；當(dāng)從機(jī)輸出數(shù)據(jù)I時(shí)NMOS管不導(dǎo)通，總線高電平Vih不被拉低。同時(shí)刻，主機(jī)通過檢測VCCO端的高電平信號是5.9V或5.4V來判斷從機(jī)輸出I或O。如圖3所示，從機(jī)輸出數(shù)據(jù)O時(shí)，總線高電平被拉低到5.4V，輸出的數(shù)據(jù)為10100110。
[0038](3)供電方式
[0039]支持Sino總線端口的器件，其內(nèi)部工作電源從總線VCCIO上獲取。VCCIO在芯片內(nèi)部經(jīng)過一個(gè)線性穩(wěn)壓電源LDO向整個(gè)芯片輸出穩(wěn)定的工作電壓。
[0040]2.總線信號的定義
[0041]總線有空閑和正常工作兩種模式，總線在空閑模式時(shí)維持在低電平4.2V。以下為總線在正常工作時(shí)幾種通信信號的定義。
[0042](I)待機(jī)信號[0043]待機(jī)信號是由主器件驅(qū)動(dòng)總線電壓至5.9V,并保持此狀態(tài)300us以上形成的信號。待機(jī)信號通常用來通知總線上的所有從器件進(jìn)入待機(jī)模式并使器件內(nèi)部邏輯復(fù)位，也可以用來提前終止一條指令的執(zhí)行。
[0044](4)啟動(dòng)信號
[0045]啟動(dòng)信號用來使從器件進(jìn)入正常工作模式，它由主器件發(fā)出，使總線由待機(jī)狀態(tài)的5.9V跳變到4.2V來完成。
[0046](5)應(yīng)答信號
[0047]應(yīng)答信號由被選定作為通信對象的從器件發(fā)出，當(dāng)主器件向從器件發(fā)送完一幀指令、地址或數(shù)據(jù)時(shí)，從器件必須在末位給出響應(yīng)，應(yīng)答響應(yīng)表明前面的操作已經(jīng)完成。應(yīng)答信號的實(shí)現(xiàn)過程為:主器件在發(fā)送指令、地址或數(shù)據(jù)的末尾接著發(fā)送數(shù)據(jù)I (占空比為50%)，與此同時(shí)從器件發(fā)送應(yīng)答信號將總線上數(shù)據(jù)I的高電平下拉至5.4V，從而實(shí)現(xiàn)從機(jī)應(yīng)答。否則主器件將總線持續(xù)拉至5.9V,使其進(jìn)入待機(jī)狀態(tài)，終止通信。
[0048]3.總線的幀結(jié)構(gòu)
[0049]在Sino總線上進(jìn)行通信時(shí)，指令、數(shù)據(jù)和地址都是以字節(jié)為單位進(jìn)行傳送。一個(gè)字節(jié)都是8位，先送高位，后送低位。前一位送完后立即傳送下一位，位與位之間沒有延時(shí)。字節(jié)之后必須發(fā)送應(yīng)答序列，進(jìn)行從應(yīng)答。每種指令、數(shù)據(jù)和地址的開始都有一段起始頭，用來告訴從器件該段的功能。Sino總線在傳送指令、數(shù)據(jù)和地址時(shí)，完整的幀結(jié)構(gòu)為:起始頭+指令/地址/數(shù)據(jù)。圖4給出了正常使用時(shí)的基本字節(jié)幀結(jié)構(gòu)。
[0050]另外，Sino總線也考慮了對主器件的中斷功能的支持。當(dāng)主器件與具有保持模式的從器件進(jìn)行通信時(shí)，如果主器件在下一個(gè)傳輸周期中持續(xù)將總線拉低至4.2V，從器件就進(jìn)入了保持模式。要維持在保持模式應(yīng)繼續(xù)使總線拉低至4.2V。當(dāng)從器件處在保持模式時(shí)，主器件就可以進(jìn)行對其他I / O設(shè)備的中斷處理工作，中斷處理結(jié)束后可通過發(fā)送一個(gè)上升沿來終止保持過程，并繼續(xù)之前的通信。圖5給出了包含保持過程的字節(jié)幀結(jié)構(gòu)。
[0051]4.總線的命令序列
[0052]Sino總線的命令序列如下:
[0053]第一步:進(jìn)入待機(jī)模式(通過發(fā)送待機(jī)脈沖實(shí)現(xiàn))
[0054]第二步:啟動(dòng)傳輸并發(fā)送初始化指令
[0055]第三步:從機(jī)應(yīng)答
[0056]第四步:發(fā)送操作指令
[0057]第五步:從機(jī)應(yīng)答
[0058]第六步:發(fā)送地址/數(shù)據(jù)
[0059]第七步:從機(jī)應(yīng)答
[0060]依次重復(fù)四、五、六、七，即可完成主從器件間的正常通信。每次訪問單總線器件，必須嚴(yán)格遵守這個(gè)命令序列，如果出現(xiàn)序列混亂，則單總線器件不會(huì)響應(yīng)主機(jī)。
[0061]本發(fā)明中，完整的一次通信幀格式如圖6所示，主要分為初始化指令段、操作指令段、地址/數(shù)據(jù)段。初始化指令段包括所選擇通信的從器件的特征編碼和其他需要傳輸?shù)闹噶?。其中，特征編碼是總線上每個(gè)器件所特有的地址編碼，要訪問該器件就必須先發(fā)送相應(yīng)的特征編碼。操作指令段包括對從器件進(jìn)行讀、寫、以及地址設(shè)置等操作的指令，具體內(nèi)容在從器件中定義。地址/數(shù)據(jù)段包括從器件內(nèi)部存儲單元的地址以及需要傳輸?shù)臄?shù)據(jù)。[0062]不論是指令、地址還是數(shù)據(jù)，都是以字節(jié)為單位傳輸，一個(gè)字節(jié)都是8位，先送高位。字節(jié)之后必須發(fā)送應(yīng)答序列，進(jìn)行從應(yīng)答。
[0063]下面結(jié)合附圖詳細(xì)說明本發(fā)明的具體實(shí)施例，本實(shí)施例是支持Sino總線協(xié)議的EEPROM存儲器與上位機(jī)通信的實(shí)施方案。
[0064]1.硬件實(shí)現(xiàn)
[0065]EEPROM與上位機(jī)的接口原理圖如圖7所示，主機(jī)可由單片機(jī)充當(dāng)，EEPROM作為從機(jī)，它通過VCCIO管腳連接到主機(jī)，主從器件采取共地連接。從器件的電源和數(shù)據(jù)都從VCCIO上獲取，主器件通過總線向VCCIO引腳發(fā)送不同占空比的高低電平信號與從器件進(jìn)行通信，高電平Vih為5.9V，低電平Vtt為4.2V，位周期Tb為8us。其中，輸入輸出電平的定義如圖2、圖3所示。
[0066]關(guān)于數(shù)據(jù)輸入的實(shí)現(xiàn)，可由單片機(jī)編程發(fā)出不同占空比的開關(guān)信號來選擇
5.9V/4.2V的信號與總線連接，從而實(shí)現(xiàn)電平的轉(zhuǎn)換。
[0067]從器件內(nèi)部數(shù)據(jù)的輸入輸出與電源的硬件實(shí)現(xiàn)如圖8所示。在從器件內(nèi)部，VCCIO通過一個(gè)線性穩(wěn)壓器LDO向整個(gè)芯片提供穩(wěn)定的工作電壓。關(guān)于數(shù)據(jù)輸入采集，可以先將VCCIO經(jīng)引腳輸入后通過一個(gè)模擬電壓比較器，將4.2V/5.9V的電平信號轉(zhuǎn)換為芯片內(nèi)部數(shù)字邏輯通用的高低電平O與I。轉(zhuǎn)換后的數(shù)字信號經(jīng)延時(shí)后作為觸發(fā)器的時(shí)鐘信號去采集延時(shí)前的數(shù)據(jù)本身，延時(shí)時(shí)間應(yīng)大于數(shù)據(jù)O所對應(yīng)高電平的時(shí)間(如圖2中的0.5us)。根據(jù)圖2輸入信號的定義，如果觸發(fā)器采集到高電平5.9V，則VCCIO傳輸?shù)臄?shù)據(jù)是1，否則為
O。觸發(fā)器的輸出經(jīng)過內(nèi)部數(shù)字邏輯電路轉(zhuǎn)換便可以實(shí)現(xiàn)所要的功能。關(guān)于數(shù)據(jù)輸出，可以將內(nèi)部輸出信號以漏極開路的方式連接至VCCIO引腳。
[0068]2.命令序列定義
[0069]本實(shí)施例的通信幀格式，請參見圖5。對EEPROM進(jìn)行讀寫操作，共有四種操作命令，分別為地址設(shè)置、地址加一、數(shù)據(jù)寫入、數(shù)據(jù)讀出。初始化命令由8位從器件的特征編碼組成，在選擇從器件的同時(shí)對其進(jìn)行初始化。EEPROM的命令序列的具體內(nèi)容如下所示，每種命令的長度為16位。
[0070]( I)初始化
[0071]命令:2AXX
[0072]2A:指令的起始頭，代表此為初始化命令
[0073]XX:從器件的特征編碼，每種器件的定義不一樣
[0074](2)操作指令
[0075]命令:3BXX
[0076]3B:為指令的起始頭,代表此為操作命令
[0077]XX:操作指令
[0078]EEPROM的操作命令的指令碼定義如下:
[0079]I)地址設(shè)置:00010101 (0X14) 2)地址加一:00010100 (0X15)
[0080]2)數(shù)據(jù)寫入=00010110 (0X16) 3)數(shù)據(jù)讀出=00010111 (0X17)
[0081 ] (3)數(shù)據(jù)/地址加載
[0082]命令:4CXX
[0083]4C:為指令的起始頭，代表此為EEPROM的操作地址或數(shù)據(jù)[0084]XX:地址/數(shù)據(jù)位
[0085]以上(2) (3)步驟重復(fù)進(jìn)行，便可完成對EEPROM的正常讀寫操作。
[0086]3.Sino存儲器EEPROM的讀寫過程
[0087]上電之后，總線處于空閑狀態(tài)，總線電平為4.2V。首先，主器件發(fā)送待機(jī)信號驅(qū)動(dòng)總線至5.9V，并保持此狀態(tài)300us以上，使從器件進(jìn)入待機(jī)狀態(tài)。然后發(fā)送啟動(dòng)信號驅(qū)使總線產(chǎn)生一個(gè)由5.4V到4.2V的下降沿脈沖，并發(fā)送初始化指令，使從器件解鎖并初始化。這樣EEPROM才能按照命令序列所規(guī)定的流程響應(yīng)總線上的其他信號，接收主器件發(fā)來的操作命令，并按命令要求完成規(guī)定的操作。
[0088](I)數(shù)據(jù)寫入
[0089]首先主器件發(fā)送操作指令00010100 (0X14)告訴從器件設(shè)置存儲單元地址，接收到從器件的應(yīng)答信號后，主器件接著發(fā)送8位存儲單元地址；當(dāng)從器件設(shè)置好地址并發(fā)送應(yīng)答信號后，主器件再接著發(fā)送操作指令00010110 (0X16)告訴從器件準(zhǔn)備接收寫入數(shù)據(jù)，接收到從器件的應(yīng)答信號后，主器件接著發(fā)送8位數(shù)據(jù)，當(dāng)從器件成功接收數(shù)據(jù)并將數(shù)據(jù)寫入指定單元后發(fā)出應(yīng)答信號；以上為一個(gè)地址單元的數(shù)據(jù)寫入過程。
[0090]如果是順序?qū)懭?，主器件可以接著發(fā)送操作指令00010101 (0X15)使存儲單元的地址加一；當(dāng)從器件使地址加一并發(fā)送應(yīng)答信號后，主器件再接著發(fā)送操作指令00010110(0X16)告訴從器件準(zhǔn)備接收寫入數(shù)據(jù)，接收到從器件的應(yīng)答信號后，主器件接著發(fā)送8位數(shù)據(jù)；當(dāng)從器件成功接收數(shù)據(jù)并將數(shù)據(jù)寫入指定單元后發(fā)出應(yīng)答信號；重復(fù)以上操作過程即可完成對所有地址單元的編程。
[0091](2)數(shù)據(jù)讀取
[0092]與數(shù)據(jù)寫入過程類似，首先主器件發(fā)送操作指令00010100 (0X14)告訴從器件設(shè)置存儲單元地址，接收到從器件的應(yīng)答信號后，主器件接著發(fā)送8位存儲單元地址；當(dāng)從器件設(shè)置好地址并發(fā)送應(yīng)答信號后，主器件再接著發(fā)送操作指令00010111 (0X17)告訴從器件準(zhǔn)備讀取指定地址單元的數(shù)據(jù)，接到從器件的應(yīng)答信號后，主器件開始接收由從器件發(fā)來的8位數(shù)據(jù)，當(dāng)從器件成功發(fā)送完一幀指定單元的數(shù)據(jù)后末尾給出應(yīng)答響應(yīng)；以上為一個(gè)地址單元的數(shù)據(jù)讀取過程。
[0093]如果是順序讀取，主器件可以接著發(fā)送操作指令00010101 (0X15)使存儲單元的地址加I;當(dāng)從器件設(shè)置好地址并發(fā)送應(yīng)答信號后，主器件再接著發(fā)送操作指令00010111(0X17)告訴從器件準(zhǔn)備讀取指定地址單元的數(shù)據(jù)，接收到從器件的應(yīng)答信號后，主器件開始接收由從器件發(fā)來的8位數(shù)據(jù)，當(dāng)從器件成功發(fā)送完一幀指定單元的數(shù)據(jù)后末尾給出應(yīng)答響應(yīng)；重復(fù)以上操作過程即可完成對所有地址單元的數(shù)據(jù)讀取。
[0094]本說明書中所述的只是本發(fā)明的較佳具體實(shí)施例，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非對本發(fā)明的限制。凡本領(lǐng)域技術(shù)人員依本發(fā)明的構(gòu)思通過邏輯分析、推理或者有限的實(shí)驗(yàn)可以得到的技術(shù)方案，皆應(yīng)在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種面向主從設(shè)備通信的單總線，其特征在于，所述單總線用于實(shí)現(xiàn)主控制器與至少一個(gè)從器件間的半雙工雙向通信及電源傳輸。
2.如權(quán)利要求1所述的面向主從設(shè)備通信的單總線，其特征在于，所述單總線為三端結(jié)構(gòu)，分別為數(shù)據(jù)輸入端、數(shù)據(jù)輸出端、數(shù)據(jù)及電源傳輸端。
3.如權(quán)利要求2所述的面向主從設(shè)備通信的單總線，其特征在于，所述單總線的數(shù)據(jù)輸入端、數(shù)據(jù)輸出端與所述主控制器連接，所述從器件以漏極開路的方式連接所述單總線的數(shù)據(jù)及電源傳輸端。
4.如權(quán)利要求2所述的面向主從設(shè)備通信的單總線，其特征在于，所述單總線的數(shù)據(jù)輸入端連接一電阻。
5.如權(quán)利要求1所述的面向主從設(shè)備通信的單總線，其特征在于，所述從設(shè)備的工作電源通過一從設(shè)備內(nèi)部的線性穩(wěn)壓器從所述單總線的數(shù)據(jù)及電源傳輸端獲取。
6.一種面向主從設(shè)備通信的通信方法，其特征在于，包括:利用一單總線實(shí)現(xiàn)主控制器與至少一個(gè)從器件間的半雙工雙向通信及電源傳輸。
7.如權(quán)利要求6所述的面向主從設(shè)備通信的通信方法，其特征在于，所述單總線為三端結(jié)構(gòu)，分別為數(shù)據(jù)輸入端、數(shù)據(jù)輸出端、數(shù)據(jù)及電源傳輸端，所述單總線的數(shù)據(jù)輸入端、數(shù)據(jù)輸出端與所述主控制器連接，所述單總線的數(shù)據(jù)及電源傳輸端與所述從器件連接。
8.如權(quán)利要求6所述的面向主從設(shè)備通信的通信方法，其特征在于，所述利用一單總線實(shí)現(xiàn)主控制器與至少一個(gè)從器件間的半雙工雙向通信及電源傳輸具體包括:定義所述單總線的高低電平分別為Vih與Vw數(shù)據(jù)傳輸?shù)奈恢芷跒門b ;數(shù)據(jù)輸入時(shí)，通過所述主控制器向所述從器件發(fā)送不同占空比的高低電平信號實(shí)現(xiàn)；數(shù)據(jù)輸出時(shí)，所述主控制器要持續(xù)向從設(shè)備發(fā)送高低電平分別為Vih與Vtt的方波信號，主控制器通過檢測總線數(shù)據(jù)輸出端高電平信號的電壓值來判斷從設(shè)備的輸出信號。
9.如權(quán)利要求8所述的面向主從設(shè)備通信的通信方法，其特征在于，所述數(shù)據(jù)輸入時(shí)，在一個(gè)位周期中，若高電平與低電平的比例為1:n (5≤η≤15)，則傳輸?shù)臄?shù)據(jù)為O ;在一個(gè)位周期中，若高電平與低電平的比例為1:1，則傳輸?shù)臄?shù)據(jù)為I。
10.如權(quán)利要求8所述的面向主從設(shè)備通信的通信方法，其特征在于，所述數(shù)據(jù)輸出時(shí)，當(dāng)所述從器件輸出數(shù)據(jù)為O時(shí)，所述單總線的高電平被拉低，當(dāng)所述從器件輸出數(shù)據(jù)為I時(shí)，所述單總線的高電平不變。
【文檔編號】G06F13/42GK103823776SQ201410070481
【公開日】2014年5月28日 申請日期:2014年2月28日 優(yōu)先權(quán)日:2014年2月28日
【發(fā)明者】楊維, 張文榮, 陸健, 王成 申請人:上海晟矽微電子股份有限公司