用于捕獲串行輸入數(shù)據(jù)的設(shè)備和方法
【專(zhuān)利摘要】一種串行輸入處理設(shè)備提供在命令譯碼器以高頻率執(zhí)行命令解釋時(shí)如何捕獲串行數(shù)據(jù)且無(wú)單個(gè)位的損失。使用多個(gè)時(shí)鐘，鎖存預(yù)定序列的串行位的單個(gè)字節(jié)并且臨時(shí)存儲(chǔ)位流。在傳送字節(jié)信息到指定地址寄存器以寄存地址之前執(zhí)行臨時(shí)存儲(chǔ)。通過(guò)在時(shí)鐘前沿鎖存串行輸入的所有位流，執(zhí)行地址寄存和數(shù)據(jù)寄存。當(dāng)處于高頻操作中（例如，1GHz或者1ns周期時(shí)間），由于命令位流解釋和下一個(gè)位數(shù)據(jù)流之間的足夠的時(shí)間容限，則不需要附加的寄存器用來(lái)在命令解釋期間存儲(chǔ)位數(shù)據(jù)。
【專(zhuān)利說(shuō)明】用于捕獲串行輸入數(shù)據(jù)的設(shè)備和方法
[0001]本申請(qǐng)為申請(qǐng)?zhí)枮?00780044726.3、申請(qǐng)日為2007年12月4日、發(fā)明名稱(chēng)為“用于捕獲串行輸入數(shù)據(jù)的設(shè)備和方法”的申請(qǐng)的分案申請(qǐng)。
[0002]相關(guān)申請(qǐng)
[0003]本申請(qǐng)要求2006年12月6日提交的美國(guó)專(zhuān)利申請(qǐng)11/567551的優(yōu)先權(quán)的權(quán)益。【技術(shù)領(lǐng)域】
[0004]本發(fā)明總地涉及數(shù)據(jù)處理設(shè)備和方法。更具體地，本發(fā)明涉及用于處理和捕獲串行輸入數(shù)據(jù)的設(shè)備和方法。
【背景技術(shù)】
[0005]當(dāng)前消費(fèi)電子裝置使用存儲(chǔ)器裝置。例如，諸如數(shù)碼照相機(jī)、便攜式數(shù)字助理、便攜式音頻/視頻播放器和移動(dòng)終端的移動(dòng)電子裝置一直以來(lái)要求大容量存儲(chǔ)器，優(yōu)選的是具有不斷增加容量和速度能力的非易失性存儲(chǔ)器。由于在沒(méi)有電力的情況下保持?jǐn)?shù)據(jù)，因此優(yōu)先選擇非易失性存儲(chǔ)器和硬盤(pán)驅(qū)動(dòng)器，從而延長(zhǎng)了電池壽命。
[0006]雖然，現(xiàn)有存儲(chǔ)器裝置對(duì)于許多目前的消費(fèi)電子裝置以足夠速度操作，但是這樣的存儲(chǔ)器裝置用于要求高數(shù)據(jù)速率的未來(lái)電子裝置和其他裝置中可能并不足夠。例如，記錄高分辨率移動(dòng)圖像的移動(dòng)多媒體裝置可能要求存儲(chǔ)模塊比使用當(dāng)前存儲(chǔ)器技術(shù)的存儲(chǔ)器模塊具有更大的編程吞吐量。雖然這樣的解決方案看起來(lái)簡(jiǎn)單，但是以這樣的高頻率，信號(hào)質(zhì)量存在問(wèn)題，這在存儲(chǔ)器的操作頻率上設(shè)定了實(shí)際的限制。存儲(chǔ)器使用一組并行輸入/輸出(I/o)引腳和其它部件通信，引腳的數(shù)量依賴(lài)于所期望的配置。I/O引腳接收命令指令和輸入數(shù)據(jù)并且提供輸出數(shù)據(jù)。這公知為并行接口。例如，高速操作可以導(dǎo)致諸如串?dāng)_、信號(hào)扭曲和信號(hào)衰減的通信退化效應(yīng)，從而降低信號(hào)質(zhì)量。
[0007]為了在系統(tǒng)板上實(shí)現(xiàn)較高密度和較快速操作的結(jié)合,存在兩種設(shè)計(jì)技術(shù):串行互連配置和諸如多點(diǎn)的并行互連配置。這些設(shè)計(jì)技術(shù)可以被用來(lái)克服決定硬盤(pán)與存儲(chǔ)器系統(tǒng)之間存儲(chǔ)交換的成本和操作效率的密度問(wèn)題。但是，多點(diǎn)相對(duì)于存儲(chǔ)器系統(tǒng)的串行互連具有缺陷。例如，如果多點(diǎn)存儲(chǔ)器系統(tǒng)的數(shù)量增加，結(jié)果每一引腳的負(fù)載效應(yīng)、延遲時(shí)間也增力口，使得通過(guò)由存儲(chǔ)器裝置的線(xiàn)電阻一電容負(fù)載和引腳電容量引發(fā)的多點(diǎn)連接削弱了多點(diǎn)系統(tǒng)的總性能。諸如存儲(chǔ)器裝置的裝置中的串行鏈路可以使用單引腳輸入來(lái)串行接收所有的地址、命令和數(shù)據(jù)。串行鏈路可以提供串行互連配置，以通過(guò)該串行互連配置來(lái)有效地控制命令位、地址位和數(shù)據(jù)位。通過(guò)提供串行互連配置，存儲(chǔ)器裝置識(shí)別符(ID)號(hào)碼被分配給鏈配置上的每一裝置。存儲(chǔ)器裝置可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)或者閃爍存儲(chǔ)器。
[0008]對(duì)于較低速操作系統(tǒng)應(yīng)用，可以接受捕獲數(shù)據(jù)流的邏輯電路組合。但是，在高速操作的情況下，由于在命令解釋期間的快時(shí)鐘操作，不能確保從單個(gè)串行端口到指定寄存器的正確的數(shù)據(jù)捕獲。
【發(fā)明內(nèi)容】

[0009]根據(jù)本發(fā)明的一個(gè)方面，提供了一種用于根據(jù)預(yù)定序列處理包括所述命令、地址和數(shù)據(jù)的串行輸入(SI)的方法，所述串行輸入對(duì)于表示該命令、地址和數(shù)據(jù)的所有位流被分組。所述方法包括:接收所述SI;保持所接收的SI的位流；獨(dú)立于保持所述位流，解釋所接收的SI的命令；并且響應(yīng)所解釋的命令并基于所接收的SI來(lái)存取存儲(chǔ)器。
[0010]例如，在實(shí)施保持的步驟期間，實(shí)施解釋的步驟。所述解釋的步驟包括:存儲(chǔ)所接收的SI的命令；并且譯碼所存儲(chǔ)的命令以確定所述命令的操作控制模式。
[0011]所述方法可以包括接收使能輸入。響應(yīng)所接收的使能輸入，啟用SI的命令的接收。
[0012]優(yōu)選地，響應(yīng)所確定的操作控制模式，分別產(chǎn)生第一和第二時(shí)鐘。所述第一時(shí)鐘被用于解釋所述命令。所述第二時(shí)鐘被用于保持所述位流。根據(jù)所確定的操作控制模式，在解釋步驟完成后停止所述第一時(shí)鐘的產(chǎn)生，并且在第一時(shí)鐘產(chǎn)生停止之后停止第二時(shí)鐘的產(chǎn)生。
[0013]例如，所述存取的步驟包括捕獲所接收的SI的數(shù)據(jù)?；谒东@的數(shù)據(jù)，所接收的SI中的位流的地址被臨時(shí)存儲(chǔ)并且傳送所述臨時(shí)存儲(chǔ)的地址以存取所述存儲(chǔ)器。
[0014]優(yōu)選地，所述傳送的步驟包括響應(yīng)所述操作控制模式建立所述臨時(shí)存儲(chǔ)的地址的路徑，使得通過(guò)其傳送所述臨時(shí)存儲(chǔ)的地址。根據(jù)所述操作控制模式來(lái)提供傳送路徑信息以建立所述臨時(shí)存儲(chǔ)的地址的路徑。
[0015]在另一個(gè)示例中，通過(guò)預(yù)定的路徑傳送所述臨時(shí)存儲(chǔ)的地址。在該示例中，不需要根據(jù)所述操作控制模式選擇路徑。
[0016]根據(jù)本發(fā)明的另一方面，提供根據(jù)預(yù)定序列用于處理包括命令、地址和數(shù)據(jù)的串行輸入(SI)的設(shè)備，所述串行輸入對(duì)于表示該命令、地址和數(shù)據(jù)的所有輸入位流被分組并且用于存取用于數(shù)據(jù)處理的存儲(chǔ)器。所述設(shè)備包括:用于臨時(shí)存儲(chǔ)所述SI的位流的臨時(shí)保持電路；用于獨(dú)立于由所述臨時(shí)保持電路臨時(shí)保持的所述位流來(lái)解釋所述SI的命令的解釋電路；以及用于響應(yīng)所解釋的命令并基于所述SI來(lái)存取所述存儲(chǔ)器的數(shù)據(jù)處理電路。
[0017]例如，所述解釋電路包括:用于存儲(chǔ)所述命令的存儲(chǔ)電路；以及用于譯碼所存儲(chǔ)的命令以確定所述命令的操作控制模式的譯碼電路。
[0018]所述設(shè)備還可以包括:用于響應(yīng)所述操作控制模式產(chǎn)生操作時(shí)鐘的時(shí)鐘發(fā)生電路，以及用于存儲(chǔ)臨時(shí)保持電路中臨時(shí)存儲(chǔ)的所述位流的地址以存取所述存儲(chǔ)器的地址寄存器電路。
[0019]例如，所述臨時(shí)保持電路包括串行連接的J個(gè)臨時(shí)寄存器，使得一個(gè)寄存器轉(zhuǎn)發(fā)其所存儲(chǔ)的位流到下一個(gè)寄存器。所述地址寄存器電路包括用于存儲(chǔ)從所述J個(gè)臨時(shí)寄存器傳送的地址的J個(gè)地址寄存器，J為大于I的整數(shù)。
[0020]所述路徑電路可以包括用于根據(jù)所述操作控制模式的地址轉(zhuǎn)換信息在所述J個(gè)臨時(shí)寄存器和所述J個(gè)地址寄存器之間選擇地址傳送路徑的轉(zhuǎn)換電路。
[0021]所述路徑電路可以包括用于通過(guò)其從所述J個(gè)臨時(shí)寄存器傳送所述臨時(shí)存儲(chǔ)的地址到所述J個(gè)地址寄存器的預(yù)定傳送路徑。
[0022]根據(jù)所述實(shí)施例，可以使用內(nèi)部產(chǎn)生的多個(gè)時(shí)鐘在不丟失任何位情況下捕獲輸入端口的串行輸入，通過(guò)該多個(gè)時(shí)鐘，命令、地址和數(shù)據(jù)被鎖存在所指定的寄存器中。在本發(fā)明的實(shí)施例中，通過(guò)新類(lèi)型的多時(shí)鐘數(shù)據(jù)捕獲和運(yùn)行中數(shù)據(jù)鎖存，串行輸入處理設(shè)備使用內(nèi)部產(chǎn)生的多個(gè)時(shí)鐘在不丟失任何位情況下捕獲串行輸入，通過(guò)該多個(gè)時(shí)鐘所指定的寄存器鎖存命令、地址和數(shù)據(jù)。
[0023]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種用于控制臨時(shí)寄存器和產(chǎn)生多個(gè)時(shí)鐘以鎖存位數(shù)據(jù)流而不是使用單個(gè)公共時(shí)鐘的裝置。在此實(shí)施例中，在串行命令位和下一個(gè)位流之間不需要間隔時(shí)間來(lái)譯碼命令。這樣提高了閃爍存儲(chǔ)器接口的速度。
[0024]根據(jù)本發(fā)明的又一方面，提供包括串行互連配置中的多個(gè)裝置的設(shè)備，所述裝置的每一個(gè)具有用于接收串行輸入數(shù)據(jù)的串行輸入連接和用于提供串行輸出數(shù)據(jù)的串行輸出連接，所述裝置的每一個(gè)具有用于捕獲串行數(shù)據(jù)的部件。所述裝置包括用于根據(jù)預(yù)定序列接收命令、地址和數(shù)據(jù)的串行輸入(SI)的串行輸入電路，對(duì)于表示該命令、地址和數(shù)據(jù)的所有輸入位流其以字節(jié)為基礎(chǔ)被分組；用于臨時(shí)存儲(chǔ)所接收的SI的位流的臨時(shí)保持電路；用于獨(dú)立于由所述臨時(shí)保持電路保持的所述命令來(lái)解釋所述SI的命令的解釋電路；以及用于響應(yīng)所解釋的命令并基于所接收的SI來(lái)存取所述存儲(chǔ)器的數(shù)據(jù)處理電路。
[0025]根據(jù)本發(fā)明的又另一方面，提供用于捕獲串行互連配置中的多個(gè)裝置中的串行輸入(SI)中包含的數(shù)據(jù)的設(shè)備，所述裝置的每一個(gè)具有用于接收串行輸入數(shù)據(jù)的串行輸入連接和用于提供串行輸出數(shù)據(jù)的串行輸出連接，所述設(shè)備被采用在所述裝置的至少一個(gè)中。所述設(shè)備包括用于根據(jù)預(yù)定序列來(lái)接收命令、地址和數(shù)據(jù)的SI的串行輸入電路(SI)，對(duì)于表示該命令、地址和數(shù)據(jù)的所有輸入位流其以字節(jié)為基礎(chǔ)被分組；用于存儲(chǔ)所述命令數(shù)據(jù)的位流的命令接收電路；用于譯碼存儲(chǔ)在所述命令寄存器中的命令數(shù)據(jù)的命令解釋電路；用于臨時(shí)存儲(chǔ)位流的臨時(shí)保持電路，所述命令數(shù)據(jù)在命令寄存器中被譯碼；以及用于根據(jù)命令譯碼器譯碼的命令建立從所述臨時(shí)寄存器到地址寄存器的連接的地址轉(zhuǎn)換電路。
[0026]根據(jù)本發(fā)明的又另一方面，提供用于捕獲串行互連配置中的多個(gè)裝置中的串行數(shù)據(jù)的方法，所述裝置的每一個(gè)具有用于接收串行輸入數(shù)據(jù)的串行輸入連接和用于提供串行輸出數(shù)據(jù)的串行輸出連接。所述方法包括:用于根據(jù)預(yù)定序列來(lái)接收命令、地址和數(shù)據(jù)的串行數(shù)據(jù)輸入，對(duì)于表示該命令、地址和數(shù)據(jù)的所有輸入位數(shù)據(jù)流其被分組為基于字節(jié)的數(shù)據(jù)；連續(xù)存儲(chǔ)所述命令數(shù)據(jù)的位流；譯碼存儲(chǔ)在所述命令寄存器中的命令數(shù)據(jù)；連續(xù)臨時(shí)存儲(chǔ)位流，同時(shí)在命令寄存器中譯碼所述命令數(shù)據(jù)；并且根據(jù)命令譯碼器譯碼的命令建立從所述臨時(shí)寄存器到地址寄存器的連接。
[0027]通過(guò)閱讀結(jié)合附圖的本發(fā)明的以下具體實(shí)施例描述，對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，本發(fā)明的其他方面和特征將變得明顯。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0028]僅通過(guò)示例，參考附圖，現(xiàn)在描述本發(fā)明的實(shí)施例，其中:
[0029]圖1為示出使用本發(fā)明的一個(gè)實(shí)施例所應(yīng)用到的串行互連實(shí)現(xiàn)的存儲(chǔ)器裝置的框圖；
[0030]圖2A示出存儲(chǔ)器裝置的單數(shù)據(jù)速率(SDR)操作的時(shí)序圖；
[0031]圖2B示出存儲(chǔ)器裝置的雙數(shù)據(jù)速率(DDR)操作的時(shí)序圖；
[0032]圖3A、3B和3C示出用于圖1中所示本發(fā)明的實(shí)施例中的串行輸入信號(hào)的配置；
[0033]圖4A為示出包括在圖1中所示裝置中的裝置處理電路的框圖；[0034]圖4B為圖4A中所示的裝置處理電路的操作的流程圖；
[0035]圖5A、5B和5C示出根據(jù)本發(fā)明的實(shí)施例的圖1中所示的其中一個(gè)裝置；
[0036]圖6為示出圖5C中所示的命令解釋器的框圖；
[0037]圖7為示出圖6中所示的命令分類(lèi)器的框圖；
[0038]圖8為示出圖6中所示的內(nèi)部時(shí)鐘發(fā)生器的框圖；
[0039]圖9A為示出包括在圖5A中所示內(nèi)部時(shí)鐘發(fā)生器中的命令寄存器時(shí)鐘發(fā)生器的框圖；
[0040]圖9B為示出圖8中所示的臨時(shí)寄存器時(shí)鐘發(fā)生器和數(shù)據(jù)寄存器時(shí)鐘發(fā)生器的框圖；
[0041]圖10為圖5A、5B和5C中所示實(shí)施例的信號(hào)的相對(duì)時(shí)序圖；
[0042]圖11為示出圖6中所示的地址轉(zhuǎn)換控制器的框圖；
[0043]圖12為示出圖5A、5B和5C中所示實(shí)施例的串行輸入控制操作的流程圖；
[0044]圖13A、13B和13C示出用于圖1中所示裝置的另一個(gè)實(shí)施例中的串行輸入信號(hào)的
配置；
[0045]圖14A、14B和14C示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的圖1中所示的其中一個(gè)裝置；
[0046]圖15為示出圖14C中所示的命令解釋器的框圖；
[0047]圖16為示出圖14A、14B和14C中所示其他實(shí)施例的串行輸入控制操作的流程圖；
[0048]圖17為示出圖6中所示的內(nèi)部時(shí)鐘發(fā)生器的另一個(gè)示例的框圖；
[0049]圖18A為示出包括在圖17中所示內(nèi)部時(shí)鐘發(fā)生器中的命令寄存器時(shí)鐘發(fā)生器的框圖；
[0050]圖18B為示出圖17中所示的臨時(shí)寄存器時(shí)鐘發(fā)生器和數(shù)據(jù)寄存器時(shí)鐘發(fā)生器的框圖；和
[0051]圖19為圖17中所示內(nèi)部時(shí)鐘發(fā)生器的信號(hào)的相對(duì)時(shí)序圖。
【具體實(shí)施方式】
[0052]在對(duì)本發(fā)明實(shí)例實(shí)施例的下面的詳細(xì)描述中，將參照作為其中一部分的說(shuō)明書(shū)附圖，并且其中通過(guò)本發(fā)明可以實(shí)施的具體實(shí)例實(shí)施例的圖解示出。這些實(shí)施例描述的足夠詳細(xì)，以使本領(lǐng)域普通技術(shù)人員能夠?qū)崿F(xiàn)本發(fā)明，應(yīng)當(dāng)理解，也可使用其他實(shí)施例，并且可以在不脫離本發(fā)明范圍的情況下做出邏輯上的、電學(xué)上的和其他改變。因此，下面的詳細(xì)描述不應(yīng)理解成限制本發(fā)明，并且本發(fā)明的范圍由所附的權(quán)利要求確定。
[0053]總地，本發(fā)明提供用于捕獲串行輸入數(shù)據(jù)的設(shè)備和方法。現(xiàn)在將結(jié)合例如MISL(多個(gè)獨(dú)立串行鏈路)的串行互連存儲(chǔ)器裝置來(lái)描述本發(fā)明的實(shí)施例。MISL接口包括閃爍存儲(chǔ)器中的輸入/輸出電路，用于提升操作性能，而無(wú)需改變核心結(jié)構(gòu)。這是閃爍存儲(chǔ)器的接口和數(shù)據(jù)處理的革新。由于閃存單元結(jié)構(gòu)的限制和單元的固有的低性能，閃存性能的提升已經(jīng)是存儲(chǔ)器工業(yè)中要解決的關(guān)鍵問(wèn)題。包括閃爍存儲(chǔ)器核心的大部分產(chǎn)品具有分別同時(shí)鎖存所有的地址位、所有的命令位和所有的數(shù)據(jù)位的并行端口。串行鏈路使用用于串行接收所有地址、命令和數(shù)據(jù)的單個(gè)引腳輸入。在2005年12月30日提交的美國(guó)專(zhuān)利申請(qǐng)11/324023、2006年3月28日提交的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)60/787710題目為“存儲(chǔ)器裝置的串行互連”、以及2006年5月23日提交的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)60/802645題目為“存儲(chǔ)器裝置的串行互連”中描述了 MISL的細(xì)節(jié)。
[0054]MISL提供十分獨(dú)特的輸入序列以支持具有串行輸入端口的不同的操作模式。因此，根據(jù)命令輸入的類(lèi)型，改變隨后的位流的字節(jié)長(zhǎng)度以及輸入字節(jié)的總數(shù)。在大于200MHz的高頻操作中，如果直到命令位解釋完成才會(huì)有臨時(shí)寄存器來(lái)保持位數(shù)據(jù)，由于在命令解釋期間的快速時(shí)鐘操作，則不能確保從單個(gè)串行端口捕獲到指定寄存器的正確數(shù)據(jù)。如所知的閃爍存儲(chǔ)器中，根據(jù)命令輸入，可以改變命令字節(jié)之后的隨后字節(jié)配置和長(zhǎng)度。
[0055]為了不丟失輸入端口處接收的任何單個(gè)位地捕獲數(shù)據(jù)，單個(gè)時(shí)鐘控制和快速邏輯被用于迅速接收數(shù)據(jù)的下一字節(jié)的之前方案由于系統(tǒng)應(yīng)用中的以十分高的頻率時(shí)鐘高速操作而不適合。
[0056]MISL采用串行輸入和輸出端口，使得如果由串行互連將命令和地址連同來(lái)自存儲(chǔ)器核心的真實(shí)數(shù)據(jù)輸出結(jié)果組合在一起，則輸出緩沖器將該命令和地址傳送到下一個(gè)裝置。在數(shù)據(jù)輸出的情況下，對(duì)于命令和地址串行字符串，相關(guān)的輸出緩沖器由OPE (輸出端口使能器)控制，而輸入緩沖器由IPE (輸入端口使能器)啟用。對(duì)于輸出緩沖器僅OPE控制不允許傳送命令和地址串行字符串到下一個(gè)裝置。該功能僅在串行連接中有效。甚至單個(gè)裝置可以具有相同的功能，來(lái)維持對(duì)于單個(gè)裝置的相同水平的控制。
[0057]MISL接口將使用數(shù)個(gè)串行到并行寄存器來(lái)捕獲串行數(shù)據(jù)并且關(guān)于所有的輸入位數(shù)據(jù)流將其分組為基于字節(jié)的數(shù)據(jù)。根據(jù)來(lái)自系統(tǒng)控制器的串行數(shù)據(jù)格式的預(yù)定序列，僅有單個(gè)引腳SI (串行輸入)接收命令、地址和數(shù)據(jù)。
[0058]圖1示出采用串行連接實(shí)施的存儲(chǔ)器裝置，其中串行和單個(gè)輸入和輸出端口被用于存儲(chǔ)器系統(tǒng)中所連接的多個(gè)存儲(chǔ)器裝置或者串行互連的裝置。在圖1中，裝置被串行連接。每個(gè)矩形框表示一個(gè)存儲(chǔ)器裝置。每個(gè)存儲(chǔ)器裝置的核心可包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)單元、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元、閃爍存儲(chǔ)器單元等。如圖1中所示，串行輸入端口(SIP)和串行輸出端口(SOP)被串行連接在相鄰存儲(chǔ)器裝置之間，但是每一裝置的時(shí)鐘輸入(CLK)與公共鏈路相連。在此示例中，例如通過(guò)時(shí)鐘的負(fù)載，能夠確定存儲(chǔ)器系統(tǒng)的性能。圖1能夠可選擇地稱(chēng)為混合類(lèi)型的串行互連。
[0059]該時(shí)鐘被用于鎖存輸入數(shù)據(jù)流到預(yù)定寄存器，以在存儲(chǔ)器核心操作開(kāi)始之前存儲(chǔ)位信息。該實(shí)施例具有根據(jù)接口類(lèi)型被鎖存在時(shí)鐘的上升沿或者時(shí)鐘的兩個(gè)邊沿(上升和下降)的串行輸入(SI)。例如，如果采用單數(shù)據(jù)速率(SDR)作為系統(tǒng)的接口類(lèi)型，則時(shí)鐘的上升沿鎖存輸入數(shù)據(jù)。在雙數(shù)據(jù)速率(DDR)接口類(lèi)型的情況中，時(shí)鐘的兩個(gè)邊沿鎖存輸入流來(lái)加速寫(xiě)和讀操作。通過(guò)SDR或DDR操作可以處理所有的數(shù)據(jù)類(lèi)型(裝置號(hào)碼數(shù)據(jù)、命令數(shù)據(jù)、地址數(shù)據(jù)、輸入數(shù)據(jù))。可以采用兩種類(lèi)型的數(shù)據(jù)速率接口(SDR或者DDR)。同樣，也可以使用諸如QDR (四倍數(shù)據(jù)速率)等其他類(lèi)型的接口。
[0060]參考圖1，時(shí)鐘被共同饋送到裝置。在此示例中，片選擇信號(hào)111被共同饋送到所有裝置的片選擇輸入CS。例如，串行連接的裝置為第一裝置113-1到第四裝置113-4。當(dāng)片選擇信號(hào)111為邏輯“低”，第一裝置113-1到第四裝置113-4在同一時(shí)間被啟用，使得包含在串行輸入(SI)信號(hào)115中的輸入數(shù)據(jù)通過(guò)所有的裝置激活從第一裝置113-1被傳送到最后裝置113-4。當(dāng)數(shù)據(jù)通過(guò)該裝置被傳送時(shí)存在時(shí)鐘延遲。在串行連接中，串行時(shí)鐘信號(hào)117被共同饋送到配置存儲(chǔ)器系統(tǒng)的串行互連的裝置113-1到113-4的時(shí)鐘輸入CLK。第一裝置113-1通過(guò)饋送到其輸入端口使能輸入IPE的輸入端口使能信號(hào)119被啟用以處理數(shù)據(jù)，并且其數(shù)據(jù)輸出操作通過(guò)饋送到其輸出端口使能輸入OPE的輸出端口使能信號(hào)121來(lái)啟用。第一裝置113-1從其輸入端口使能輸出IPEQ和輸出端口使能輸出OPEQ提供輸入端口使能輸出信號(hào)133-1和輸出端口使能輸出信號(hào)135-1到第二裝置113-2。相同地，其他裝置113-2到113-4的每一個(gè)通過(guò)饋送到其IPE和OPE輸入的各自輸入和輸出使能信號(hào)來(lái)啟用，并且輸入端口使能和輸出端口使能輸出信號(hào)從其IPEQ和OPEQ輸出被提供。
[0061]片選擇信號(hào)111、串行輸入信號(hào)115、時(shí)鐘信號(hào)117、輸入端口使能信號(hào)119和輸出端口使能信號(hào)121由存儲(chǔ)器控制器(未示)提供。第一裝置113-1到第三裝置113-3的串行輸出信號(hào)131-1到131-3、輸入端口使能輸出信號(hào)133-1到133-3和輸出端口使能輸出信號(hào)135-1到135-3被分別提供給下一個(gè)裝置113-2到113-4。第四裝置113-4也提供串行輸出信號(hào)131-4、輸入端口使能輸出信號(hào)133-4和輸出端口使能輸出信號(hào)135-4。串行輸出信號(hào)131-4為裝置的整個(gè)串行互連的串行輸出信號(hào)。
[0062]第一裝置113-1到第四裝置113-4分別在其中具有第一裝置處理電路210-1到第四裝置處理電路210-4。每一個(gè)裝置處理電路響應(yīng)串行輸入信號(hào)和控制信號(hào)執(zhí)行控制其裝置和數(shù)據(jù)處理的功能。每一個(gè)裝置的被處理的數(shù)據(jù)被提供給下一個(gè)裝置。
[0063]圖2A示出存儲(chǔ)器裝置的單數(shù)據(jù)速率(SDR)操作的相對(duì)時(shí)序。圖2B示出存儲(chǔ)器裝置的雙數(shù)據(jù)速率(DDR)操作的相對(duì)時(shí)序。每幅圖示出一個(gè)端口中的操作。在SDR和DDR操作的每一個(gè)中，片選擇信號(hào)被共同連接以同時(shí)啟用所有的裝置，使得第一裝置的輸入數(shù)據(jù)被傳送到最后一個(gè)裝置。
[0064]對(duì)于所有的位流，串行輸入中的命令、地址和數(shù)據(jù)的序列結(jié)構(gòu)被預(yù)定和分組。命令定義的一個(gè)示例組為:(i)僅有命令；(ii)命令+ —個(gè)字節(jié)數(shù)據(jù)；(iii)命令+列地址；
(iv)命令+列地址+2112字節(jié)數(shù)據(jù)；(V)命令+列和行地址+2112字節(jié)數(shù)據(jù)；(vi)命令+列和行地址；(vii)命令+行地址；和(viii)命令+行地址+2112字節(jié)數(shù)據(jù)。因此，串行輸入位流的結(jié)構(gòu)是靈活的，并且命令之后的位分配不固定。
[0065]圖3A、3B和3C描繪提供給圖1中示出的第一裝置113_1的串行輸入信號(hào)115的配置。雖然被分組的位流包括裝置號(hào)(DN)(—個(gè)字節(jié))，但是此處并未示出。圖3A中所示的配置為上面(V)命令+列和行地址+2112字節(jié)數(shù)據(jù)(兩個(gè)字節(jié)的列地址和三個(gè)字節(jié)的行地址)的示例。圖3B中所示的配置為上面(iv)命令+列地址+2112字節(jié)數(shù)據(jù)(兩個(gè)字節(jié)的列地址)的示例。圖3C中所示的配置為上面(viii)命令+行地址+2112字節(jié)數(shù)據(jù)(三字節(jié)的行地址)的示例。
[0066]響應(yīng)時(shí)鐘信號(hào)117的每一個(gè)脈沖來(lái)提供串行輸入中的每一個(gè)數(shù)據(jù)位。在此示例中，表示命令位C7-C0的第一個(gè)八位(即，一個(gè)字節(jié))與時(shí)鐘P0-P7同步。在圖3A所示的示例中，(兩個(gè)字節(jié)的)列地址位CA15-CA0與時(shí)鐘P24-P39同步，(三個(gè)字節(jié)的)行地址位RA23-RA0
與時(shí)鐘P40-P63同步，并且(2112字節(jié)的)數(shù)據(jù)位Datal6895、16894......與時(shí)鐘P64等等同
步。在圖3B所示的示例中，(兩個(gè)字節(jié)的)列地址位CA15-CA0與時(shí)鐘P24-P39同步，(2112字節(jié)的)數(shù)據(jù)位Datal6895、16894……與時(shí)鐘P40及其后同步。在圖3C所示的示例中，(三個(gè)字節(jié)的)行地址位RA23-RA0與時(shí)鐘P24-P47同步，并且(2112字節(jié)的)數(shù)據(jù)位Datal6895、16894……與時(shí)鐘P48及其后同步。串行輸入包括其他信息數(shù)據(jù)，例如體地址和裝置地址(未示)。串行輸入位流中的命令配置是 靈活的。串行輸入的配置根據(jù)特定應(yīng)用可以被不同安排。
[0067]圖4A示出圖1中所示的第一裝置處理電路210-1到第四裝置處理電路210_4的每一個(gè)的示例實(shí)現(xiàn)。圖4B示出圖4A中所示的裝置處理電路的操作。參見(jiàn)圖4A和4B,代表裝置處理電路的裝置處理電路210-1包括串行輸入(SI)位保持電路220、命令解釋電路230、處理電路240和存儲(chǔ)器電路250。對(duì)于所有位流串行輸入SI包括根據(jù)預(yù)定序列并且被分組的命令、地址和數(shù)據(jù)。裝置處理電路210-1接收位流。串行輸入SI的位被保持在串行位保持電路220中(步驟261)。命令解釋電路230解釋串行輸入SI的命令位(步驟262)。獨(dú)立于命令解釋執(zhí)行位保持。響應(yīng)所解釋的命令和所保持的SI位，處理電路240通過(guò)存取存儲(chǔ)器電路250執(zhí)行數(shù)據(jù)處理(步驟263)。所處理的數(shù)據(jù)通過(guò)串行輸出端口(SOP)被輸出到下一個(gè)裝置。在示例中，并行執(zhí)行命令解釋和位保持。執(zhí)行命令解釋?zhuān)瑫r(shí)執(zhí)行位保持是優(yōu)選的示例。
[0068]圖5A、5B和5C示出圖1中所示的第一裝置113-1的詳細(xì)電路。第二裝置113-2到第四裝置113-4的每一個(gè)具有和第一裝置113-1相同的結(jié)構(gòu)。第一裝置113-1接收如圖3中所示的串行輸入。
[0069]參見(jiàn)圖5A-5C，串行輸入信號(hào)115包含串行輸入信號(hào)格式的、并且通過(guò)串行輸入端口(SIP)饋送到SIP輸入緩沖器311的命令、地址和數(shù)據(jù)。串行輸入信號(hào)115被饋送到命令寄存器317、數(shù)據(jù)寄存器319和具有多個(gè)臨時(shí)寄存器(J個(gè)寄存器，J為大于I的整數(shù))的臨時(shí)寄存器塊320。在此特定示例中，臨時(shí)寄存器塊320包括五(=J)個(gè)寄存器:即第一臨時(shí)寄存器321、第二臨時(shí)寄存器323、第三臨時(shí)寄存器325、第四臨時(shí)寄存器327和第五臨時(shí)寄存器329。命令寄存器317、數(shù)據(jù)寄存器319和第一臨時(shí)寄存器321的每一個(gè)順序接收串行輸入信號(hào)115中包含的命令、地址和數(shù)據(jù)。
[0070]時(shí)鐘信號(hào)117和輸入端口使能信號(hào)119分別通過(guò)時(shí)鐘輸入緩沖器337和IPE輸入緩沖器339被饋送到內(nèi)部時(shí)鐘發(fā)生器335。內(nèi)部時(shí)鐘發(fā)生器335從命令解釋器343接收三位的操作模式組信號(hào)341，使得發(fā)生器335被啟用來(lái)產(chǎn)生時(shí)鐘。內(nèi)部時(shí)鐘發(fā)生器335本地產(chǎn)生命令寄存器時(shí)鐘信號(hào)345、數(shù)據(jù)寄存器時(shí)鐘信號(hào)347和臨時(shí)寄存器時(shí)鐘信號(hào)349。命令寄存器時(shí)鐘信號(hào)345被饋送到命令寄存器317。數(shù)據(jù)寄存器時(shí)鐘信號(hào)347被饋送到數(shù)據(jù)寄存器319。臨時(shí)寄存器時(shí)鐘信號(hào)349被饋送到臨時(shí)寄存器塊320的第一臨時(shí)寄存器321到第五臨時(shí)寄存器329。
[0071]響應(yīng)至SIP的串行輸入信號(hào)115上的數(shù)據(jù)，命令寄存器317提供所寄存的命令輸出信號(hào)397到命令解釋器343，其提供操作模式組信號(hào)341給內(nèi)部時(shí)鐘發(fā)生器335。同樣，命令解釋器343提供M位的所譯碼的指令信號(hào)398和η位的地址轉(zhuǎn)換控制信號(hào)399。地址轉(zhuǎn)換控制信號(hào)399被饋送到地址轉(zhuǎn)換電路371。所譯碼的指令信號(hào)398被饋送到控制器/數(shù)據(jù)處理器370?？刂破?數(shù)據(jù)處理器370接收時(shí)鐘信號(hào)117、片選擇信號(hào)111、輸入端口使能信號(hào)119和輸出端口使能信號(hào)121。控制器/數(shù)據(jù)處理器370控制裝置并且分別提供輸入端口使能輸出信號(hào)133-1和輸出端口使能輸出信號(hào)135-1。同樣,控制器/數(shù)據(jù)處理器370接收所寄存的數(shù)據(jù)輸出信號(hào)359并且執(zhí)行對(duì)存儲(chǔ)器372的數(shù)據(jù)存取(寫(xiě)和/或讀)的功能。響應(yīng)片選擇信號(hào)111、時(shí)鐘信號(hào)117和輸出端口使能信號(hào)121輸出所處理的數(shù)據(jù)。所輸出的數(shù)據(jù)被包括在串行輸出信號(hào)131-1中。
[0072]在臨時(shí)寄存器塊320中，第一臨時(shí)寄存器321到第五臨時(shí)寄存器329串行連接。響應(yīng)饋送到臨時(shí)寄存器時(shí)鐘信號(hào)349的時(shí)鐘，存儲(chǔ)在一個(gè)寄存器中的八位數(shù)據(jù)被移出并且移入下一個(gè)寄存器。來(lái)自第一臨時(shí)寄存器321的第一臨時(shí)地址信號(hào)351被饋送到第二臨時(shí)寄存器323，來(lái)自第二臨時(shí)寄存器323的第二臨時(shí)地址信號(hào)353被饋送到第三臨時(shí)寄存器325。來(lái)自第三臨時(shí)寄存器325的第三臨時(shí)地址信號(hào)355被饋送到第四臨時(shí)寄存器327，來(lái)自第四臨時(shí)寄存器327的第四臨時(shí)地址信號(hào)357被饋送到第五臨時(shí)寄存器329。
[0073]來(lái)自第一臨時(shí)寄存器321到第五臨時(shí)寄存器329的、每一個(gè)都是八位信號(hào)的第一臨時(shí)地址輸出信號(hào)361到第五臨時(shí)地址輸出信號(hào)369被饋送到包括具有不同邏輯門(mén)、傳輸門(mén)、三態(tài)反相器的多個(gè)內(nèi)部邏輯轉(zhuǎn)換(未示)的地址轉(zhuǎn)換電路371。地址轉(zhuǎn)換電路371傳送第一到第五臨時(shí)地址輸出信號(hào)到具有多個(gè)地址寄存器(J個(gè)寄存器)的地址寄存器塊。在實(shí)施例中，地址寄存器塊包括具有K個(gè)寄存器的列地址寄存器塊381和具有(J-K)個(gè)寄存器的行地址寄存器塊395，K為大于I的整數(shù)。在此特定示例中，K為2。地址轉(zhuǎn)換電路371提供第一列地址輸入信號(hào)373和第二列地址輸入信號(hào)375分別到列地址寄存器塊381的第一列寄存器377和第二列寄存器379，并且提供第一行地址輸入信號(hào)383、第二行地址輸入信號(hào)385和第三行地址輸入信號(hào)387分別到行地址寄存器塊395的第一行寄存器389、第二行寄存器391和第三行寄存器393。
[0074]響應(yīng)列地址鎖存信號(hào)382,第一列地址輸入信號(hào)373和第二列地址輸入信號(hào)375的每一個(gè)的八位數(shù)據(jù)分別同時(shí)被鎖存在第一列寄存器377和第二列寄存器379中。同樣，響應(yīng)行地址鎖存信號(hào)384，第一行地址輸入信號(hào)383、第二行地址輸入信號(hào)385和第三行地址輸入信號(hào)387的每一個(gè)的八位數(shù)據(jù)分別同時(shí)被鎖存在第一行寄存器389、第二行寄存器391和第三行寄存器393中。響應(yīng)列地址讀出信號(hào)386，讀出第一列寄存器377和第二列寄存器379中鎖存的每一個(gè)八位數(shù)據(jù)。響應(yīng)行地址讀出信號(hào)388，讀出第一行寄存器389、第二行寄存器391和第三行寄存器393中鎖存的每一個(gè)八位數(shù)據(jù)。列地址鎖存信號(hào)382、行地址鎖存信號(hào)384、列地址讀出信號(hào)386和行地址讀出信號(hào)388由控制器/數(shù)據(jù)處理器370提供。從寄存器377、379、389、391和393讀出的八位數(shù)據(jù)分別包含在被饋送到控制器/數(shù)據(jù)處理器370的第一列地址信號(hào)378、第二列地址信號(hào)380、第一行地址信號(hào)390、第二行地址信號(hào)392和第三行地址信號(hào)394中。
[0075]圖6示出圖5C中所示的命令解釋器343的更詳細(xì)的電路。命令解釋器343為用于根據(jù)輸入命令類(lèi)型來(lái)控制本地和內(nèi)部時(shí)鐘產(chǎn)生和地址轉(zhuǎn)換電路的組合邏輯電路。參見(jiàn)圖6，具有八位命令位的所寄存的命令輸出信號(hào)397被饋送到命令譯碼器451，命令譯碼器451隨之提供具有作為內(nèi)部指令而被提供的M位的所譯碼的指令信號(hào)398?；谒拇娴拿钶敵鲂盘?hào)397的“命令位”輸入，從命令譯碼器451產(chǎn)生內(nèi)部指令。M位指示被執(zhí)行到裝置中的指令的數(shù)量。所譯碼的指令信號(hào)398被饋送到命令分類(lèi)器455，命令分類(lèi)器455隨之提供操作模式組信號(hào)341到地址轉(zhuǎn)換控制器461。通過(guò)命令分類(lèi)器455，確定裝置控制的預(yù)定的命令類(lèi)別。根據(jù)所確定的控制類(lèi)別，操作模式組信號(hào)341被產(chǎn)生并且被饋送到地址轉(zhuǎn)換控制器461。操作模式組信號(hào)341包含三位操作模式信號(hào)0ΡΜ1、0ΡΜ2和0ΡΜ3。操作模式信號(hào)0ΡΜ1、0ΡΜ2和0ΡΜ3的產(chǎn)生將在隨后參考圖7描述。
[0076]地址轉(zhuǎn)換控制器461提供具有η位包含轉(zhuǎn)換控制信號(hào)SWl、SW1*、Sff2, Sff2*.SW3和SW3*的地址轉(zhuǎn)換控制信號(hào)399。信號(hào)SW1、Sffl*, Sff2, Sff2*.SW3和SW3*的產(chǎn)生隨后將在下面參考圖11描述。參考圖5A-5C和圖6，三位的操作模式組信號(hào)341作為操作模式組信號(hào)341提供給內(nèi)部時(shí)鐘發(fā)生器335。如上所述，響應(yīng)臨時(shí)寄存器時(shí)鐘信號(hào)349，臨時(shí)寄存器塊320的寄存器存儲(chǔ)列和行地址。通過(guò)輸入命令建立地址的序列。使用操作模式信號(hào)，η位控制被產(chǎn)生并且發(fā)送到地址轉(zhuǎn)換電路371。
[0077]圖7示出圖6中所示的命令分類(lèi)器455的更詳細(xì)的電路。命令分類(lèi)器455從圖6中所示的命令譯碼器451接收所譯碼的指令信號(hào)398。參考圖7，命令分類(lèi)器455包括第一命令邏輯電路471、第二命令邏輯電路473和第三命令邏輯電路475以及第一操作模式信號(hào)發(fā)生器511、第二操作模式信號(hào)發(fā)生器513和第三操作模式信號(hào)發(fā)生器515。第一命令邏輯電路471包括兩個(gè)或非門(mén)541和543以及與非門(mén)545。第二命令邏輯電路473包括三個(gè)或非門(mén)561、563和565以及與非門(mén)567。第三命令邏輯電路475包括三個(gè)或非門(mén)581、583和585以及與非門(mén)587。
[0078]在此示例中，SI的命令為“頁(yè)面讀出”、“隨機(jī)數(shù)據(jù)輸入”、“寫(xiě)配置”、“體選擇”、“隨機(jī)數(shù)據(jù)讀出”、“頁(yè)面讀出復(fù)制”、“用于復(fù)制的目標(biāo)地址”、“塊擦除”和“串行數(shù)據(jù)輸入”。也包括其他的命令。這些命令(由八位命令位表示)由命令解釋器343的命令譯碼器451譯碼并且因此被提供作為M位包含多個(gè)所譯碼的信號(hào)481-489的所譯碼的指令信號(hào)398。信號(hào)481包含所譯碼的頁(yè)面讀出命令。信號(hào)482包含所譯碼的隨機(jī)數(shù)據(jù)輸入命令。信號(hào)483包含所譯碼的寫(xiě)配置命令。信號(hào)484包含所譯碼的體選擇命令。信號(hào)485包含所譯碼的隨機(jī)數(shù)據(jù)讀出命令。信號(hào)486包含所譯碼的頁(yè)面讀出復(fù)制命令。信號(hào)487包含所譯碼的用于復(fù)制命令的目標(biāo)地址。信號(hào)488包含所譯碼的塊擦除命令。信號(hào)489包含所譯碼的串行數(shù)據(jù)輸入命令。
[0079]頁(yè)面讀出命令信號(hào)481和隨機(jī)數(shù)據(jù)輸入命令信號(hào)482被饋送到或非門(mén)541。寫(xiě)配置命令信號(hào)483和體選擇命令信號(hào)484被饋送到或非門(mén)543?；蚍情T(mén)541和543的邏輯輸出信號(hào)被饋送到與非門(mén)545，與非門(mén)545的輸出被提供作為第一命令邏輯電路471的第一命令邏輯信號(hào)547。信號(hào)547被饋送到第一操作模式信號(hào)發(fā)生器511。
[0080]隨機(jī)數(shù)據(jù)讀出命令信號(hào)485和頁(yè)面讀出復(fù)制命令信號(hào)486被饋送到或非門(mén)561。用于復(fù)制命令信號(hào)487的目標(biāo)地址和隨機(jī)數(shù)據(jù)輸入命令信號(hào)482被饋送到或非門(mén)563。塊擦除命令信號(hào)488和體選擇命令信號(hào)484被饋送到或非門(mén)565。來(lái)自或非門(mén)561、563和565的邏輯輸出信號(hào)被饋送到與非門(mén)567，與非門(mén)567的輸出被提供作為第二命令邏輯電路473的第二命令邏輯電路471的第二命令邏輯信號(hào)569。信號(hào)569被饋送到第二操作模式信號(hào)發(fā)生器513。
[0081]頁(yè)面讀出命令信號(hào)481和頁(yè)面讀出復(fù)制命令信號(hào)486被饋送到或非門(mén)581。用于復(fù)制命令信號(hào)487的目標(biāo)地址和串行數(shù)據(jù)輸入命令信號(hào)489被饋送到或非門(mén)583。塊擦除命令信號(hào)488和體選擇命令信號(hào)484被饋送到或非門(mén)585。來(lái)自或非門(mén)581、583和585的邏輯輸出信號(hào)被饋送到與非門(mén)587，與非門(mén)587的輸出被提供作為第三命令邏輯電路475的第三命令邏輯信號(hào)589。信號(hào)589被饋送到第三操作模式信號(hào)發(fā)生器515。
[0082]第一操作模式信號(hào)發(fā)生器511、第二操作模式信號(hào)發(fā)生器513和第三操作模式信號(hào)發(fā)生器515也接收改變標(biāo)志信號(hào)521和復(fù)位信號(hào)523。第一操作模式信號(hào)發(fā)生器511、第二操作模式信號(hào)發(fā)生器513和第三操作模式信號(hào)發(fā)生器515分別提供由操作模式組信號(hào)341包含的第一操作模式信號(hào)549、第二操作模式信號(hào)571和第三操作模式信號(hào)591(“ OPMl ”、“ 0ΡΜ2 ” 和 “ 0ΡΜ3 ”)。[0083]圖8示出圖5A中所示的內(nèi)部時(shí)鐘發(fā)生器335的更詳細(xì)的電路。參考圖5A和圖8，內(nèi)部時(shí)鐘發(fā)生器335包括命令寄存器時(shí)鐘發(fā)生器415、臨時(shí)寄存器時(shí)鐘發(fā)生器417和數(shù)據(jù)寄存器時(shí)鐘發(fā)生器419。如圖9A所示，命令寄存器時(shí)鐘發(fā)生器415包括具有用于接收時(shí)鐘信號(hào)117的時(shí)鐘輸入IN和用于接收輸入端口使能信號(hào)119的使能輸入EN的N計(jì)數(shù)器421。計(jì)數(shù)器421具有用于提供其計(jì)數(shù)輸出信號(hào)423到與門(mén)425的計(jì)數(shù)輸出0UT，與門(mén)425隨之提供命令寄存器時(shí)鐘信號(hào)345。時(shí)鐘信號(hào)117也被饋送到與門(mén)425。計(jì)數(shù)器421通過(guò)輸入端口使能信號(hào)119激活并且計(jì)數(shù)時(shí)鐘信號(hào)117的脈沖。當(dāng)計(jì)數(shù)達(dá)到N(例如，8)，計(jì)數(shù)停止，使得命令寄存器317中的SI的寄存結(jié)束。在計(jì)數(shù)N (S卩，對(duì)應(yīng)于一個(gè)字節(jié)的八個(gè)時(shí)鐘周期)期間，計(jì)數(shù)輸出信號(hào)423為“高”。因此，通過(guò)響應(yīng)計(jì)數(shù)輸出信號(hào)423來(lái)門(mén)控，與門(mén)425輸出將包含在命令寄存器時(shí)鐘信號(hào)345中的N (S卩，8)個(gè)時(shí)鐘。在此示例中，N表示命令的位的數(shù)量(參見(jiàn)圖3A-3C)。
[0084]圖9B示出圖8中所示的臨時(shí)寄存器時(shí)鐘發(fā)生器417和數(shù)據(jù)寄存器時(shí)鐘發(fā)生器419的更詳細(xì)的電路。參考圖9B，臨時(shí)寄存器時(shí)鐘發(fā)生器417包括計(jì)數(shù)器431、計(jì)數(shù)確定電路433、極限值電路435和與門(mén)437。極限值電路435包括臨時(shí)寄存譯碼器436和寄存器437。計(jì)數(shù)器431通過(guò)饋送到其使能輸入EN的輸入端口使能信號(hào)119激活，并且之后連續(xù)計(jì)數(shù)饋送到其計(jì)數(shù)輸入IN的時(shí)鐘信號(hào)117的脈沖。包含在操作模式組信號(hào)341中的三位操作模式信號(hào)0PM1、0PM2和0PM3被饋送到極限值電路435的譯碼器436。譯碼器436譯碼OPMl、0PM2和0PM3并且其所譯碼的值寄存在寄存器438中。計(jì)數(shù)確定電路433確定計(jì)數(shù)器431的計(jì)數(shù)是否達(dá)到由保持在寄存器438中的OPMl、0PM2和0PM3限定的極限值VII。計(jì)數(shù)確定電路433提供計(jì)數(shù)確定輸出信號(hào)439到接收時(shí)鐘信號(hào)117的與門(mén)437。在計(jì)數(shù)器431開(kāi)始計(jì)數(shù)時(shí)計(jì)數(shù)確定輸出信號(hào)439變成“高”，在計(jì)數(shù)達(dá)到極限值VIl時(shí)變成“低”。通過(guò)響應(yīng)信號(hào)439而門(mén)控，與門(mén)437輸出將包含在臨時(shí)寄存器時(shí)鐘信號(hào)349中的VIl時(shí)鐘。在此示例中，由0PM1、0PM2和0PM3限定的VIl表示命令和行與列地址的位的總數(shù)(參見(jiàn)圖3A到圖3C)。
[0085]類(lèi)似地，數(shù)據(jù)寄存器時(shí)鐘發(fā)生器419包括計(jì)數(shù)器441、計(jì)數(shù)確定電路443、極限值電路445和與門(mén)447。極限值電路445包括數(shù)據(jù)寄存譯碼器446和寄存器448。數(shù)據(jù)寄存譯碼器446的譯碼功能不同于臨時(shí)寄存譯碼器436的功能。計(jì)數(shù)器441由輸入端口使能信號(hào)119激活，并且之后連續(xù)計(jì)數(shù)時(shí)鐘信號(hào)117的脈沖。由譯碼器446譯碼OPMl、0PM2和0PM3并且其所譯碼的值寄存在寄存器448中。計(jì)數(shù)確定電路443確定計(jì)數(shù)器441的計(jì)數(shù)是否達(dá)到由保持在寄存器448中的0PM1、0PM2和0PM3限定的極限值VI2。計(jì)數(shù)確定電路443提供計(jì)數(shù)確定輸出信號(hào)449到與門(mén)447。在計(jì)數(shù)器441開(kāi)始計(jì)數(shù)時(shí)計(jì)數(shù)確定輸出信號(hào)449變成“高”，在計(jì)數(shù)達(dá)到極限值VI2時(shí)變成“低”。通過(guò)響應(yīng)信號(hào)449而門(mén)控，與門(mén)447輸出將包含在數(shù)據(jù)寄存器時(shí)鐘信號(hào)347中的VI2時(shí)鐘。在此示例中，由0PM1、0PM2和0PM3限定的VI2表示命令和行與列地址以及數(shù)據(jù)的位的總數(shù)(參見(jiàn)圖3A到圖3C)。
[0086]圖10示出圖5A、5B和5C中所示的串行輸入處理設(shè)備中的時(shí)鐘信號(hào)117、命令寄存器時(shí)鐘信號(hào)345、臨時(shí)寄存器時(shí)鐘信號(hào)349和數(shù)據(jù)寄存器時(shí)鐘信號(hào)347的信號(hào)的相對(duì)時(shí)序圖。
[0087]參考圖5、9A、9B和10，在此示例中，通過(guò)在時(shí)間TO啟用的輸入端口使能信號(hào)119，激活命令寄存器時(shí)鐘發(fā)生器415、臨時(shí)寄存器時(shí)鐘發(fā)生器417和數(shù)據(jù)寄存器時(shí)鐘發(fā)生器419。這些發(fā)生器的計(jì)數(shù)器421、431和441開(kāi)始時(shí)鐘脈沖的計(jì)數(shù)。命令寄存器時(shí)鐘信號(hào)345、臨時(shí)寄存器時(shí)鐘信號(hào)349以及數(shù)據(jù)寄存器時(shí)鐘信號(hào)347的產(chǎn)生在時(shí)間Tl開(kāi)始。計(jì)數(shù)N時(shí)，計(jì)數(shù)器421停止計(jì)數(shù)(時(shí)間T2)。因此，命令寄存器時(shí)鐘信號(hào)345的產(chǎn)生停止。響應(yīng)命令寄存器時(shí)鐘信號(hào)345，命令寄存器317存儲(chǔ)其中的串行輸入位。之后，計(jì)數(shù)VIl時(shí)，計(jì)數(shù)器431停止計(jì)數(shù)(時(shí)間T3)。因此，臨時(shí)寄存器時(shí)鐘信號(hào)349的產(chǎn)生停止。響應(yīng)臨時(shí)寄存器時(shí)鐘信號(hào)349，串行輸入位被存儲(chǔ)在臨時(shí)寄存器塊320的寄存器321-329中。之后，計(jì)數(shù)VI2時(shí)，計(jì)數(shù)器441停止計(jì)數(shù)(時(shí)間T4)。因此，數(shù)據(jù)寄存器時(shí)鐘信號(hào)347的產(chǎn)生停止。響應(yīng)數(shù)據(jù)寄存器時(shí)鐘信號(hào)347，串行輸入中的數(shù)據(jù)位被存儲(chǔ)在數(shù)據(jù)寄存器319中。
[0088]同樣地，通過(guò)命令類(lèi)型來(lái)確定臨時(shí)寄存器時(shí)鐘信號(hào)349和數(shù)據(jù)寄存器時(shí)鐘信號(hào)347的結(jié)束點(diǎn)(T3和T4)。例如如果輸入命令僅具有列地址(兩個(gè)字節(jié))，將使用3X8周期=24個(gè)時(shí)鐘來(lái)鎖存3字節(jié)數(shù)據(jù)。最短命令輸入的示例是一個(gè)字節(jié)且之后沒(méi)有任何地址或者數(shù)據(jù)輸入，諸如讀出ID或者寫(xiě)ID入口。在這樣的示例中，不處理臨時(shí)寄存器塊320中的已經(jīng)鎖存的數(shù)據(jù)。
[0089]鎖存位數(shù)據(jù)流之后，根據(jù)包含在來(lái)自命令解釋器343的地址轉(zhuǎn)換控制信號(hào)399中的所譯碼的或者所解釋的命令，對(duì)于行地址或者列地址，臨時(shí)寄存器塊320的第一臨時(shí)寄存器321到第五臨時(shí)寄存器329連接到列地址寄存器塊381的第一列寄存器377和第二列寄存器379以及行地址寄存器塊395的第一行寄存器389、第二行寄存器391和第三行寄存器393的特定一個(gè)。
[0090]操作模式〈P:0>被用在串行輸入處理設(shè)備中作為臨時(shí)寄存器和特定地址寄存器之間的路徑轉(zhuǎn)換的控制信號(hào)。由轉(zhuǎn)換信號(hào)“SW”和“SW*”控制地址轉(zhuǎn)換電路371的內(nèi)部邏輯轉(zhuǎn)換。連同命令解釋?zhuān)鶕?jù)隨后的位流信息和跟隨命令字節(jié)的字節(jié)數(shù)量所有的命令被挑選出來(lái)以產(chǎn)生操作模式〈P:0>。
[0091]表1示出對(duì)于寄存器轉(zhuǎn)換控制的命令分類(lèi)
[0092]表1`
【權(quán)利要求】
1.一種用于根據(jù)預(yù)定序列處理包括命令、地址和數(shù)據(jù)的串行輸入的方法，所述串行輸入被分組為表示該命令、地址和數(shù)據(jù)的位流，所述方法包括: 接收所述串行輸入； 保持所接收的串行輸入的地址和數(shù)據(jù)的位流； 獨(dú)立于所述保持所接收的串行輸入的地址和數(shù)據(jù)的位流，解釋所接收的串行輸入的命令；并且 響應(yīng)所解釋的命令并基于被保持的所接收的串行輸入的地址和數(shù)據(jù)的位流來(lái)存取存儲(chǔ)器。
2.權(quán)利要求1所述的方法，其中: 所述解釋步驟與所述保持步驟并行實(shí)施。
3.權(quán)利要求2所述的方法，其中: 在實(shí)施所述保持步驟期間，實(shí)施所述解釋步驟。
4.權(quán)利要求3所述的方法，其中所述解釋步驟包括: 譯碼所接收的串行 輸入的所述命令來(lái)確定所述命令的操作控制模式。
5.權(quán)利要求4所述的方法，還包括: 在接收所述串行輸入之前，接收使能輸入， 其中響應(yīng)所接收的使能輸入，啟用所述串行輸入的命令的接收。
6.權(quán)利要求5所述的方法，還包括: 響應(yīng)所述操作控制模式和與表示該命令、地址和數(shù)據(jù)的所述位流有關(guān)的輸入時(shí)鐘，本地產(chǎn)生操作時(shí)鐘，所產(chǎn)生的操作時(shí)鐘用于保持所接收的串行輸入的地址和數(shù)據(jù)的位流。
7.權(quán)利要求6所述的方法，其中所述產(chǎn)生步驟包括: 響應(yīng)所述輸入時(shí)鐘和所述使能輸入，產(chǎn)生第一時(shí)鐘，所述第一時(shí)鐘被用于保持與所述命令有關(guān)的所述位流；并且 響應(yīng)所述輸入時(shí)鐘和所述操作控制模式，獨(dú)立于所述第一時(shí)鐘，產(chǎn)生第二時(shí)鐘，所述第二時(shí)鐘被用于保持與所述地址有關(guān)的所述位流。
8.權(quán)利要求6所述的方法，其中所述產(chǎn)生步驟還包括: 響應(yīng)所述輸入時(shí)鐘和所述使能輸入，產(chǎn)生第一時(shí)鐘，所述第一時(shí)鐘被用于保持與所述命令有關(guān)的所述位流； 響應(yīng)所述輸入時(shí)鐘和所述操作控制模式，產(chǎn)生第二時(shí)鐘，所述第二時(shí)鐘被用于保持與所述地址有關(guān)的所述位流；以及 響應(yīng)所述輸入時(shí)鐘和所述操作控制模式，產(chǎn)生第三時(shí)鐘，所述第三時(shí)鐘被用于保持與所述數(shù)據(jù)有關(guān)的所述位流。
9.權(quán)利要求8所述的方法，還包括: 停止所述第一時(shí)鐘的產(chǎn)生； 根據(jù)所確定的操作控制模式，在所述第一時(shí)鐘產(chǎn)生停止之后停止所述第二時(shí)鐘的產(chǎn)生；并且 根據(jù)所確定的操作控制模式，在所述第二時(shí)鐘產(chǎn)生停止之后停止所述第三時(shí)鐘的產(chǎn)生。
10.權(quán)利要求9所述的方法，其中:所述存取存儲(chǔ)器的步驟包括: 捕獲所接收串行輸入的所述數(shù)據(jù)； 并且所述保持步驟包括: 臨時(shí)存儲(chǔ)表示所接收的串行輸入中的地址的所述位流；并且 傳送所述臨時(shí)存儲(chǔ)的地址用于基于所捕獲的數(shù)據(jù)來(lái)存取所述存儲(chǔ)器。
11.權(quán)利要求10所述的方法，其中所述傳送的步驟包括: 響應(yīng)所述操作控制模式建立所述臨時(shí)存儲(chǔ)的地址的路徑，使得通過(guò)其傳送所述臨時(shí)存儲(chǔ)的地址。
12.權(quán)利要求11所述的方法，還包括: 根據(jù)所述操作控制模式來(lái)提供傳送路徑信息，所述傳送路徑信息被用于建立所述臨時(shí)存儲(chǔ)的地址的路徑。
13.權(quán)利要求10所述的方法，其中所述傳送的步驟包括: 通過(guò)預(yù)定的路徑傳送所述臨時(shí)存儲(chǔ)的地址。
14.權(quán)利要求9所述的方法，其中: 所述產(chǎn)生第二時(shí) 鐘的步驟包括: 響應(yīng)所接收的使能輸入，產(chǎn)生所述第二時(shí)鐘；并且 所述產(chǎn)生第三時(shí)鐘的步驟包括: 響應(yīng)所接收的使能輸入，產(chǎn)生所述第三時(shí)鐘。
15.權(quán)利要求9所述的方法，其中: 所述產(chǎn)生第二時(shí)鐘的步驟包括: 停止所述第一時(shí)鐘的產(chǎn)生完成之后產(chǎn)生所述第二時(shí)鐘；并且 所述產(chǎn)生第三時(shí)鐘的步驟包括: 停止所述第一時(shí)鐘的產(chǎn)生完成之后產(chǎn)生所述第三時(shí)鐘。
16.一種用于根據(jù)預(yù)定序列處理包括命令、地址和數(shù)據(jù)的串行輸入的設(shè)備，所述串行輸入被分組為表示命令、地址和數(shù)據(jù)的輸入位流，所述設(shè)備包括: 用于接收所述串行輸入的串行輸入電路； 用于臨時(shí)存儲(chǔ)所述串行輸入的輸入位流的臨時(shí)保持電路； 用于獨(dú)立于由所述臨時(shí)保持電路臨時(shí)保持的所述輸入位流來(lái)解釋所述串行輸入的所述命令的解釋電路；以及 用于響應(yīng)所解釋的命令并基于所述串行輸入來(lái)存取存儲(chǔ)器的數(shù)據(jù)處理電路， 其中，由所述串行輸入電路接收的所述串行輸入被分別傳送到所述臨時(shí)保持電路和所述解釋電路。
17.權(quán)利要求16所述的設(shè)備，其中所述解釋電路包括: 用于存儲(chǔ)所述命令的存儲(chǔ)電路；以及 用于譯碼所存儲(chǔ)的命令以確定所述命令的操作控制模式的譯碼電路。
18.權(quán)利要求17所述的設(shè)備，還包括: 用于響應(yīng)所述操作控制模式產(chǎn)生操作時(shí)鐘的時(shí)鐘發(fā)生電路。
19.權(quán)利要求18所述的設(shè)備，還包括: 用于存儲(chǔ)所述臨時(shí)保持電路中臨時(shí)存儲(chǔ)的所述位流的地址以存取所述存儲(chǔ)器的地址寄存器電路。
20.權(quán)利要求19所述的設(shè)備，還包括: 用于響應(yīng)所述操作控制模式建立從所述臨時(shí)保持電路到所述地址寄存器電路的所述臨時(shí)存儲(chǔ)的地址的傳送路徑的路徑電路。
21.權(quán)利要求20所述的設(shè)備，其中: 所述臨時(shí)保持電路包括串行連接的J個(gè)臨時(shí)寄存器，使得一個(gè)寄存器轉(zhuǎn)發(fā)其所存儲(chǔ)的位流到下一個(gè)寄存器；并且 所述地址寄存器電路包括用于存儲(chǔ)從所述J個(gè)臨時(shí)寄存器傳送的地址的J個(gè)地址寄存器，J為大于I的整數(shù)。
22.權(quán)利要求21所述的設(shè)備，其中所述路徑電路包括: 用于根據(jù)所述操作控制模式的地址轉(zhuǎn)換信息在所述J個(gè)臨時(shí)寄存器和所述J個(gè)地址寄存器之間選擇地址傳送路徑的轉(zhuǎn)換電路。
23.權(quán)利要求21所述的設(shè)備，其中所述路徑電路包括: 用于通過(guò)其從所述J個(gè)臨時(shí)寄存器傳送所述臨時(shí)存儲(chǔ)的地址到所述J個(gè)地址寄存器的預(yù)定傳送路徑。
24.一種包括串行互連配置中的多個(gè)裝置的設(shè)備，所述裝置的每一個(gè)具有用于接收串行輸入數(shù)據(jù)的串行輸入連接和用于提供串行輸出數(shù)據(jù)的串行輸出連接，所述裝置的至少一個(gè)包括:` 用于根據(jù)預(yù)定序列接收命令、地址和數(shù)據(jù)的串行輸入的串行輸入電路，串行輸入被分組為表示命令、地址和數(shù)據(jù)的輸入位流中的字節(jié)； 用于臨時(shí)存儲(chǔ)所接收的串行輸入的所述輸入位流的臨時(shí)保持電路； 用于獨(dú)立于由所述臨時(shí)保持電路保持的所述命令來(lái)解釋所述串行輸入的命令的解釋電路；以及 用于響應(yīng)所解釋的命令并基于所接收的串行輸入來(lái)存取存儲(chǔ)器的數(shù)據(jù)處理電路， 其中，由所述串行輸入電路接收的所述串行輸入被分別傳送到所述臨時(shí)保持電路和所述解釋電路。
25.權(quán)利要求24所述的設(shè)備，其中所述解釋電路包括: 用于譯碼所存儲(chǔ)的命令并且分類(lèi)所譯碼的命令以確定所述命令的操作控制模式的控制確定電路。
26.權(quán)利要求25所述的設(shè)備，其中: 所述臨時(shí)保持電路包括串行連接的J個(gè)臨時(shí)寄存器，使得一個(gè)寄存器轉(zhuǎn)發(fā)其存儲(chǔ)的位流到下一個(gè)寄存器；并且 所述裝置還包括地址寄存器電路，所述地址寄存器電路包括用于存儲(chǔ)從所述J個(gè)臨時(shí)寄存器傳送的地址的J個(gè)地址寄存器，J為大于I的整數(shù)。
27.權(quán)利要求26所述的設(shè)備，其中所述J個(gè)地址寄存器包括: 用于存儲(chǔ)從所述J個(gè)臨時(shí)寄存器傳送的地址的列地址的K個(gè)寄存器，K為大于I的整數(shù)；以及 用于存儲(chǔ)從所述J個(gè)臨時(shí)寄存器傳送的地址的行地址的(J-K)個(gè)寄存器。
28.權(quán)利要求27所述的設(shè)備，其中J為5并且K為2。
29.權(quán)利要求27所述的設(shè)備，其中所述裝置還包括: 用于響應(yīng)所述操作控制模式建立從所述臨時(shí)保持電路到所述地址寄存器電路的臨時(shí)存儲(chǔ)的地址的傳送路徑的路徑電路。
30.權(quán)利要求29所述的設(shè)備，其中所述路徑電路包括: 用于根據(jù)所述操作控制模式的地址轉(zhuǎn)換信息在所述J個(gè)臨時(shí)寄存器和所述J個(gè)地址寄存器之間轉(zhuǎn)換地址傳送路徑的轉(zhuǎn)換電路。
31.權(quán)利要求29所述的設(shè)備，其中所述路徑電路包括: 用于通過(guò)其從所述J個(gè)臨時(shí)寄存器傳送所述臨時(shí)存儲(chǔ)的地址到所述J個(gè)地址寄存器的對(duì)應(yīng)一個(gè)的預(yù)定傳送路徑。
32.權(quán)利要求30所述的設(shè)備，其中所述裝置還包括: 用于響應(yīng)所述操作控制模式產(chǎn)生操作時(shí)鐘的時(shí)鐘發(fā)生電路。
【文檔編號(hào)】G06F13/40GK103823783SQ201410105789
【公開(kāi)日】2014年5月28日 申請(qǐng)日期:2007年12月4日 優(yōu)先權(quán)日:2006年12月6日
【發(fā)明者】潘弘柏, 吳學(xué)俊 申請(qǐng)人:莫塞德技術(shù)公司