一種脫離于主機(jī)的cpci模塊獨(dú)立測試裝置制造方法
【專利摘要】本發(fā)明公開了一種脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置，該裝置通過PCIE總線線纜與調(diào)試主機(jī)連接，調(diào)試主機(jī)發(fā)出測試信號，測試信號包括差分時(shí)鐘、輔助信號和差分信號，調(diào)試主機(jī)中設(shè)置有主板和PCIE總線內(nèi)外轉(zhuǎn)換模塊，測試信號經(jīng)過該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊轉(zhuǎn)換為適宜該P(yáng)CIE總線線纜傳輸?shù)男盘?，?jīng)由PCIE總線線纜發(fā)送至該裝置；該裝置包括：CPCI總線底板；被測CPCI模塊，與該CPCI總線底板連接；總線協(xié)議轉(zhuǎn)換模塊，分別與該P(yáng)CIE總線線纜以及該CPCI總線底板連接，總線協(xié)議轉(zhuǎn)換模塊用于實(shí)現(xiàn)PCIE總線到PCI總線的協(xié)議轉(zhuǎn)換。本發(fā)明提高了CPCI模塊獨(dú)立測試裝置對環(huán)境的適應(yīng)度、可擴(kuò)展性、降低了成本，使試驗(yàn)環(huán)境的搭建更簡單。
【專利說明】—種脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種CPCI模塊測試裝置，特別是一種脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置。

【背景技術(shù)】
[0002]CPCI模塊測試裝置作為一種重要的測試設(shè)備，在產(chǎn)品研制與批產(chǎn)階段得到廣泛應(yīng)用。
[0003]傳統(tǒng)的CPCI模塊測試設(shè)備一般采用CPCI總線底板直接插裝CPCI主板和CPCI模塊，如圖1所示為傳統(tǒng)的CPCI模塊測試設(shè)備的結(jié)構(gòu)示意圖。
[0004]傳統(tǒng)的CPCI模塊測試設(shè)備直接設(shè)置在調(diào)試主機(jī)中，一塊CPCI總線底板插裝一塊CPCI主板和最多七塊CPCI模塊，CPCI后出線板提供ATX電源和外設(shè)接口。
[0005]工作時(shí)，ATX電源接收外部220V交流電源輸入，為測試設(shè)備提供工作電壓.顯示器、硬盤、鍵盤、鼠標(biāo)、USB設(shè)備、音頻視頻設(shè)備、串口并口設(shè)備等通過CPCI后出線板的外設(shè)接口與CPCI主板通信。CPCI主板根據(jù)PCI協(xié)議與CPCI模塊通信，實(shí)現(xiàn)CPCI模塊的測試。
[0006]上述方式實(shí)現(xiàn)的CPCI模塊測試設(shè)備存在以下缺點(diǎn):
[0007]I) CPCI主板與CPCI模塊無法分離，即CPCI主板必須與CPCI模塊在同一環(huán)境中測試，在惡劣測試環(huán)境中，由于CPCI主板對測試環(huán)境的要求高，導(dǎo)致CPCI模塊測試設(shè)備整體對測試環(huán)境的要求高，適應(yīng)度差。
[0008]2) 一臺CPCI模塊測試設(shè)備最多只能插裝七塊CPCI模塊,則對于一臺調(diào)試主機(jī),最多只能測試七塊CPCI模塊，可擴(kuò)展性差。
[0009]3)測試時(shí)需要連接的外設(shè)和連線多，成本高且試驗(yàn)環(huán)境搭建復(fù)雜。


【發(fā)明內(nèi)容】

[0010]本發(fā)明解決的技術(shù)問題在于，提高在測試環(huán)境中，CPCI模塊獨(dú)立測試裝置對環(huán)境的適應(yīng)度。
[0011]更進(jìn)一步的，解決傳統(tǒng)CPCI模塊測試設(shè)備可擴(kuò)展性差、成本高及試驗(yàn)環(huán)境搭建復(fù)雜的問題。
[0012]本發(fā)明公開了一種脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置，該裝置通過PCIE總線線纜與調(diào)試主機(jī)連接，該調(diào)試主機(jī)發(fā)出測試信號，該測試信號包括差分時(shí)鐘、輔助信號和差分信號，該調(diào)試主機(jī)中設(shè)置有主板和PCIE總線內(nèi)外轉(zhuǎn)換模塊，該測試信號經(jīng)過該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊轉(zhuǎn)換為適宜該P(yáng)CIE總線線纜傳輸?shù)男盘枺?jīng)由該P(yáng)CIE總線線纜發(fā)送至該裝置；
[0013]該裝置進(jìn)一步包括:
[0014]CPCI總線底板；
[0015]被測CPCI模塊，與該CPCI總線底板連接；
[0016]總線協(xié)議轉(zhuǎn)換模塊，分別與該P(yáng)CIE總線線纜以及該CPCI總線底板連接，該總線協(xié)議轉(zhuǎn)換模塊用于實(shí)現(xiàn)PCIE總線到PCI總線的協(xié)議轉(zhuǎn)換。
[0017]該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊連接至該調(diào)試主機(jī)的PCIE總線接口，該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊進(jìn)一步包括:
[0018]前端差分時(shí)鐘處理單元，用于對差分時(shí)鐘進(jìn)行使能控制以及信號完整性優(yōu)化；
[0019]前端輔助信號控制單元，用于對差分時(shí)鐘進(jìn)行使能控制，對輔助信號進(jìn)行電源隔離以及狀態(tài)控制處理；
[0020]前端差分信號處理單元，用于對高速差分信號進(jìn)行預(yù)加重/去加重、調(diào)幅以及均衡處理；
[0021]該前端差分時(shí)鐘處理單元、該前端輔助信號控制單元以及該前端差分信號處理單元均分別與該P(yáng)CIE總線線纜連接。
[0022]該P(yáng)CIE總線線纜包括差分時(shí)鐘傳輸通道、輔助信號傳輸通道和差分信號傳輸通道。
[0023]該總線協(xié)議轉(zhuǎn)換模塊進(jìn)一步包括:后端差分時(shí)鐘處理單元、后端輔助信號控制單元、后端差分信號處理單元和總線協(xié)議處理單元，該后端差分時(shí)鐘處理單元、后端輔助信號控制單元與后端差分信號處理單元均分別與總線協(xié)議處理單元連接；
[0024]該后端差分時(shí)鐘處理單元從該P(yáng)CIE總線線纜接收該差分時(shí)鐘，或者，產(chǎn)生一后端時(shí)鐘，經(jīng)過使能控制以及信號完整性優(yōu)化后，提供給該總線協(xié)議處理單元；
[0025]該后端輔助信號控制單元用于對從該P(yáng)CIE總線線纜接收的輔助信號進(jìn)行電源隔離以及狀態(tài)控制處理，對該差分時(shí)鐘或者后端時(shí)鐘進(jìn)行使能控制；
[0026]該后端差分信號處理單元用于對從該P(yáng)CIE總線線纜接收的高速差分信號進(jìn)行預(yù)加重/去加重、調(diào)幅以及均衡處理；
[0027]該總線協(xié)議處理單元用于實(shí)現(xiàn)從PCIE總線到PCI總線的協(xié)議轉(zhuǎn)換。
[0028]所述裝置進(jìn)一步包括:
[0029]該CPCI總線底板通過CPCI系統(tǒng)插槽連接該總線協(xié)議轉(zhuǎn)換模塊；
[0030]該CPCI總線底板通過CPCI總線插槽連接該被測CPCI模塊；
[0031]該CPCI總線底板通過CPCI電源插槽連接CPCI電源模塊，該CPCI電源模塊接收外部直流穩(wěn)壓電源。
[0032]該總線協(xié)議轉(zhuǎn)換模塊進(jìn)一步包括共享內(nèi)存與配置寄存器，該共享內(nèi)存與配置寄存器均與該總線協(xié)議處理單元連接，該共享內(nèi)存用于作為緩存單元。
[0033]所述裝置還包括一全加固機(jī)箱，用于容置該CPCI總線底板、該被測CPCI模塊與該總線協(xié)議轉(zhuǎn)換模塊。
[0034]該CPCI總線底板還具有一接口面板接口，用于與接口面板模塊連接，以提供電源輸入接口和控制信號輸入輸出接口。
[0035]該CPCI總線底板具備N個(gè)CPCI總線插槽以連接N個(gè)被測CPCI模塊，N = 1,2,3,4，5，6，7。
[0036]該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊通過PCIE總線接口與該主板連接。
[0037]本發(fā)明提高了在測試環(huán)境中CPCI模塊獨(dú)立測試裝置對環(huán)境的適應(yīng)度。更進(jìn)一步的，提高了可擴(kuò)展性、降低了成本，使試驗(yàn)環(huán)境的搭建更加簡單。

【專利附圖】

【附圖說明】
[0038]圖1所示為傳統(tǒng)的CPCI模塊測試設(shè)備的結(jié)構(gòu)示意圖。
[0039]圖2所示為本發(fā)明的脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置的結(jié)構(gòu)示意圖。
[0040]圖3所示為本發(fā)明的脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0041]如圖2所示為本發(fā)明的脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置的結(jié)構(gòu)示意圖。
[0042]在【背景技術(shù)】中，CPCI模塊測試設(shè)備必須使用CPCI主板，而本發(fā)明的CPCI模塊獨(dú)立測試裝置利用調(diào)試主機(jī)100中的主板代替該CPCI主板，而將CPCI總線底板設(shè)置在脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置200中，從而實(shí)現(xiàn)了 CPCI主板與CPCI模塊的分離。調(diào)試主機(jī)100與CPCI模塊獨(dú)立測試裝置200之間通過PCI Express總線線纜2 (簡稱PCIE總線線纜)連接。由調(diào)試主機(jī)100發(fā)出測試信號，該測試信號包括差分時(shí)鐘、輔助信號和差分信號。
[0043]本發(fā)明還在該調(diào)試主機(jī)100中增設(shè)PCI Express總線內(nèi)外轉(zhuǎn)換模塊I (簡稱PCIE總線內(nèi)外轉(zhuǎn)換模塊)，該測試信號經(jīng)過該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊I轉(zhuǎn)換為適宜該P(yáng)CIE總線線纜傳輸?shù)男盘柡?，?jīng)由該P(yáng)CIE總線線纜2發(fā)送至CPCI模塊獨(dú)立測試裝置200。
[0044]該CPCI模塊獨(dú)立測試裝置200進(jìn)一步包括CPCI總線底板4、總線協(xié)議轉(zhuǎn)換模塊3和被測CPCI模塊。被測CPCI模塊與該CPCI總線底板4連接。該總線協(xié)議轉(zhuǎn)換模塊3分別與該P(yáng)CIE總線線纜2以及該CPCI總線底板4連接，該總線協(xié)議轉(zhuǎn)換模塊3用于實(shí)現(xiàn)PCIE總線到PCI總線的協(xié)議轉(zhuǎn)換。
[0045]以下借助圖3，進(jìn)一步詳細(xì)介紹本發(fā)明的技術(shù)方案的詳細(xì)內(nèi)容。
[0046]本發(fā)明為了提高CPCI模塊獨(dú)立測試裝置200對環(huán)境的適應(yīng)度，將被測CPCI模塊設(shè)置于該脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置200中，將CPCI主板設(shè)置于CPCI模塊獨(dú)立測試裝置200之外，并由調(diào)試主機(jī)100自帶的主板實(shí)現(xiàn)CPCI主板的功能。同時(shí)，本發(fā)明能夠解決在調(diào)試主機(jī)100與CPCI模塊獨(dú)立測試裝置200之間的信號傳遞問題，以保證CPCI模塊獨(dú)立測試裝置200的正常測試。如此，則CPCI模塊獨(dú)立測試裝置200對環(huán)境的要求降低，即使置于惡劣測試環(huán)境下時(shí)，也可完成測試任務(wù)。
[0047]本發(fā)明的調(diào)試主機(jī)發(fā)出的測試信號可通過PCIE總線線纜2傳遞至CPCI模塊獨(dú)立測試裝置200中，使得測試信號可正常的應(yīng)用于CPCI模塊獨(dú)立測試裝置200，實(shí)現(xiàn)測試過程。
[0048]圖3中PCIE總線內(nèi)外轉(zhuǎn)換模塊I連接至調(diào)試主機(jī)100的PCI Express總線接口(簡稱PCIE總線接口 )。PCIE總線內(nèi)外轉(zhuǎn)換模塊I進(jìn)一步包括前端差分時(shí)鐘處理單元8、前端輔助信號控制單元9和前端差分信號處理單元10。
[0049]前端差分時(shí)鐘處理單元8用于從PCIE總線接口中接收該測試信號中的差分時(shí)鐘，并對差分時(shí)鐘進(jìn)行使能控制以及信號完整性優(yōu)化。在另一實(shí)施例中，前端差分時(shí)鐘處理單元8也可以不使用調(diào)試主機(jī)100提供的該差分時(shí)鐘，而是自身產(chǎn)生一前端時(shí)鐘，此時(shí)必須對調(diào)試主機(jī)提供的差分時(shí)鐘進(jìn)行有效端接處理。該有效端接處理可以具體采用一接地處理。
[0050]前端輔助信號控制單元9用于對輔助信號進(jìn)行電源隔離以及狀態(tài)控制處理，對差分時(shí)鐘或前端時(shí)鐘進(jìn)行使能控制。
[0051]前端差分信號處理單元10用于實(shí)現(xiàn)對高速差分信號的預(yù)加重/去加重、調(diào)幅、均衡處理，以確保信號在PCIE總線線纜2上的可靠傳輸。
[0052]相對應(yīng)的，PCIE總線線纜2提供差分時(shí)鐘傳輸通道、輔助信號傳輸通道和差分信號傳輸通道。
[0053]該前端差分時(shí)鐘處理單元8、該前端輔助信號控制單元9以及該前端差分信號處理單元10均分別與該P(yáng)CIE總線線纜2連接。該前端差分時(shí)鐘處理單元8連接該差分時(shí)鐘傳輸通道，以傳遞差分時(shí)鐘。該前端輔助信號控制單元9連接該輔助信號傳輸通道，以傳遞該輔助信號。該前端差分信號處理單元10連接該差分信號傳輸通道，以傳遞該差分信號。
[0054]PCIE總線線纜2用于連接PCIE總線內(nèi)外轉(zhuǎn)換模塊I和總線協(xié)議轉(zhuǎn)換模塊3，其長度不能太長，其長度受限于總線協(xié)議轉(zhuǎn)換模塊I可接受的信號傳輸質(zhì)量。
[0055]總線協(xié)議轉(zhuǎn)換模塊3用于實(shí)現(xiàn)PCI Express總線到PCI總線的協(xié)議轉(zhuǎn)換?？偩€協(xié)議轉(zhuǎn)換模塊3包括后端差分時(shí)鐘處理單元11、后端輔助信號控制單元12、后端差分信號處理單元13、總線協(xié)議處理單元14、共享內(nèi)存15和配置寄存器16。后端差分時(shí)鐘處理單元
11、后端輔助信號控制單元12、后端差分信號處理單元13、共享內(nèi)存15和配置寄存器16均分別與總線協(xié)議處理單元14連接。
[0056]后端差分時(shí)鐘處理單元11從PCIE總線線纜2接收差分時(shí)鐘或前端時(shí)鐘，經(jīng)過使能控制、信號完整性優(yōu)化后提供給總線協(xié)議處理單元14。在另一實(shí)施例中，后端差分時(shí)鐘處理單元11也可以不使用PCIE總線線纜2所傳輸?shù)牟罘謺r(shí)鐘或前端時(shí)鐘，而是使用自身產(chǎn)生一后端時(shí)鐘。此時(shí)必須對PCIE總線線纜2上的差分時(shí)鐘或前端時(shí)鐘進(jìn)行有效端接處理。該有效端接處理可以具體采用一接地處理。
[0057]后端輔助信號控制單元12用于對從PCIE總線線纜2接收的輔助信號實(shí)現(xiàn)電源隔離以及狀態(tài)控制處理，對該差分時(shí)鐘或者后端時(shí)鐘進(jìn)行使能控制。
[0058]后端差分信號處理單元13用于對從PCIE總線線纜2接收的高速差分信號進(jìn)行預(yù)加重/去加重、調(diào)幅、均衡處理，確保傳輸給總線協(xié)議處理單元的差分信號質(zhì)量可靠。
[0059]總線協(xié)議處理單元14負(fù)責(zé)實(shí)現(xiàn)從PCIE總線到PCI總線的協(xié)議轉(zhuǎn)換?？偩€協(xié)議處理單元14具體用于實(shí)現(xiàn)命令解析轉(zhuǎn)換、配置寄存器管理、數(shù)據(jù)提取封裝、地址解析映射、DMA傳輸控制、復(fù)位鏈路控制、中斷處理、錯(cuò)誤報(bào)告處理、電源管理控制和測試鏈路管理。
[0060]共享內(nèi)存15作為命令和/或數(shù)據(jù)的緩存單元，解決跨時(shí)鐘域問題。
[0061]CPCI總線底板4具有至少一個(gè)CPCI系統(tǒng)插槽17、CPCI電源插槽18、接口面板插口 19和若干個(gè)CPCI總線插槽。
[0062]CPCI總線底板4通過CPCI系統(tǒng)插槽17連接總線協(xié)議轉(zhuǎn)換模塊3，通過CPCI電源插槽18連接CPCI電源模塊5，通過接口面板插口 19連接接口面板模塊6，通過每個(gè)CPCI總線插槽20連接一被測CPCI模塊。
[0063]每個(gè)系統(tǒng)插槽17可最多控制7個(gè)CPCI總線插槽20，即，每個(gè)CPCI總線底板4可最多連接7個(gè)被測CPCI模塊。
[0064]接口面板模塊6提供外部直流穩(wěn)壓電源輸出和控制信號輸入輸出接口。
[0065]CPCI電源模塊5根據(jù)接收到的外部直流穩(wěn)壓電源，為CPCI總線底板4、總線協(xié)議轉(zhuǎn)換模塊3和被測CPCI模塊提供工作電壓，其帶載能力可根據(jù)實(shí)際需求合理選擇。
[0066]CPCI模塊獨(dú)立測試裝置200可設(shè)置在一全加固機(jī)箱中，該全加固機(jī)箱可保證CPCI總線底板4與所連接的各個(gè)模塊的相對位置固定，并提供良好的散熱性能和抗振動性能。
[0067]更進(jìn)一步的，PCIE總線內(nèi)外轉(zhuǎn)換模塊I中，前端差分時(shí)鐘處理單元8與調(diào)試主機(jī)PCI Express總線接口雙向連接，前端差分時(shí)鐘處理單元8與PCIE總線線纜2雙向連接，前端輔助信號控制單元9與調(diào)試主機(jī)PCI Express總線接口雙向連接，前端輔助信號控制單元9與PCIE總線線纜2雙向連接，前端差分信號處理單元10與調(diào)試主機(jī)PCI Express總線接口雙向連接，前端差分信號處理單元10與PCIE總線線纜2雙向連接，前端差分時(shí)鐘處理單元8與前端輔助信號控制單元9雙向連接，前端輔助信號控制單元9與前端差分信號處理單元10雙向連接。總線協(xié)議轉(zhuǎn)換模塊3中，后端差分時(shí)鐘處理單元11與PCIE總線線纜2雙向連接，后端輔助信號控制單元12與PCIE總線線纜2雙向連接，后端差分信號處理單元13與PCIE總線線纜2雙向連接，總線協(xié)議處理單元14與CPCI總線底板4中CPCI系統(tǒng)插槽17雙向連接，后端差分時(shí)鐘處理單元11與后端輔助信號控制單元12雙向連接，后端差分時(shí)鐘處理單元11與總線協(xié)議處理單元14雙向連接，后端輔助信號控制單元12與后端差分信號處理單元13雙向連接，后端輔助信號控制單元12與總線協(xié)議處理單元14雙向連接，后端差分信號處理單元13與總線協(xié)議處理單元14雙向連接，總線協(xié)議處理單元14與共享內(nèi)存15雙向連接，總線協(xié)議處理單元14與配置寄存器16雙向連接。CPCI總線底板4中，CPCI電源插槽18與CPCI電源模塊5雙向連接，接口面板接口 19與接口面板模塊6雙向連接，CPCI總線插槽20與被測CPCI模塊雙向連接。PCIE總線內(nèi)外轉(zhuǎn)換模塊I與調(diào)試主機(jī)PCI Express總線接口通信。PCIE總線內(nèi)外轉(zhuǎn)換模塊I與總線協(xié)議轉(zhuǎn)換模塊3通過PCIE總線線纜2通信?？偩€協(xié)議轉(zhuǎn)換模塊3與CPCI電源模塊5、接口面板模塊6、被測CPCI模塊通過CPCI總線底板4通信。
[0068]以上為CPCI模塊獨(dú)立測試裝置200的結(jié)構(gòu)說明，以下對測試過程進(jìn)行說明。
[0069]測試前，PCIE總線內(nèi)外轉(zhuǎn)換模塊I安裝到調(diào)試主機(jī)100的PCIE總線接口上。PCIE總線內(nèi)外轉(zhuǎn)換模塊I與總線協(xié)議轉(zhuǎn)換模塊3通過PCIE總線線纜2緊固連接。
[0070]總線協(xié)議轉(zhuǎn)換模塊3、CPCI電源模塊5、接口面板模塊6和被測CPCI模塊通過CPCI總線底板4緊固連接。直流穩(wěn)壓電源通過接口面板模塊6的電源接口給CPCI電源模塊5供電。直流穩(wěn)壓電源和調(diào)試主機(jī)100置于測試環(huán)境外，不受測試環(huán)境影響。
[0071]測試開始后，CPCI模塊獨(dú)立測試裝置200先加電，調(diào)試主機(jī)100后加電，以確保PCIE鏈路正常建立。PCIE總線內(nèi)外轉(zhuǎn)換模塊I中，前端輔助信號控制單元9根據(jù)鏈路狀態(tài)決定是否對差分時(shí)鐘信號或前端時(shí)鐘進(jìn)行使能，即，當(dāng)前端輔助信號控制單元9判斷鏈路已經(jīng)建立后，對差分時(shí)鐘信號或前端時(shí)鐘進(jìn)行使能。
[0072]前端差分時(shí)鐘處理單元8負(fù)責(zé)對差分時(shí)鐘信號進(jìn)行信號完整性優(yōu)化。前端差分信號處理單元10負(fù)責(zé)對高速差分信號進(jìn)行預(yù)加重/去加重、調(diào)幅、均衡處理，控制處理后的差分時(shí)鐘信號、輔助信號和高速差分信號通過PCIE總線線纜2與總線協(xié)議轉(zhuǎn)換模塊3進(jìn)行交互。
[0073]總線協(xié)議轉(zhuǎn)換模塊3中，后端輔助信號控制單元11根據(jù)鏈路狀態(tài)決定是否對差分時(shí)鐘信號進(jìn)行使能，即，當(dāng)后端輔助信號控制單元11判斷鏈路已經(jīng)建立后，對差分時(shí)鐘信號或后端時(shí)鐘進(jìn)行使能。
[0074]后端差分時(shí)鐘處理單元12負(fù)責(zé)對差分時(shí)鐘信號進(jìn)行信號完整性優(yōu)化。后端差分信號處理單元13負(fù)責(zé)對高速差分信號進(jìn)行預(yù)加重/去加重、調(diào)幅、均衡處理?？刂铺幚砗蟮牟罘謺r(shí)鐘信號、輔助信號和高速差分信號與總線協(xié)議處理單元14進(jìn)行交互，總線協(xié)議處理單元14負(fù)責(zé)對PCIE總線協(xié)議和PCI總線協(xié)議進(jìn)行轉(zhuǎn)換處理，包括命令解析轉(zhuǎn)換、數(shù)據(jù)提取封裝、地址解析映射、DMA傳輸控制、復(fù)位鏈路控制、中斷處理、錯(cuò)誤報(bào)告處理、電源管理控制和測試鏈路管理。總線協(xié)議處理單元14利用處理后的時(shí)序邏輯與被測CPCI模塊交互。
[0075]在本發(fā)明中，一臺脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置200可最多插裝7個(gè)被測CPCI模塊，占用調(diào)試主機(jī)的一個(gè)PCI Express總線接口，并通過PCIExpress總線接口與主板連接，當(dāng)選用的調(diào)試主機(jī)有多個(gè)PCI Express總線接口時(shí),可連接多臺脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置200，故而本發(fā)明具備較好的擴(kuò)展性。
[0076]跟傳統(tǒng)的CPCI模塊測試設(shè)備相比較，脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置200利用調(diào)試主機(jī)100自身的主板作為CPCI主板，使得CPCI模塊獨(dú)立測試裝置200無需設(shè)置CPCI主板，進(jìn)而提高了對環(huán)境的適應(yīng)性，同時(shí)，由于不再單獨(dú)設(shè)置CPCI主板也降低了成本。
[0077]另外，測試時(shí)，所需要的外設(shè)與調(diào)試主機(jī)數(shù)量有關(guān)，一臺調(diào)試主機(jī)僅需一套外設(shè)，但是，一臺調(diào)試主機(jī)100可以連接多臺脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置200，S卩，多臺脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置200可僅對應(yīng)一套外設(shè)，故而大幅降低了對外設(shè)的數(shù)量需求，測試成本低。同時(shí)，每臺脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置200所需要連接的線纜僅有電源線和PCIE線纜2，連線簡單，便于試驗(yàn)環(huán)境搭建。
[0078]以上僅為對本發(fā)明的技術(shù)方案的說明，并非用于限制本發(fā)明的技術(shù)方案，任何所屬【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，所作的更動與修改，均包含在本案的范圍內(nèi)。
【權(quán)利要求】
1.一種脫離于主機(jī)的CPCI模塊獨(dú)立測試裝置，其特征在于， 該裝置通過PCIE總線線纜與調(diào)試主機(jī)連接，該調(diào)試主機(jī)發(fā)出測試信號，該測試信號包括差分時(shí)鐘、輔助信號和差分信號，該調(diào)試主機(jī)中設(shè)置有主板和PCIE總線內(nèi)外轉(zhuǎn)換模塊，該測試信號經(jīng)過該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊轉(zhuǎn)換為適宜該P(yáng)CIE總線線纜傳輸?shù)男盘?，?jīng)由該P(yáng)CIE總線線纜發(fā)送至該裝置； 該裝置進(jìn)一步包括: CPCI總線底板； 被測CPCI模塊，與該CPCI總線底板連接； 總線協(xié)議轉(zhuǎn)換模塊，分別與該P(yáng)CIE總線線纜以及該CPCI總線底板連接，該總線協(xié)議轉(zhuǎn)換模塊用于實(shí)現(xiàn)PCIE總線到PCI總線的協(xié)議轉(zhuǎn)換。
2.如權(quán)利要求1所述的裝置，其特征在于，該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊連接至該調(diào)試主機(jī)的PCIE總線接口，該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊進(jìn)一步包括: 前端差分時(shí)鐘處理單元，用于對差分時(shí)鐘進(jìn)行使能控制以及信號完整性優(yōu)化； 前端輔助信號控制單元，用于對差分時(shí)鐘進(jìn)行使能控制，對輔助信號進(jìn)行電源隔離以及狀態(tài)控制處理； 前端差分信號處理單元，用于對高速差分信號進(jìn)行預(yù)加重/去加重、調(diào)幅以及均衡處 理； 該前端差分時(shí)鐘處理單元、該前端輔助信號控制單元以及該前端差分信號處理單元均分別與該P(yáng)CIE總線線纜連接。
3.如權(quán)利要求1所述的裝置，其特征在于，該P(yáng)CIE總線線纜包括差分時(shí)鐘傳輸通道、輔助信號傳輸通道和差分信號傳輸通道。
4.如權(quán)利要求1所述的裝置，其特征在于，該總線協(xié)議轉(zhuǎn)換模塊進(jìn)一步包括:后端差分時(shí)鐘處理單元、后端輔助信號控制單元、后端差分信號處理單元和總線協(xié)議處理單元，該后端差分時(shí)鐘處理單元、后端輔助信號控制單元與后端差分信號處理單元均分別與總線協(xié)議處理單元連接； 該后端差分時(shí)鐘處理單元從該P(yáng)CIE總線線纜接收該差分時(shí)鐘，或者，產(chǎn)生一后端時(shí)鐘，經(jīng)過使能控制以及信號完整性優(yōu)化后，提供給該總線協(xié)議處理單元； 該后端輔助信號控制單元用于對從該P(yáng)CIE總線線纜接收的輔助信號進(jìn)行電源隔離以及狀態(tài)控制處理，對該差分時(shí)鐘或者后端時(shí)鐘進(jìn)行使能控制； 該后端差分信號處理單元用于對從該P(yáng)CIE總線線纜接收的高速差分信號進(jìn)行預(yù)加重/去加重、調(diào)幅以及均衡處理； 該總線協(xié)議處理單元用于實(shí)現(xiàn)從PCIE總線到PCI總線的協(xié)議轉(zhuǎn)換。
5.如權(quán)利要求1所述的裝置，其特征在于，該裝置進(jìn)一步包括: 該CPCI總線底板通過CPCI系統(tǒng)插槽連接該總線協(xié)議轉(zhuǎn)換模塊； 該CPCI總線底板通過CPCI總線插槽連接該被測CPCI模塊； 該CPCI總線底板通過CPCI電源插槽連接CPCI電源模塊，該CPCI電源模塊接收外部直流穩(wěn)壓電源。
6.如權(quán)利要求4所述的裝置，其特征在于，該總線協(xié)議轉(zhuǎn)換模塊進(jìn)一步包括共享內(nèi)存與配置寄存器，該共享內(nèi)存與配置寄存器均與該總線協(xié)議處理單元連接，該共享內(nèi)存用于作為緩存單元。
7.如權(quán)利要求1所述的裝置，其特征在于，該裝置還包括一全加固機(jī)箱，用于容置該CPCI總線底板、該被測CPCI模塊與該總線協(xié)議轉(zhuǎn)換模塊。
8.如權(quán)利要求5所述的裝置，其特征在于，該CPCI總線底板還具有一接口面板接口，用于與接口面板模塊連接，以提供電源輸入接口和控制信號輸入輸出接口。
9.如權(quán)利要求5所述的裝置，其特征在于，該CPCI總線底板具備N個(gè)CPCI總線插槽以連接 N 個(gè)被測 CPCI 模塊，N = 1，2，3，4，5，6，7。
10.如權(quán)利要求1所述的裝置，其特征在于，該P(yáng)CIE總線內(nèi)外轉(zhuǎn)換模塊通過PCIE總線接口與該主板連接。
【文檔編號】G06F11/22GK104077200SQ201410301194
【公開日】2014年10月1日 申請日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】李興龍, 姚智慧, 王呂大 申請人:北京計(jì)算機(jī)技術(shù)及應(yīng)用研究所, 北京航天愛威電子技術(shù)有限公司