可配置可擴(kuò)展的流水線乘累加器的制造方法
【專利摘要】本發(fā)明公開了一種可配置可擴(kuò)展的流水線乘累加器，屬于集成電路設(shè)計(jì)領(lǐng)域，該可配置可擴(kuò)展的流水線乘累加器在結(jié)構(gòu)設(shè)計(jì)中增加控制選擇器，從而能夠使得該可配置可擴(kuò)展的流水線乘累加器能根據(jù)用戶的應(yīng)用要求，通過采取不同的配置方式實(shí)現(xiàn)乘、乘加、乘累加等運(yùn)算功能，從而實(shí)現(xiàn)不同位寬的運(yùn)算功能；同時，在結(jié)構(gòu)設(shè)計(jì)中增加多個寄存器，實(shí)現(xiàn)了內(nèi)部級聯(lián)和流水結(jié)構(gòu)，在整個的設(shè)計(jì)結(jié)構(gòu)中采用反饋信號的電性連接，能夠?qū)崿F(xiàn)多個可配置可擴(kuò)展的流水線乘累加器進(jìn)行級聯(lián)，從而實(shí)現(xiàn)高效的并行累加運(yùn)算，能夠滿足大容量數(shù)據(jù)、高速信號處理的應(yīng)用需求；同時，該結(jié)構(gòu)設(shè)計(jì)緊湊，運(yùn)算速度和效率大大提高，并且擴(kuò)展靈活，實(shí)現(xiàn)用戶可配置。
【專利說明】可配置可擴(kuò)展的流水線乘累加器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種乘累加器，尤其涉及一種可配置可擴(kuò)展的流水線乘累加器。

【背景技術(shù)】
[0002] 數(shù)字信號處理是將信號以數(shù)字方式表示并處理的理論和技術(shù)，其作為當(dāng)今社會極 為重要的技術(shù)手段被廣泛應(yīng)用于各類工程【技術(shù)領(lǐng)域】。近年來，隨著科學(xué)技術(shù)的發(fā)展，其又稱 為人工智能等新興學(xué)科的理論基礎(chǔ)之一，其重要性及應(yīng)用的廣泛性不言而喻。
[0003] 在系統(tǒng)應(yīng)用中，幾乎所有復(fù)雜算法的實(shí)現(xiàn)都離不開乘累加運(yùn)算單元，如FIR、FFT、 上下變頻等算法均可利用乘累加運(yùn)算單元來實(shí)現(xiàn)。在可編程邏輯器件中，利用乘累加運(yùn)算 單元來實(shí)現(xiàn)復(fù)雜的數(shù)字信號處理，在器件中乘累加運(yùn)算單元的速度、功耗、位寬等性能決定 了對數(shù)字信號的處理能力，是可編程邏輯器件中最基本、最核心的功能模塊之一。
[0004] 然而，現(xiàn)有技術(shù)中的乘累加器通常不能實(shí)現(xiàn)不同位寬的運(yùn)算功能，即使現(xiàn)有的某 些乘累加器能夠?qū)崿F(xiàn)不同位寬的運(yùn)算，這些乘累加器結(jié)構(gòu)設(shè)計(jì)也較為復(fù)雜，且運(yùn)算速度和 效率較低，從而不能滿足運(yùn)算的實(shí)時性需求。


【發(fā)明內(nèi)容】

[0005] 針對上述存在的問題，本發(fā)明提供一種可配置可擴(kuò)展的流水線乘累加器，以克服 現(xiàn)有技術(shù)中的乘累加器結(jié)構(gòu)設(shè)計(jì)較為復(fù)雜導(dǎo)致成本較大的問題，也克服現(xiàn)有技術(shù)中的乘累 加器運(yùn)算速度和效率較低的問題，從而在保證實(shí)現(xiàn)不同位寬的運(yùn)算功能的基礎(chǔ)上，實(shí)現(xiàn)乘、 乘加、乘累加等運(yùn)算功能，同時結(jié)構(gòu)緊湊，擴(kuò)展靈活，實(shí)現(xiàn)用戶可配置，并且運(yùn)算速度和效率 也大大提尚。
[0006] 為了實(shí)現(xiàn)上述目的，本發(fā)明采取的技術(shù)方案為：
[0007] -種可配置可擴(kuò)展的流水線乘累加器，其中，包括：
[0008] 多個輸入寄存器，其配置為寄存輸入的數(shù)據(jù)；
[0009] 乘法器，其配置為對多個所述寄存器中的數(shù)據(jù)進(jìn)行乘法操作；
[0010] 多個部分積寄存器，其配置為寄存所述乘法器的輸出數(shù)據(jù)；
[0011] 多個多路復(fù)用選擇器，其配置為選擇其輸入的一數(shù)據(jù)作為其輸出；
[0012] 控制選擇器，其配置為控制選擇所述多個多路復(fù)用選擇器中的一個；
[0013] 加法器，其配置為對所述多個多路復(fù)用選擇器的輸出進(jìn)行加法操作；
[0014] 多個輸出寄存器，其配置為寄存所述加法操作后的輸出數(shù)據(jù)。
[0015] 上述的一種可配置可擴(kuò)展的流水線乘累加器，其中，所述多個輸入寄存器為四個 輸入寄存器，第一輸入寄存器、第二輸入寄存器和第四輸入寄存器的輸入端分別與第一數(shù) 字輸入端、第二數(shù)字輸入端和第三數(shù)字輸入端電性連接，第三輸入寄存器的輸入端與進(jìn)位 輸入端電性連接。
[0016] 上述的一種可配置可擴(kuò)展的流水線乘累加器，其中，所述乘法器為一個乘法器，且 所述乘法器的輸入端與所述第一輸入寄存器和所述第二輸入寄存器的輸出端電性連接。
[0017] 上述的一種可配置可擴(kuò)展的流水線乘累加器，其中，所述多個部分積寄存器為兩 個部分積寄存器，且第一部分積寄存器和第二部分積寄存器的輸入端均與所述乘法器的輸 出端電性連接。
[0018] 上述的一種可配置可擴(kuò)展的流水線乘累加器，其中，所述多個多路復(fù)用選擇器為 四個多路復(fù)用選擇器，第一多路復(fù)用選擇器的第一輸入端與所述第一部分積寄存器的輸出 端電性連接，第二多路復(fù)用選擇器的第一輸入端與所述第二部分積寄存器的輸出端電性連 接，第三多路復(fù)用選擇器的第一輸入端與所述第三輸入寄存器的輸出端電性連接，第四多 路復(fù)用選擇器的第一輸入端與所述第四輸入寄存器的輸出端電性連接，同時，所述第一多 路復(fù)用選擇器、所述第二多路復(fù)用選擇器、所述第三多路復(fù)用選擇器和所述第四多路復(fù)用 選擇器的第二輸入端均配置為"〇"輸入。
[0019] 上述的一種可配置可擴(kuò)展的流水線乘累加器，其中，所述控制選擇器為一個控制 選擇器，且所述控制選擇器的輸出端均連接于所述第一多路復(fù)用選擇器、所述第二多路復(fù) 用選擇器、所述第三多路復(fù)用選擇器和所述第四多路復(fù)用選擇器的控制端。
[0020] 上述的一種可配置可擴(kuò)展的流水線乘累加器，其中，所述加法器為一個加法器，且 所述加法器的四個輸入端分別與所述第一多路復(fù)用選擇器、所述第二多路復(fù)用選擇器、所 述第三多路復(fù)用選擇器和所述第四多路復(fù)用選擇器的輸出端電性連接。
[0021] 上述的一種可配置可擴(kuò)展的流水線乘累加器，其中，所述多個輸出寄存器為兩個 輸出寄存器，第一輸出寄存器的輸入端與所述加法器的進(jìn)位輸出端電性連接，第二輸出寄 存器的輸入端與所述加法器的結(jié)果輸出端電性連接，所述第一輸出寄存器的輸出端還電性 連接于所述第三多路復(fù)用選擇器的第三輸入端，所述第二輸出寄存器的輸出端還電性連接 于所述第四多路復(fù)用選擇器的第三輸入端。
[0022] 上述技術(shù)方案具有如下優(yōu)點(diǎn)或者有益效果：
[0023] 本發(fā)明提供的一種可配置可擴(kuò)展的流水線乘累加器，在結(jié)構(gòu)設(shè)計(jì)中增加控制選擇 器，從而能夠使得該可配置可擴(kuò)展的流水線乘累加器能根據(jù)用戶的應(yīng)用要求，通過采取不 同的配置方式實(shí)現(xiàn)乘、乘加、乘累加等運(yùn)算功能，從而實(shí)現(xiàn)不同位寬的運(yùn)算功能；同時，在結(jié) 構(gòu)設(shè)計(jì)中增加多個寄存器，實(shí)現(xiàn)了內(nèi)部級聯(lián)和流水結(jié)構(gòu)，從而克服了現(xiàn)有技術(shù)中的乘累加 器運(yùn)算速度和效率較低的問題；另外，在整個的設(shè)計(jì)結(jié)構(gòu)中采用反饋信號的電性連接，能夠 實(shí)現(xiàn)多個可配置可擴(kuò)展的流水線乘累加器進(jìn)行級聯(lián)，從而實(shí)現(xiàn)高效的并行累加運(yùn)算，能夠 滿足大容量數(shù)據(jù)、高速信號處理的應(yīng)用需求；并且該結(jié)構(gòu)設(shè)計(jì)緊湊，從而克服了現(xiàn)有技術(shù)中 的乘累加器結(jié)構(gòu)設(shè)計(jì)較為復(fù)雜導(dǎo)致成本較大的問題；所以，本發(fā)明提供的可配置可擴(kuò)展的 流水線乘累加器一方面結(jié)構(gòu)設(shè)計(jì)較為緊湊，另一方面，運(yùn)算速度和效率大大提高，并且擴(kuò)展 靈活，實(shí)現(xiàn)用戶可配置。

【專利附圖】

【附圖說明】
[0024] 通過閱讀參照以下附圖對非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜 形和優(yōu)點(diǎn)將會變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比 例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。
[0025] 圖1為本發(fā)明實(shí)施例1提供的可配置可擴(kuò)展的流水線乘累加器的結(jié)構(gòu)設(shè)計(jì)圖；
[0026] 圖2為本發(fā)明實(shí)施例1提供的可配置可擴(kuò)展的流水線乘累加器的簡化示意圖；
[0027] 圖3為本發(fā)明實(shí)施例1提供的應(yīng)用可配置可擴(kuò)展的流水線乘累加器級聯(lián)后的結(jié)構(gòu) 示意圖。

【具體實(shí)施方式】
[0028] 下面結(jié)合附圖和具體的實(shí)施例對本發(fā)明作進(jìn)一步的說明，但是不作為本發(fā)明的限 定。
[0029] 實(shí)施例1 :
[0030] 圖1為本發(fā)明實(shí)施例1提供的可配置可擴(kuò)展的流水線乘累加器的結(jié)構(gòu)設(shè)計(jì)圖；如 圖所示，本發(fā)明實(shí)施例1提供的可配置可擴(kuò)展的流水線乘累加器包括：四個輸入寄存器，用 于寄存輸入的數(shù)據(jù)，其中，第一輸入寄存器Regll、第二輸入寄存器Regl2和第四輸入寄存 器Regl4的輸入端分別與第一數(shù)字輸入端D1、第二數(shù)字輸入端D2和第三數(shù)字輸入端D3電 性連接，第三輸入寄存器Regl3的輸入端與進(jìn)位輸入端CARRYIN電性連接；
[0031] -個乘法器MULT，該乘法器MULT的輸入端與第一輸入寄存器Regll和第二輸入寄 存器Regl2的輸出端電性連接，該乘法器MULT用于對第一輸入寄存器Regll和第二輸入寄 存器Regl2中的數(shù)據(jù)進(jìn)行乘法操作；
[0032] 兩個部分積寄存器，第一部分積寄存器Reg21和第二部分積寄存器Reg22的輸入 端均與乘法器MULT的輸出端電性連接，該兩個部分積寄存器用于寄存乘法器的輸出數(shù)據(jù)；
[0033] 四個多路復(fù)用選擇器，第一多路復(fù)用選擇器MUX1的第一輸入端與第一部分積寄 存器Reg21的輸出端電性連接，第二多路復(fù)用選擇器MUX2的第一輸入端與第二部分積寄 存器Reg22的輸出端電性連接，第三多路復(fù)用選擇器MUX3的第一輸入端與第三輸入寄存 器Regl3的輸出端電性連接，第四多路復(fù)用選擇器MUX4的第一輸入端與第四輸入寄存器 Regl4的輸出端電性連接，同時，第一多路復(fù)用選擇器MUX1、第二多路復(fù)用選擇器MUX2、第 三多路復(fù)用選擇器MUX3和第四多路復(fù)用選擇器MUX4的第二輸入端均配置為"0"輸入，多 路復(fù)用選擇器的作用在于選擇其輸入端數(shù)據(jù)中的一個作為其輸出；
[0034] 一個控制選擇器SEL，控制選擇器SEL的輸出端均連接于第一多路復(fù)用選擇器 MUX1、第二多路復(fù)用選擇器MUX2、第三多路復(fù)用選擇器MUX3和第四多路復(fù)用選擇器MUX4的 控制端，用于控制選擇四個多路復(fù)用選擇器中的一個；
[0035] 一個加法器ADDER，加法器ADDER的四個輸入端分別與第一多路復(fù)用選擇器MUX1、 第二多路復(fù)用選擇器MUX2、第三多路復(fù)用選擇器MUX3和第四多路復(fù)用選擇器MUX4的輸出 端電性連接，用于進(jìn)行加法操作；
[0036] 兩個輸出寄存器，用于寄存加法操作后的數(shù)據(jù)，其中，第一輸出寄存器Reg31的輸 入端與加法器ADDER的進(jìn)位輸出端CARRYOUT電性連接，第二輸出寄存器Reg32的輸入端與 加法器ADDER的結(jié)果輸出端Q電性連接，第一輸出寄存器Reg31的輸出端還電性連接于第 三多路復(fù)用選擇器MUX3的第三輸入端，第二輸出寄存器Reg32的輸出端還電性連接于第四 多路復(fù)用選擇器MUX4的第三輸入端。
[0037] 該可配置可擴(kuò)展的流水線乘累加器可根據(jù)應(yīng)用需求，可實(shí)現(xiàn)不同位寬的運(yùn)算功 能，如：D1位寬為"X"、D2位寬為"Y"、D3位寬為"X+Y"，輸出結(jié)果Q位寬為"Z"，且Z蘭X+Y， 可實(shí)現(xiàn)"X"位寬與"Y"位寬乘的結(jié)構(gòu)，得到"Z"位寬的輸出結(jié)果。
[0038] 該可配置可擴(kuò)展的流水線乘累加器的結(jié)構(gòu)中含有輸入寄存器、部分積寄存器、輸 出寄存器，可實(shí)現(xiàn)三級的流水，能提高運(yùn)算速度和效率。
[0039] 該可配置可擴(kuò)展的流水線乘累加器由用戶配置選擇不同的SEL值，可實(shí)現(xiàn)靈活的 運(yùn)算功能，用戶配置SEL值及實(shí)現(xiàn)的運(yùn)算功能如下表所示。
[0040]

【權(quán)利要求】
1. 一種可配置可擴(kuò)展的流水線乘累加器，其特征在于，包括： 多個輸入寄存器，其配置為寄存輸入的數(shù)據(jù)； 乘法器，其配置為對多個所述寄存器中的數(shù)據(jù)進(jìn)行乘法操作； 多個部分積寄存器，其配置為寄存所述乘法器的輸出數(shù)據(jù)； 多個多路復(fù)用選擇器，其配置為選擇其輸入的一數(shù)據(jù)作為其輸出； 控制選擇器，其配置為控制選擇所述多個多路復(fù)用選擇器中的一個； 加法器，其配置為對所述多個多路復(fù)用選擇器的輸出進(jìn)行加法操作； 多個輸出寄存器，其配置為寄存所述加法操作后的輸出數(shù)據(jù)。
2. 如權(quán)利要求1所述的一種可配置可擴(kuò)展的流水線乘累加器，其特征在于，所述多個 輸入寄存器為四個輸入寄存器，第一輸入寄存器、第二輸入寄存器和第四輸入寄存器的輸 入端分別與第一數(shù)字輸入端、第二數(shù)字輸入端和第三數(shù)字輸入端電性連接，第三輸入寄存 器的輸入端與進(jìn)位輸入端電性連接。
3. 如權(quán)利要求2所述的一種可配置可擴(kuò)展的流水線乘累加器，其特征在于，所述乘法 器為一個乘法器，且所述乘法器的輸入端與所述第一輸入寄存器和所述第二輸入寄存器的 輸出端電性連接。
4. 如權(quán)利要求3所述的一種可配置可擴(kuò)展的流水線乘累加器，其特征在于，所述多個 部分積寄存器為兩個部分積寄存器，且第一部分積寄存器和第二部分積寄存器的輸入端均 與所述乘法器的輸出端電性連接。
5. 如權(quán)利要求4所述的一種可配置可擴(kuò)展的流水線乘累加器，其特征在于，所述多個 多路復(fù)用選擇器為四個多路復(fù)用選擇器，第一多路復(fù)用選擇器的第一輸入端與所述第一部 分積寄存器的輸出端電性連接，第二多路復(fù)用選擇器的第一輸入端與所述第二部分積寄存 器的輸出端電性連接，第三多路復(fù)用選擇器的第一輸入端與所述第三輸入寄存器的輸出端 電性連接，第四多路復(fù)用選擇器的第一輸入端與所述第四輸入寄存器的輸出端電性連接， 同時，所述第一多路復(fù)用選擇器、所述第二多路復(fù)用選擇器、所述第三多路復(fù)用選擇器和所 述第四多路復(fù)用選擇器的第二輸入端均配置為"〇"輸入。
6. 如權(quán)利要求5所述的一種可配置可擴(kuò)展的流水線乘累加器，其特征在于，所述控制 選擇器為一個控制選擇器，且所述控制選擇器的輸出端均連接于所述第一多路復(fù)用選擇 器、所述第二多路復(fù)用選擇器、所述第三多路復(fù)用選擇器和所述第四多路復(fù)用選擇器的控 制端。
7. 如權(quán)利要求6所述的一種可配置可擴(kuò)展的流水線乘累加器，其特征在于，所述加法 器為一個加法器，且所述加法器的四個輸入端分別與所述第一多路復(fù)用選擇器、所述第二 多路復(fù)用選擇器、所述第三多路復(fù)用選擇器和所述第四多路復(fù)用選擇器的輸出端電性連 接。
8. 如權(quán)利要求7所述的一種可配置可擴(kuò)展的流水線乘累加器，其特征在于，所述多個 輸出寄存器為兩個輸出寄存器，第一輸出寄存器的輸入端與所述加法器的進(jìn)位輸出端電性 連接，第二輸出寄存器的輸入端與所述加法器的結(jié)果輸出端電性連接，所述第一輸出寄存 器的輸出端還電性連接于所述第三多路復(fù)用選擇器的第三輸入端，所述第二輸出寄存器的 輸出端還電性連接于所述第四多路復(fù)用選擇器的第三輸入端。
【文檔編號】G06F7/533GK104102470SQ201410353740
【公開日】2014年10月15日 申請日期:2014年7月23日 優(yōu)先權(quán)日:2014年7月23日
【發(fā)明者】胡凱, 馮盛, 萬清, 閆華, 劉瑛 申請人:中國電子科技集團(tuán)公司第五十八研究所