一種擴展dds輸出信號頻率范圍的方法和系統(tǒng)的制作方法
【技術領域】
[0001] 本發(fā)明屬于信息傳輸與處理技術、信號發(fā)生器和設備全數字化領域，特別涉及了 一種擴展DDS輸出信號頻率范圍的方法和系統(tǒng)。
【背景技術】
[0002] 在信號發(fā)生器、設備全數字化等領域，系統(tǒng)產生信號的主要方法是直接數字頻率 合成技術（DDS)，即利用數字處理技術來構成一個輸出信號的波形，然后通過一個數模轉換 器來重構出一個正弦波或者所要求的信號波形。DDS技術能夠提供優(yōu)異的相位噪聲，頻率分 辨率高，這個主要受限于DDS相位累加器的長度。
[0003] 根據DDS的產生原理，DDS的主要缺點是輸出頻率范圍窄，僅為輸入時鐘頻率的一 半，當利用FPGA(Field-ProgrammableGateArray，現場可編程門陣列）+DAC(數模轉換） 技術產生DDS信號時，輸出頻率范圍受限于FPGA器件的工作時鐘，如Xilinx公司最新V7 系列FPGA的DDSIP核工作時鐘最快是550MHz，則輸出DDS信號的最高頻率僅為275MHz。 較窄的輸出頻率范圍不能滿足寬帶信號產生等場合的應用，從而在寬帶信號領域不能發(fā)揮 DDS技術低相噪、高分辨率且頻率可控制的優(yōu)勢。

【發(fā)明內容】

[0004] 為了解決上述【背景技術】提出的技術問題，本發(fā)明旨在提供一種擴展DDS輸出信號 頻率范圍的方法和系統(tǒng)，解決現有DDS技術產生信號頻率范圍受限與工作時鐘的問題，使 得輸出信號頻率范圍可達到工作時鐘的數倍。
[0005] 為了實現上述技術目的，本發(fā)明的技術方案為：
[0006] 一種擴展DDS輸出信號頻率范圍的方法，該方法利用N路并行的DDS輸出數據進 行頻率范圍擴展，將輸出信號頻率范圍擴展N倍，其中N取2的冪次方，包括以下步驟：
[0007] (1)將來自上位機的頻率控制指令譯碼為32位二進制頻率控制字，并根據該頻率 控制字的變化情況產生復位信號；
[0008] (2)根據頻率控制字和復位信號實時管理N路DDSIP核的初始相位的動態(tài)變化； [0009] (3)根據頻率控制字、復位信號以及初始相位，利用N路DDSIP核生成N路DDS數 據，并生成用來標識N路DDS數據之間相位關系的標志信號；
[0010] (4)根據標識信號對DDS數據重新排列組合，使得組合后DDS數據的相位連續(xù)；
[0011] (5)將DDS數據轉換成模擬數據輸出。
[0012] 一種擴展DDS輸出信號頻率范圍的系統(tǒng)，包括頻率控制字產生模塊、初相管理模 塊、數據產生模塊、數據后處理模塊和數模轉換模塊；
[0013] 所述頻率控制字產生模塊包括頻率控制數據接收單元、譯碼器和復位信號產生單 元；所述頻率控制數據接收單元接收上位機的指令，并根據通信協(xié)議解析出輸出頻率值； 所述譯碼器將該輸出頻率值譯碼為32位二進制的頻率控制字；所述復位信號產生單元根 據頻率控制字的變化產生復位信號，若本時鐘周期輸入的頻率控制字相較于前一周期輸入 的頻率控制字發(fā)生改變，則復位信號產生單元輸出的復位信號為1，否則輸出的復位信號為0 ；
[0014] 所述初相管理模塊根據頻率控制字產生模塊輸出的頻率控制字和復位信號產生N 路DDS數據各自的初始相位值，以N個時鐘周期作為初相管理模塊的一個初相管理階段，當 復位信號為1時，初相管理模塊采集此時的頻率控制字，并在該初相管理階段內輸出N路 DDS數據各自的初始相位值，相鄰兩個初相管理階段輸出的初始相位值是連續(xù)的；
[0015] 所述數據產生模塊包括N路DDSIP核運算單元和標志信號產生單元，所述N路 DDSIP核運算單元根據頻率控制字、復位信號和N路DDS數據各自的初始相位值生成N路 DDS數據，所述標志信號產生單元生成相位標志信號，用以標志N路DDS數據之間的相位關 系；
[0016] 所述數據后處理模塊包括格式轉換單元和相位排序單元，所述格式轉換單元將N 路DDS數據從補碼二進制格式轉換為偏移二進制格式；所述相位排序模塊根據前述相位標 志信號將轉碼后的N路相位不連續(xù)的DDS數據排列成相位連續(xù)的DDS數據；
[0017] 所述數模轉換模塊將DDS數據轉換為模擬信號輸出。
[0018] 其中，上述譯碼器的譯碼公式為，
[0019]
[0020] 上式中，A0為二進制頻率控制字所表示的十進制數值，^為輸出頻率值，^11;為 DDSIP核的工作時鐘。
[0021] 其中，上述復位信號產生單元包括時鐘同步的比較器和延時器，比較器包括輸入 端口A和輸入端口B，譯碼器生成的頻率控制字分別送入比較器的輸入端口A和延時器的輸 入端，延時器將頻率控制字延時一個時鐘周期后送入輸入端口B，比較器根據輸入端口A和 輸入端口B的值來輸出復位信號，當輸入端口A輸入的值等于輸入端口B輸入的值時，比較 器輸出的復位信號為〇,否則，比較器輸出的復位信號為1。
[0022] 其中，上述數據后處理模塊還包括并串轉換單元，所述并串轉換單元將相位排序 單元輸出的N路并行的DDS數據轉換為兩路串行數據并送給數模轉換模塊。
[0023] 其中，上述數模轉換模塊為AD9739。
[0024] 采用上述技術方案帶來的有益效果：
[0025] 本發(fā)明可以根據用戶需求實時改變輸出信號頻率范圍，并能利用數字域處理優(yōu)點 對DDS輸出幅頻曲線進行校正，在不改變系統(tǒng)硬件的條件下控制輸出信號的頻率范圍、幅 度特性。另外，本發(fā)明可以根據應用需求選擇頻率控制字的位數，位數越寬，則輸出信號的 頻率分辨率越高，系統(tǒng)引入的相位截斷誤差也會更低，滿足在寬帶雷達信號產生、射頻仿真 系統(tǒng)等方面的應用。本發(fā)明能將輸出信號頻率擴展為原來的N倍，且不影響輸出信號的信 躁指標，從而除了在寬帶雷達等領域的應用，還可以廣泛應用在寬帶信號處理、寬帶通信、 寬帶數模系統(tǒng)測試等領域。
【附圖說明】
[0026] 圖1是本發(fā)明的系統(tǒng)結構框圖；
[0027] 圖2是本發(fā)明的復位信號產生單元示意圖；
[0028] 圖3是本發(fā)明的初相管理模塊的示意圖；
[0029] 圖4是本發(fā)明產生DDS數據的仿真圖；
[0030] 圖5是本發(fā)明產生DDS數據的時序圖；
[0031] 圖6是本發(fā)明相位排序前后DDS數據的相位關系圖；
[0032] 圖7是本發(fā)明并串轉換時序圖。
【具體實施方式】
[0033] 以下將結合附圖，對本發(fā)明的技術方案進行詳細說明。
[0034] 本發(fā)明提供了一種擴展DDS輸出信號頻率范圍的方法，該方法利用N路并行的、窄 范圍的DDS輸出數據進行頻率范圍擴展，從而將輸出信號頻率范圍擴展為原來的N倍，其中 N取2的冪次方，包括以下步驟：
[0035] (1)將來自上位機的頻率控制指令譯碼為32位二進制頻率控制字，并根據該頻率 控制字的變化情況產生復位信號；
[0036] (2)根據頻率控制字和復位信號實時管理N路DDSIP核的初始相位的動態(tài)變化；
[0037] (3)根據頻率控制字、復位信號以及初始相位，利用N路DDSIP核生成N路DDS數 據，并生成用來標識N路DDS數據之間相位關系的標志信號；
[0038] (4)根據標識信號對DDS數據重新排列組合，使得組合后DDS數據的相位連續(xù)；
[0039] (5)將DDS數據轉換成模擬數據輸出。
[0040] 如圖1所示本發(fā)明的系統(tǒng)結構框圖，利用該系統(tǒng)來實現上述擴展DDS輸出信號頻 率范圍的方法。該系統(tǒng)由FPGA器件和數模轉換模塊組成，所述FPGA器件包括頻率控制字 產生模塊、初相管理模塊、數據產生模塊和數據后處理模塊。
[0041] 頻率控制字產生模塊，將來自上位機的頻率控制數據指令譯碼為32位二進制頻 率控制字送到初相管理模塊，并根據頻率控制字的變化情況產生復位信號rst_dds來控制 初相管理模塊和數據產生模塊。
[0042] 初相管理模塊，根據頻率控制字和復位信號來實時管理多路DDSIP核的初始相位 的動態(tài)變化。
[0043] 數據產生模塊，根據頻率控制字、復位信號和初始相位，利用DDSIP核生成DDS數 據，并根據相位關系生成標志信號write_flag供數據后處理模塊使用。
[0044] 數據后處理模塊，將補碼格式數據變換為數模轉換模塊所需要的偏移二進制格 式，然后根據write_flag信號表示的并行數據之間的相位關系對數據重新排列組合，使得 組合后數據的相位連續(xù)，最后將數據送到到數模轉換模塊輸出。
[0045] 數模轉換模塊，將FPGA產生的數字信號轉換為模擬信號輸出。
[0046] 下文對整個系統(tǒng)的工作過程進行詳細敘述，為了方便說明，下文以8倍（即N取8) 擴展DDS輸出信號頻率范圍作為說明。
[0047] 頻率控制字產生模塊，包括頻率控制數據接收單元、譯碼器和復位信號產生單 元。頻率控制數據接收單元接收上位機下發(fā)的指令，并根據JTAG/USB通信協(xié)議解析出輸 出頻率值。譯碼器將該輸出頻率值譯碼為32位二進制頻率控制字送到初相管理模塊，并 根據頻率控制字的變化情況產生復位信號rst_dds來控制初相管理模塊和數據產生模塊。 其中，譯碼器的譯碼公式為
，A 0為二進制頻率控制字b31b3(l…k所表示的十 進制數值，f；ut為接收到的輸出頻率值，f。11;為DDSIP核的工作時鐘，選擇頻率控制字為32 位，則輸出信號頻率分辨率為felk/232= 0. 559Hz。如圖2所示復位信號產生單元的示意圖， 包括一個時鐘同步的比較器和延時器，輸入的頻率控制字先經過比較器的輸入端口A，再經 過延時器送到初相管理模塊和數據產生模塊，同時，延時后的頻率控制字送到比較器的輸 入端口B，與下一個周期輸入的頻率控制字進行比較，如果A=B，則控制字不變，復位信號 rst_dds= 0,否則，頻率控制字輸入改變，開始下一個頻率的處理輸出，復位信號rst_dds =1〇
[0048] 初相管理模塊，根據頻率控制字和復位信號來實時管理多路DDS的初始相位的 動態(tài)變化，如圖3所示，包括時鐘同步的加法器、移位器、計數器和截斷單元。根據DDS原 理，當頻率控制字為A0時，產生DDS數據是相位間隔為A0的離散采樣數據。本發(fā) 明中采用8路并行技術實現頻率范圍擴展時，前8個時鐘周期，第一路輸出8個相位間 隔為A0、相位范圍是[0,7A0]的離散數據，第二路輸出8個相位間隔為A0、相位 范圍是[8A0，15A0]的離散數據，則第i路輸出8個相位間隔為A0、相位范圍是 [(8i_8) ?A0，（8i_l)A0]的離散數據，i=1，2,…，8;接下來的8個周期，第一路輸出 8個相位間隔為A0、相位范圍是[64A0，64A0+7A0]的離散數據，第i路輸出8個相 位間隔為A0、相位范圍是[64A0+(8i_8) ?A0，64A0+(8i_l