一種移動加密硬盤的制作方法
【專利摘要】本發(fā)明公開一種移動加密硬盤,屬于移動加密存儲領域，包括FPGA單元，MCU，串并轉換芯片，F(xiàn)lash單元，HDD/SSD，其特征是所述的串并轉換芯片至少有2個，負責USB信號轉為SATA信號之后進行SATA至PATA的串并轉換及FPGA接收PATA數據進行運算后再使用PATA接口將數據送出后進行PATA至SATA的并串轉換；本發(fā)明通過使用串并轉換芯片將串行數據轉為并行，F(xiàn)PGA接收并行數據并解析數據包，將并行數據送出，通過并串芯片將數據發(fā)送至硬盤，實現(xiàn)保障數據信息的完整、不受損壞、不被竊取的目的，滿足數據的存儲安全的需求。
【專利說明】一種移動加密硬盤

【技術領域】
[0001]本發(fā)明涉及一種硬盤，屬于移動加密存儲領域，具體地說是一種移動加密硬盤。

【背景技術】
[0002]我們用移動硬盤，是為了更方便的傳輸文件與存儲文件。移動硬盤具有體積小、容量大等優(yōu)點，在信息安全行業(yè)廣泛使用。而一般移動硬盤作為涉密數據和信息交換的重要載體，在信息方面存大極大的安全隱患:管理無序涉密移動硬盤未建立嚴格的登記、使用、銷毀制度，處理不管不問狀態(tài)；明密不分涉密移動硬盤中數據未采取分類管理，涉密與非密，甚至個人信息共存公私不分單位配分的和個人自購的移動硬盤介質混用，公私不分；用途不明具有娛樂功能的移動硬盤被用于存儲涉密信息，即娛樂又辦公；混插混用涉密移動硬盤在內網、外網和公眾網混插使用現(xiàn)象普遍。移動硬盤一旦出現(xiàn)上述情況，如果里面有重要的信息，將嚴重威脅到你的信息安全。所以，對移動硬盤進行加密是非常必要的。本發(fā)明提供一種移動加密硬盤，通過使用串并轉換芯片將串行數據轉為并行，F(xiàn)PGA接收并行數據并解析數據包，提取密鑰因子計算密鑰，同時對有效數據進行加/解密運算，之后將并行數據送出，最后通過并串芯片將數據發(fā)送至硬盤，最終實現(xiàn)保障數據信息的完整、不受損壞、不被竊取，滿足數據的存儲安全的需求。


【發(fā)明內容】

[0003]本發(fā)明針對現(xiàn)有技術存在的不足和問題，提供一種移動加密硬盤，提出的具體方案是:
一種移動加密硬盤，包括FPGA單元，MCU,串并轉換芯片，F(xiàn)lash單元，HDD/SSD，所述的串并轉換芯片至少有2個，負責USB信號轉為SATA信號之后進行SATA至PATA的串并轉換及FPGA接收PATA數據進行運算后再使用PATA接口將數據送出后進行PATA至SATA的并串轉換。
[0004]所述的FPGA單元包括PATA主/從接口，數據緩沖模塊，算法模塊，控制接口模塊。
[0005]所述的PATA主/從接口包括時鐘控制模塊、端口邏輯模塊、指令解析模塊、數據模塊、輸入輸出模塊和地址模塊。
[0006]所述的數據緩沖模塊包含緩沖控制邏輯模塊、算法緩沖模塊、校驗邏輯模塊和存儲邏輯模塊。
[0007]所述的算法模塊包含算法控制寄存模塊、算法控制模塊和算法引擎。
[0008]本發(fā)明的有益之處是:本發(fā)明設置串并轉換芯片使USB信號轉為SATA信號之后進行SATA至PATA的串并轉換及FPGA接收PATA數據進行運算后再使用PATA接口將數據送出后進行PATA至SATA的并串轉換，使FPGA接收并行數據并解析數據包，提取密鑰因子計算密鑰，同時對有效數據進行加/解密運算在移動硬盤中得以實現(xiàn)，其中FPGA單元內部一組PATA主/從接口、數據緩沖模塊、算法模塊和控制接口模塊，完成實現(xiàn)上述加密的過程，做到實時保障數據信息的完整、不受損壞、不被竊取，滿足數據的存儲安全的需求。

【專利附圖】

【附圖說明】
[0009]圖1為一種移動加密硬盤架構示意圖。

【具體實施方式】
[0010]本發(fā)明使用串并轉換芯片將串行數據轉為并行，F(xiàn)PGA接收并行數據并解析數據包，提取密鑰因子計算密鑰，同時對有效數據進行加/解密運算，之后將并行數據送出，最后通過并串芯片將數據發(fā)送至硬盤。
[0011]具體為一種移動加密硬盤，包括FPGA單元，MCU,串并轉換芯片，F(xiàn)lash單元，HDD/SSD,串并轉換芯片至少有2個，負責USB信號轉為SATA信號之后進行SATA至PATA的串并轉換及FPGA接收PATA數據進行運算后再使用PATA接口將數據送出后進行PATA至SATA的并串轉換。
[0012]FPGA單元包括PATA主/從接口，數據緩沖模塊，算法模塊，控制接口模塊。
[0013]PATA主/從接口包括時鐘控制模塊、端口邏輯模塊、指令解析模塊、數據模塊、輸入輸出模塊和地址模塊。
[0014]數據緩沖模塊包含緩沖控制邏輯模塊、算法緩沖模塊、校驗邏輯模塊和存儲邏輯模塊。
[0015]算法模塊包含算法控制寄存模塊、算法控制模塊和算法引擎。
[0016]以所述的硬盤具有2個串并轉換芯片，并且FPGA單元包括所有的模塊為例。
[0017]寫入硬盤的數據路徑為USB信號轉為SATA信號，之后進行SATA至PATA的串并轉換，F(xiàn)PGA接收PATA數據進行運算后再使用PATA接口將數據送出，最后進行PATA至SATA的并串轉換將數據送入硬盤；反之，讀取數據為上述過程的反過程。
[0018]FPGA單元內部實現(xiàn)一組PATA主/從接口、數據緩沖模塊、算法模塊和控制接口模塊。FPGA系統(tǒng)的管理配置通過一個MCU完成。
[0019]下面結合【專利附圖】

【附圖說明】。如圖1，寫入硬盤的數據路徑為USB信號轉為SATA信號即USBto SATA bridge ;之后進行 SATA 至 PATA 的串并轉換，即 SATA to PATA bridge ;FPGA 接收PATA數據進行運算后再使用PATA接口將數據送出，最后進行PATA至SATA的并串轉換，即PATA to SATA bridge，第二個串并轉換芯片完成，將數據送入HDD/SDD ;反之，讀取數據為上述過程的反過程。
[0020]FPGA單元內部有PATA主/從接口:PATA_Host_IF/PATA_Dev_IF，內部包含時鐘控制(clk_ctrl)、端口邏輯(port_logic)、指令解析(cmd_parser)、數據輸入輸出 fifo (Din_fifo/Dout_fifo)和地址fifo (addr_fifo),其中括號內為其英文表示；數據緩沖模塊:Data_Buff包含緩沖控制邏輯(Data_Buff_ctrI)、算法緩沖(CAJifo )、校驗邏輯(CRC)和存儲邏輯(SRAM)，括號內為英文表示；算法模塊:Cipher_Alg0rithm包含算法控制寄存器(CA_Ctrl_REG)、算法控制模塊(CA_Ctrl)和算法引擎(CA_Engine)括號內為英文表示。
[0021]除本發(fā)明上述提及的【具體實施方式】外，還可有其他的類似實施方式，本發(fā)明不一一指出，并且其他在本發(fā)明基礎上做的等同變換均應落入本發(fā)明的保護范圍，除本發(fā)明申請保護的技術方案，其他技術均為所屬領域的技術人員所知道的公知技術。
【權利要求】
1.一種移動加密硬盤，包括FPGA單元，MCU,串并轉換芯片，F(xiàn)lash單元，HDD/SSD，其特征是所述的串并轉換芯片至少有2個，負責USB信號轉為SATA信號之后進行SATA至PATA的串并轉換及FPGA接收PATA數據進行運算后再使用PATA接口將數據送出后進行PATA至SATA的并串轉換。
2.根據權利要求1所述的一種移動加密硬盤，其特征是所述的FPGA單元包括PATA主/從接口，數據緩沖模塊，算法模塊，控制接口模塊。
3.根據權利要求2所述的一種移動加密硬盤，其特征是所述的PATA主/從接口包括時鐘控制模塊、端口邏輯模塊、指令解析模塊、數據模塊、輸入輸出模塊和地址模塊。
4.根據權利要求2或3所述的一種移動加密硬盤，其特征是所述的數據緩沖模塊包含緩沖控制邏輯模塊、算法緩沖模塊、校驗邏輯模塊和存儲邏輯模塊。
5.根據權利要求4所述的一種移動加密硬盤，其特征是所述的算法模塊包含算法控制寄存模塊、算法控制模塊和算法引擎。
【文檔編號】G06F21/78GK104392187SQ201410569178
【公開日】2015年3月4日 申請日期:2014年10月23日 優(yōu)先權日:2014年10月23日
【發(fā)明者】姜凱, 于治樓, 耿介 申請人:浪潮集團有限公司