基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障測試通路選擇方法
【專利摘要】基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障測試通路選擇方法，涉及一種大規(guī)模集成電路的小時延故障測試通路選擇方法。它是為了解決現(xiàn)有基于貪婪算法對小時延缺陷的測試通路選擇方法時間復雜度和空間復雜度過高的問題。本發(fā)明所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障測試通路選擇方法，通過使用關(guān)鍵節(jié)點選擇來優(yōu)化蟻群優(yōu)化算法的搜索時間，進而快速選擇出小時延缺陷測試通路，使搜索時間減少為原時間的20％至25％。不僅降低了時間復雜度，也降低了空間復雜度。適用于在大規(guī)模集成電路小時延故障測試通路的選擇。
【專利說明】基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時 延故障測試通路選擇方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種大規(guī)模集成電路的小時延故障測試通路選擇方法。

【背景技術(shù)】
[0002] 集成電路制造工藝的進步導致芯片上集成晶體管數(shù)目急劇上升，芯片日益趨向高 功能密度和高工作頻率。該不僅為設(shè)計同樣也為測試帶來了巨大的挑戰(zhàn)，因為特征尺寸降 低致使芯片中出現(xiàn)了更多的缺陷。制造中的缺陷包括阻性開路短路、邊緣毛刺、工藝參數(shù)偏 差、長互連線帶來的禪合電容增加、電源噪聲等因素，該些都會給電路帶來小時延缺陷，從 而給電路帶來額外的時序錯誤而導致芯片失效。隨著芯片設(shè)計進入45nm時代，小時延缺陷 檢測是保證電路高性能和高可靠性必不可少的步驟，因此如何選擇針對小時延缺陷的測試 路徑是檢測小時延缺陷的關(guān)鍵。
[0003] 因為無法預測哪條長通路上的小時延缺陷累積后會導致電路輸出端時序失效，該 些小時延缺陷的存在時刻威脅著芯片的穩(wěn)定性和可靠性，會導致芯片早期失效。經(jīng)研究表 明當下最新工藝水平下很大部分的時序失效是由小時延缺陷引起的。在高頻電路對時序要 求如此嚴格的今天，只有有效檢測小時延缺陷才能夠保證高集成度電路的可靠性和質(zhì)量。 然而小時延缺陷在普通的針對時延缺陷的測試路徑上存在測試逃脫的現(xiàn)象，因而選擇能夠 針對小時延缺陷的測試路徑，是能夠高效快速檢測的關(guān)鍵。
[0004] 因而小時延測試其本質(zhì)就是測試路徑的選擇問題，不同的測試路徑對小時延缺陷 的檢測能力是有差異的。由上文論述可知，要提高測試路徑對小時延缺陷的檢測能力，就要 降低測試時鐘周期與通路敏化時延值之差，也就是時延余量（Slack)。因為時延余量的大小 決定了能夠檢測到時延缺陷大小的最大值。而當前學術(shù)界和工業(yè)界的也是從降低測試時鐘 周期和增大通路敏化時延該兩個方面進行研究。
[0005] 而當下的EDA巧Iectronic Design Automation,電子設(shè)計自動化）工具中對小時 延缺陷的測試通路選擇，大多是基于貪婪算法下對電路選擇長通路作為小時延缺陷的測試 通路，貪婪算法雖然基于全局搜索能夠獲得最優(yōu)解，但是時間復雜度和空間復雜度過高是 其缺點。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明是為了解決現(xiàn)有測試通路選擇方法時間長、速度慢的問題，現(xiàn)提供基于關(guān) 鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障測試通路選擇方法。
[0007] 本發(fā)明所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障 測試通路選擇方法，包括W下步驟：
[0008] 步驟一：將待選擇通路的大規(guī)模集成電路按照節(jié)點連接結(jié)構(gòu)轉(zhuǎn)化為拓撲結(jié)構(gòu)，并 將該拓撲結(jié)構(gòu)保存為鄰接矩陣，然后將該鄰接矩陣作為目標電路網(wǎng)絡(luò)；
[000引步驟二：在上述目標電路網(wǎng)絡(luò)中，選取關(guān)鍵度評價標準中，排序前5%的節(jié)點作為 關(guān)鍵節(jié)點，根據(jù)關(guān)鍵度公式設(shè)置鏈入關(guān)鍵節(jié)點的連線上的信息素；
[0010] 步驟H ;利用蟻群優(yōu)化算法將媽蟻放置在目標電路網(wǎng)絡(luò)的輸入節(jié)點處；
[0011] 步驟四：根據(jù)目標電路網(wǎng)絡(luò)中相鄰節(jié)點之間的連接信息，獲得與媽蟻當前所在節(jié) 點連通的所有節(jié)點，并按概率原則在該所有節(jié)點中，選擇概率最大的節(jié)點作為媽蟻將要到 達的下一個節(jié)點；
[0012] 步驟五：判斷步驟四獲得的下一個節(jié)點是否為指定輸出節(jié)點，是則執(zhí)行步驟六，否 則返回步驟四；
[0013] 步驟六：將媽蟻從輸入節(jié)點至指定輸出接點之間走過的路徑作為待選擇的通路。
[0014] 在步驟六之后，本發(fā)明所述的方法中還包括W下步驟：令迭代次數(shù)k的初始值為 1，
[0015] 步驟A ;根據(jù)關(guān)鍵度公式更新信息素，將更新后的信息素分配到精英媽蟻走過的 路徑上，重復步驟H至步驟六，并將獲得的通路作為第k次迭代結(jié)果；
[0016] 步驟B ;將步驟A獲得的第k次迭代結(jié)果中媽蟻走過的節(jié)點數(shù)目與步驟六獲得的 通路中媽蟻走過的節(jié)點數(shù)目進行比較，將節(jié)點數(shù)目多的通路作為當前備選結(jié)果；
[0017] 步驟C ;令k = k+1，重復執(zhí)行步驟A，將第k次迭代結(jié)果中媽蟻走過的節(jié)點數(shù)目與 當前備選結(jié)果中媽蟻走過的節(jié)點數(shù)目進行比較，并將節(jié)點數(shù)目多的通路作為更新后的當前 備選結(jié)果，并記錄該結(jié)果；
[0018] 步驟D ;判斷i的值是否大于2 ;是則執(zhí)行步驟E ;否則返回執(zhí)行步驟C ;
[0019] 步驟E ;判斷相鄰H次更新后的當前備選結(jié)果是否相同，是則將該更新后的當前 備選結(jié)果作為最優(yōu)路徑，否則返回執(zhí)行步驟C。
[0020] 本發(fā)明所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障 測試通路選擇方法，通過使用關(guān)鍵節(jié)點選擇來優(yōu)化蟻群優(yōu)化算法的搜索時間，進而快速選 擇出小時延缺陷測試通路，使搜索時間減少為原時間的20%至25%。不僅降低了時間復雜 度，也降低了空間復雜度。適用于在大規(guī)模集成電路小時延故障測試通路的選擇。

【專利附圖】

【附圖說明】
[0021] 圖1為基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障測試通 路選擇方法的流程圖。

【具體實施方式】

【具體實施方式】 [0022] 一；參照圖1具體說明本實施方式，本實施方式所述的基于關(guān)鍵節(jié) 點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障測試通路選擇方法，包括W下步驟：
[0023] 步驟一：將待選擇通路的大規(guī)模集成電路按照節(jié)點連接結(jié)構(gòu)轉(zhuǎn)化為拓撲結(jié)構(gòu)，并 將該拓撲結(jié)構(gòu)保存為鄰接矩陣，然后將該鄰接矩陣作為目標電路網(wǎng)絡(luò)；
[0024] 步驟二：在上述目標電路網(wǎng)絡(luò)中，選取關(guān)鍵度評價標準中，排序前5%的節(jié)點作為 關(guān)鍵節(jié)點，根據(jù)關(guān)鍵度公式設(shè)置鏈入關(guān)鍵節(jié)點的連線上的信息素；
[00巧]步驟H ;利用蟻群優(yōu)化算法將媽蟻放置在目標電路網(wǎng)絡(luò)的輸入節(jié)點處；
[002引步驟四：根據(jù)目標電路網(wǎng)絡(luò)中相鄰節(jié)點之間的連接信息，獲得與媽蟻當前所在節(jié) 點連通的所有節(jié)點，并按概率原則在該所有節(jié)點中，選擇概率最大的節(jié)點作為媽蟻將要到 達的下一個節(jié)點；
[0027] 步驟五：判斷步驟四獲得的下一個節(jié)點是否為指定輸出節(jié)點，是則執(zhí)行步驟六，否 則返回步驟四；
[002引步驟六：將媽蟻從輸入節(jié)點至指定輸出接點之間走過的路徑作為待選擇的通路。
[0029] 本實施方式中，把電路通過拓撲圖建模后，將電路轉(zhuǎn)換成了一個網(wǎng)絡(luò)，網(wǎng)絡(luò)中的節(jié) 點代表電路中的邏輯口，節(jié)點之間的連線代表電路中的互連線，即邏輯口的互聯(lián)關(guān)系。然而 網(wǎng)絡(luò)尤其是復雜網(wǎng)絡(luò)，比如因特網(wǎng)、航空交通網(wǎng)、經(jīng)濟網(wǎng)絡(luò)或電力網(wǎng)絡(luò)中，近年來的研究發(fā) 現(xiàn)在整個網(wǎng)絡(luò)中往往是極少數(shù)具有高連接度的節(jié)點統(tǒng)治整個網(wǎng)絡(luò)，也就是說在復雜網(wǎng)絡(luò)中 少數(shù)節(jié)點的重要性遠超過其他節(jié)點。
[0030] 由于涉及到矩陣對應(yīng)數(shù)據(jù)的讀取存儲，matl油(MATrix LABoratory,矩陣實驗室） 在矩陣處理中功能比較強大，因此本實施方式中利用matl油程序進行蟻群優(yōu)化算法中媽 蟻的仿真。目標電路網(wǎng)絡(luò)的輸入節(jié)點即為媽蟻的起點。相鄰節(jié)點之間的連接信息存儲在鄰 接矩陣中，因為要搜尋路徑使媽蟻前進，因此需要在互連的路徑里搜尋。假設(shè)相連節(jié)點間對 應(yīng)的數(shù)值為1，反之對應(yīng)的數(shù)值為0,搜尋路徑就是在所有為1的相連節(jié)點里尋找下一個要 去的節(jié)點。

【具體實施方式】 [0031] 二；本實施方式是對一所述的基于關(guān)鍵節(jié)點選擇和 蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障測試通路選擇方法作進一步限定，本實施方式 中，步驟二中所述關(guān)鍵度評價標準的依據(jù)為；Pagerank算法和HITS算法。
[003引本實施方式中，利用化gerank算法和HITS算法分別選取兩種算法中，排名均位于 前百分之五的節(jié)點作為關(guān)鍵節(jié)點。
[0033] Pagerank算法（網(wǎng)頁排名算法）的計算原理為：將目標電路網(wǎng)絡(luò)中的所有節(jié)點賦 予一個初始PR值，滿足：
[0034]

【權(quán)利要求】
1. 基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時延故障測試通路選擇方 法，其特征在于，它包括以下步驟： 步驟一：將待選擇通路的大規(guī)模集成電路按照節(jié)點連接結(jié)構(gòu)轉(zhuǎn)化為拓撲結(jié)構(gòu)，并將該 拓撲結(jié)構(gòu)保存為鄰接矩陣，然后將該鄰接矩陣作為目標電路網(wǎng)絡(luò)； 步驟二：在上述目標電路網(wǎng)絡(luò)中，選取關(guān)鍵度評價標準中，排序前5%的節(jié)點作為關(guān)鍵 節(jié)點，根據(jù)關(guān)鍵度公式設(shè)置鏈入關(guān)鍵節(jié)點的連線上的信息素； 步驟三：利用蟻群優(yōu)化算法將螞蟻放置在目標電路網(wǎng)絡(luò)的輸入節(jié)點處； 步驟四：根據(jù)目標電路網(wǎng)絡(luò)中相鄰節(jié)點之間的連接信息，獲得與螞蟻當前所在節(jié)點連 通的所有節(jié)點，并按概率原則在該所有節(jié)點中，選擇概率最大的節(jié)點作為螞蟻將要到達的 下一個節(jié)點； 步驟五：判斷步驟四獲得的下一個節(jié)點是否為指定輸出節(jié)點，是則執(zhí)行步驟六，否則返 回步驟四； 步驟六：將螞蟻從輸入節(jié)點至指定輸出接點之間走過的路徑作為待選擇的通路。
2. 根據(jù)權(quán)利要求1所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時 延故障測試通路選擇方法，其特征在于，步驟二中所述關(guān)鍵度評價標準的依據(jù)為=Pagerank 算法和HITS算法。
3. 根據(jù)權(quán)利要求1所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時 延故障測試通路選擇方法，其特征在于，步驟二中所述根據(jù)關(guān)鍵度公式為：
其中，i和j均為目標電路網(wǎng)絡(luò)中的關(guān)鍵節(jié)點，Tau_primary為信息素 ，Criticality (j) 為關(guān)鍵節(jié)點j的節(jié)點關(guān)鍵度，AverageCriticality為整個目標電路網(wǎng)絡(luò)節(jié)點關(guān)鍵度的平均 值，Tau(i，j)為目標電路網(wǎng)絡(luò)中與關(guān)鍵節(jié)點i與j連接的互連線。
4. 根據(jù)權(quán)利要求1所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時 延故障測試通路選擇方法，其特征在于，步驟四中所述概率原則的獲得方法為： 根據(jù)目標電路網(wǎng)絡(luò)中各支路的信息素強度和期望值算出各支路的概率分布，
其中，#⑴為t時刻螞蟻k從點i轉(zhuǎn)移到點j的概率，T u⑴為t時刻點i和點j之 間路徑上的信息素強度，T iu(t)t時刻點i和所有能夠與點i相連的點之間路徑上的信息 素強度，u為包含所有能夠與點i相連的點的集合，Jk為螞蟻k在i點處能夠通向的點的集 合，ct為信息素強度的重要程度。
5. 根據(jù)權(quán)利要求1所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時 延故障測試通路選擇方法，其特征在于，步驟五中判斷步驟四獲得的下一個節(jié)點是否為輸 出節(jié)點的方法為： 對目標電路網(wǎng)絡(luò)中所有節(jié)點進行編號，設(shè)定輸出節(jié)點的編號為A，判斷螞蟻當前所在節(jié) 點的編號是否為A，是則該節(jié)點為輸出節(jié)點。
6. 根據(jù)權(quán)利要求1、2、3、4或5所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成 電路小時延故障測試通路選擇方法，其特征在于，在步驟六之后還包括以下步驟：令迭代次 數(shù)k的初始值為1， 步驟A :根據(jù)關(guān)鍵度公式更新信息素，將更新后的信息素分配到精英螞蟻走過的路徑 上，重復步驟三至步驟六，并將獲得的通路作為第k次迭代結(jié)果； 步驟B :將步驟A獲得的第k次迭代結(jié)果中螞蟻走過的節(jié)點數(shù)目與步驟六獲得的通路 中螞蟻走過的節(jié)點數(shù)目進行比較，將節(jié)點數(shù)目多的通路作為當前備選結(jié)果； 步驟C :令k = k+1，重復執(zhí)行步驟A，將第k次迭代結(jié)果中螞蟻走過的節(jié)點數(shù)目與當前 備選結(jié)果中螞蟻走過的節(jié)點數(shù)目進行比較，并將節(jié)點數(shù)目多的通路作為更新后的當前備選 結(jié)果，并記錄該結(jié)果； 步驟D :判斷i的值是否大于2 ;是則執(zhí)行步驟E ;否則返回執(zhí)行步驟C ; 步驟E :判斷相鄰三次更新后的當前備選結(jié)果是否相同，是則將該更新后的當前備選 結(jié)果作為最優(yōu)路徑，否則返回執(zhí)行步驟C。
7. 根據(jù)權(quán)利要求6所述的基于關(guān)鍵節(jié)點選擇和蟻群優(yōu)化算法的大規(guī)模集成電路小時 延故障測試通路選擇方法，其特征在于，步驟A中按信息素揮發(fā)系數(shù)減少每次迭代的信息 素濃度，進而更新信息素。
【文檔編號】G06F17/50GK104331569SQ201410642109
【公開日】2015年2月4日 申請日期:2014年11月13日 優(yōu)先權(quán)日:2014年11月13日
【發(fā)明者】俞洋, 彭宇, 陳修遠, 彭睿 申請人:哈爾濱工業(yè)大學