多通道dvi圖像融合校正控制主的制造方法
【專利摘要】發(fā)明公開了一種多通道DVI圖像融合校正控制主機(jī)。由ARM CPU為管理中心，F(xiàn)PGA為圖像處理單元，多路高分辨率DVI圖像采集，嚴(yán)格并行，同步多路圖像融合輸出。主機(jī)設(shè)有1個(gè)ARM CPU主板、4個(gè)通道板。通道板內(nèi)部包含數(shù)字圖像處理電路的FPGA可編程邏輯器件、雙鏈路DVI輸入模塊、雙鏈路DVI輸出模塊、QDR2數(shù)據(jù)存取模塊、DDR2數(shù)據(jù)存取模塊。各部件分布在ARM核心板、主板及4個(gè)并行運(yùn)行的通道板上。ARM核心板、通道板通過板間連接器與主板連接。主機(jī)之間可通過級(jí)聯(lián)口擴(kuò)展通道數(shù)。本發(fā)明有效克服傳統(tǒng)PC計(jì)算集群價(jià)格昂貴、輸出內(nèi)容的同步實(shí)時(shí)性不能完全一致的缺點(diǎn)。嵌入式的FPGA圖像處理單元有效縮小空間占用，雙鏈路DVI輸出圖像分辨率高，可用不同變換參數(shù)表適應(yīng)不同的投影屏幕。
【專利說明】多通道DVI圖像融合校正控制主機(jī) 一、

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬電子應(yīng)用【技術(shù)領(lǐng)域】，涉及多通道圖像融合技術(shù)，具體是多通道DVI圖像 融合校正控制主機(jī)。 二、

【背景技術(shù)】
[0002] 目前，針對(duì)大型投影顯示、LED屏顯示的需求，將多臺(tái)顯示通道圖像融合為一幅大 型場(chǎng)景圖像輸出的應(yīng)用場(chǎng)合越來越多。主要針對(duì)高分辨率、大視場(chǎng)、異形曲面投影環(huán)境，應(yīng) 用于訓(xùn)練中心、指揮控制中心、大型的會(huì)議顯示屏、金融中心的數(shù)據(jù)顯示環(huán)境、制造業(yè)控制 的可視化、城市管理的可視化環(huán)境。
[0003] 大型顯示系統(tǒng)目前廣泛采用的結(jié)構(gòu)方案是高性能PC聯(lián)網(wǎng)同步方式，這種結(jié)構(gòu)簡(jiǎn) 潔方便。該顯示系統(tǒng)主要由三部分組成：顯示部分、運(yùn)算控制部分、管理配置部分。顯示部 分為高分辨率投影機(jī)或大型LED顯示屏；運(yùn)算控制部分、管理配置部分為高性能GPU顯卡及 主機(jī)PC單元。此類系統(tǒng)對(duì)計(jì)算機(jī)及顯卡等硬件性能要求高，GPU顯卡成本高。另外，這種 聯(lián)網(wǎng)工作方式，由于網(wǎng)絡(luò)滯后原因，多通道顯示輸出內(nèi)容的同步實(shí)時(shí)性不能完全一致。 三、


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的是針對(duì)現(xiàn)有技術(shù)的不足，提供一種圖像融合效果好、技術(shù)實(shí)現(xiàn)方便、 所用設(shè)備價(jià)格低的多通道DVI圖像融合校正控制主機(jī)。
[0005] 本發(fā)明的目的是這樣達(dá)到的：一種多通道DVI圖像融合校正控制主機(jī)，其特征在 于：
[0006] 控制主機(jī)由ARM CPU為管理中心，高性能FPGA為圖像處理單元，多路高分辨率 DVI圖像采集，實(shí)現(xiàn)圖像像素級(jí)的幾何、色彩校正，按嚴(yán)格并行同步方式實(shí)現(xiàn)多路圖像無縫 連接，融合輸出。針對(duì)實(shí)際的工程項(xiàng)目需求，確定項(xiàng)目所需的通道數(shù)目n，配置與通道數(shù)目 相同的η個(gè)通道FPGA板及其FPGA板上部件，并行處理η個(gè)DVI通道采集圖像；FPGA數(shù)字 圖像處理單元為FPGA可編程邏輯器件內(nèi)部電路，完成高分辨率數(shù)字圖像數(shù)據(jù)處理工作任 務(wù)；ARM CPU總線接口模塊用來實(shí)現(xiàn)與ARM進(jìn)行數(shù)據(jù)通信，用戶通過在ARM上編程來實(shí)現(xiàn)對(duì) FPGA的控制和傳輸數(shù)據(jù)；在處理過程中，給各個(gè)投影通道圖像處理器配置適用不同異形屏 幕的變換參數(shù)表，以適應(yīng)不同的異形投影屏幕的要求。
[0007] 控制主機(jī)由包含有ARM CPU總線接口模塊、FPGA可編程邏輯器件、DVI輸入模塊、 DVI輸出模塊、QDR2數(shù)據(jù)存取模塊、DDR2數(shù)據(jù)存取模塊構(gòu)成，F(xiàn)PGA可編程邏輯器件內(nèi)部包含 有數(shù)字圖像處理單元；ARM CPU模塊設(shè)置在ARM核心板上，F(xiàn)PGA可編程邏輯器件、DVI輸入 模塊、DVI輸出模塊、QDR2數(shù)據(jù)存取模塊、DDR2數(shù)據(jù)存取模塊設(shè)置在通道FPGA板上，DVI輸 入模塊安裝在通道FPGA板DVI輸出口上，DVI輸出模塊安裝在通道FPGA板DVI輸入口上。 ARM核心板通過板件連接器與主板連接，F(xiàn)PGA板通過板間連接器及其銅螺柱支架與主板連 接。主板上配置與ARM和FPGA可編程邏輯器件連接的網(wǎng)絡(luò)接口、級(jí)聯(lián)口、串口和SD卡，各 個(gè)通道間通過級(jí)聯(lián)口實(shí)現(xiàn)級(jí)聯(lián)同步。
[0008] 所述并行處理η個(gè)DVI通道采集圖像，每個(gè)主機(jī)有4個(gè)通道，主機(jī)之間可以通過級(jí) 聯(lián)口，擴(kuò)展為通道數(shù)η。
[0009] 所述DVI輸入模塊為iTMDS A/D，完成與DVI解碼芯片的接口邏輯，采樣或解碼后 得到的數(shù)字圖像數(shù)據(jù)進(jìn)行組織后將存儲(chǔ)到存儲(chǔ)器中；DVI輸出模塊為iTMDS D/A，包括DVI 輸出主模塊和DVI輸出從模塊兩部分，實(shí)現(xiàn)雙鏈路輸出，完成將緩存中的數(shù)字圖像信號(hào)輸 出到DVI編碼芯片中，從而使得圖像輸出至顯示器或投影機(jī)上。
[0010] 所述在處理過程中，給各個(gè)投影通道圖像處理器配置適用不同異形屏幕的變換參 數(shù)表，其變換參數(shù)表是PC機(jī)通過網(wǎng)絡(luò)接口由ARM存儲(chǔ)在本地，并在工作過程中傳輸配置到 各個(gè)通道，存儲(chǔ)到各個(gè)通道的DDR2數(shù)據(jù)存取模塊中。
[0011] 所述QDR2數(shù)據(jù)存取模塊完成對(duì)輸入圖像以及處理后的輸出圖像的存取操作，采 用分別存儲(chǔ)輸入圖像數(shù)據(jù)和輸出圖像數(shù)據(jù)讀寫的方式，設(shè)置2組QDR2控制器存儲(chǔ)輸入圖像 數(shù)據(jù)讀寫和2組QDR2存儲(chǔ)輸出圖像數(shù)據(jù)讀寫，4組QDR2控制器兩兩分組，互不打擾，相互獨(dú) 立的并行工作，最高時(shí)鐘頻率達(dá)333MHz。
[0012] 所述DDR2數(shù)據(jù)存取模塊用來完成DDR2存儲(chǔ)器的時(shí)序控制，負(fù)責(zé)存儲(chǔ)從ARM中傳 輸過來的變換數(shù)表，并且在圖像傳輸過程中，給FPGA內(nèi)部圖像處理單元提供像素點(diǎn)參數(shù)， 高速實(shí)時(shí)處理，其最高時(shí)鐘頻率達(dá)333MHz。
[0013] 所述主板上配置與ARM和FPGA可編程邏輯器件連接的網(wǎng)絡(luò)接口、級(jí)聯(lián)口、串口包 括以太網(wǎng)網(wǎng)口，DB9串口，同步信號(hào)口，撥碼開關(guān)，輸入級(jí)聯(lián)口，輸出級(jí)聯(lián)口，以及外部220V AC電源輸入口和開關(guān)電源，SD卡設(shè)置在SD卡插座上。
[0014] 主機(jī)之間通過輸入級(jí)聯(lián)口，輸出級(jí)聯(lián)口級(jí)聯(lián)，擴(kuò)展通道數(shù)，并行處理需要個(gè)數(shù)的 DVI通道采集圖像。
[0015] 本發(fā)明的積極效果是：
[0016] 1、主機(jī)能夠有效的克服傳統(tǒng)的大屏幕顯示系統(tǒng)中PC計(jì)算集群價(jià)格昂貴的缺點(diǎn)， 同時(shí)克服PC聯(lián)網(wǎng)帶來的因網(wǎng)絡(luò)滯后原因所引起的多通道顯示輸出內(nèi)容的同步實(shí)時(shí)性不能 完全一致的問題，圖像融合效果好。
[0017] 2、本機(jī)采用的FPGA數(shù)字圖像處理單元為FPGA可編程邏輯器件內(nèi)部電路，作為嵌 入式設(shè)備，它能有效的縮小空間的占用，方便擴(kuò)展；另外，只要給圖像處理器配置適用不同 異形屏幕的變換參數(shù)表，圖像系統(tǒng)就能適應(yīng)不同的異形投影屏幕，適應(yīng)性強(qiáng)，圖像融合校正 質(zhì)量高。本機(jī)支持預(yù)存多張變換參數(shù)表，可選擇其中之一配置使用。
[0018] 3、主機(jī)各通道FPGA采用主機(jī)級(jí)聯(lián)實(shí)現(xiàn)刷新同步信號(hào)的控制，這種用硬件來實(shí)現(xiàn) 同步信號(hào)的控制方式，使圖像內(nèi)容的刷新同步得到很好的改善。
[0019] 4、可根據(jù)實(shí)際的工程項(xiàng)目需求，確定項(xiàng)目所需的投影通道數(shù)目，并行處理所需DVI 通道采集圖像。
[0020] 5、高分辨率圖像雙鏈路DVI輸入和DVI輸出使融合校正效果大幅提升。分辨率最 高達(dá) 2560X 1600,還支持 1920X 1200,1400X 105060Hz 等分辨率。 四、【專利附圖】

【附圖說明】
[0021] 圖1是本多通道DVI圖像融合校正控制主機(jī)結(jié)構(gòu)框圖。
[0022] 圖2是本多通道DVI圖像融合校正控制主機(jī)各部件安裝示意圖。圖中僅顯示機(jī)箱 兩側(cè)的2塊FPGA通道板，另外還有兩塊通道板，用......表示。
[0023] 圖3是本多通道DVI圖像融合校正控制主機(jī)外觀正面圖。
[0024] 圖4是本多通道DVI圖像融合校正控制主機(jī)外觀背面圖。
[0025] 圖中，1、主機(jī)機(jī)箱；2、主板；3、ARM核心板；4、FPGA通道板；5、指示燈電路板；6、26 芯排線電纜；7、指示燈IO擴(kuò)展口；8、某FPGA通道板DVI輸出口；9、某FPGA通道板DVI輸 入口；10、以太網(wǎng)網(wǎng)口；11、DB9串口；12、同步信號(hào)口；13、SD卡插座；14、撥碼開關(guān)；15、輸入 級(jí)聯(lián)口； 16、輸出級(jí)聯(lián)口； 17、FPGA通道板銅螺柱支架；18、ARM核心板與主板的板間連接器； 19、外部220V AC電源輸入口；20、開關(guān)電源；21、FPGA通道板與底板連接器。 五、【具體實(shí)施方式】
[0026] 附圖給出了一個(gè)具體實(shí)施例。
[0027] 本校正控制主機(jī)的各個(gè)部件安裝在機(jī)箱內(nèi)，機(jī)箱為標(biāo)準(zhǔn)3U機(jī)箱，具備風(fēng)冷，傳導(dǎo) 等散熱方式。長(zhǎng)X寬X高約為4250 X 4350 X 1320 (mm)，機(jī)箱外殼具備4個(gè)安裝孔，接地 粧。機(jī)殼材質(zhì)采用金屬材質(zhì)外殼，鋁質(zhì)型材。
[0028] 機(jī)箱內(nèi)有主板、ARM核心板、FPGA通道板和燈板。各個(gè)部件布局在各板上。ARM CPU 模塊設(shè)置在ARM核心板上，F(xiàn)PGA可編程邏輯器件、DVI輸入模塊、DVI輸出模塊、QDR2數(shù)據(jù) 存取模塊、DDR2數(shù)據(jù)存取模塊設(shè)置在FPGA板上。DVI輸入模塊安裝在FPGA通道板DVI輸 出口 8上，DVI輸出模塊安裝在FPGA通道板DVI輸入口 9上ARM核心板與主板通過ARM核 心板與主板的板件連接器18連接，各個(gè)FPGA通道板通過連接器21及其4個(gè)銅螺柱支架17 與主板連接。
[0029] 本校正控制主機(jī)采用4個(gè)DVI通道采集圖像，因而設(shè)有4個(gè)FPGA通道板，并行處 理4個(gè)DVI通道采集圖像。
[0030] 本發(fā)明可根據(jù)需要確定不同屏幕的DVI通道采集圖像通道個(gè)數(shù)，采用級(jí)聯(lián)方式實(shí) 現(xiàn)主機(jī)間及各通道間的刷新同步。主機(jī)之間通過輸入級(jí)聯(lián)口 15,輸出級(jí)聯(lián)口 16級(jí)聯(lián)，擴(kuò)展 通道數(shù)，并行處理需要個(gè)數(shù)的DVI通道采集圖像。
[0031] 本校正控制主機(jī)由ARM CPU為管理中心，用戶通過在ARM上編程來實(shí)現(xiàn)對(duì)FPGA的 控制和傳輸數(shù)據(jù)，ARM核心電路板上的ARM CP負(fù)責(zé)各個(gè)圖像通道的參數(shù)配置管理及狀態(tài)監(jiān) 控，同時(shí)存儲(chǔ)各個(gè)通道的校正參數(shù)及FPGA的固件配置管理。ARM CPU將從PC機(jī)接收到的為 各個(gè)通道配置的變換參數(shù)表并存儲(chǔ)至本地的SD卡中，對(duì)各個(gè)端口進(jìn)行配置。配置時(shí)由ARM 傳輸配置到各個(gè)通道，存儲(chǔ)在各個(gè)通道的DDR2數(shù)據(jù)存取模塊中，以適應(yīng)不同的異形投影屏 幕的要求。同時(shí)，ARM CPU響應(yīng)PC端的各項(xiàng)命令。
[0032] 本校正控制主機(jī)以高性能FPGA為圖像處理單元，F(xiàn)PGA數(shù)字圖像處理單元為嵌入 在FPGA可編程邏輯器件的內(nèi)部電路。本實(shí)施例采用了 4個(gè)XILINX芯片，完成4個(gè)投影通 道的高分辨率數(shù)字圖像數(shù)據(jù)處理工作任務(wù)，4個(gè)通道分別通過主板上板間連接器21連接， 并用銅螺柱支架17支撐。主板上的輸入級(jí)聯(lián)口 15、輸出級(jí)聯(lián)口 16用采用級(jí)聯(lián)方式實(shí)現(xiàn)主 機(jī)間及各通道間的刷新同步。級(jí)聯(lián)輸入接口標(biāo)識(shí)為(：_預(yù)，為16芯工業(yè)級(jí)插件。級(jí)聯(lián)輸出接 口標(biāo)識(shí)為C_OUT，為16芯工業(yè)級(jí)插件。
[0033] 本實(shí)施例中，DVI輸入模塊為iTMDS A/D，最大分辨率為2560 X 1600,60Hz，完成與 DVI解碼芯片的接口邏輯，采樣或解碼后得到的數(shù)字圖像數(shù)據(jù)進(jìn)行組織后將存儲(chǔ)到存儲(chǔ)器 中。DVI輸出設(shè)置雙鏈路輸出，有DVI輸出主模塊和DVI輸出從模塊兩部分，均采用iTMDS D/A，最大分辨率為2560X1600,60Hz，完成將緩存中的數(shù)字圖像信號(hào)輸出到DVI編碼芯片 中，從而使得圖像輸出至顯示器或投影機(jī)上。DVI輸入模塊安裝在FPGA通道板DVI輸入口 9上，DVI輸出模塊安裝在FPGA通道板DVI輸出口 8上，位于該通道板上邊緣側(cè)。DVI輸入 接口標(biāo)識(shí)為INI、IN2、IN3、IN4、共4個(gè)，符合iTMDS標(biāo)準(zhǔn)。DVI輸出接口標(biāo)識(shí)為0UT1、OUT 2、OUT 3、OUT 4 共 4 個(gè)，符合 iTMDS 標(biāo)準(zhǔn)。
[0034] QDR2數(shù)據(jù)存取模塊完成對(duì)輸入圖像以及處理后的輸出圖像的存取操作。在數(shù)據(jù)存 儲(chǔ)上，采用采用分別存儲(chǔ)輸入圖像數(shù)據(jù)和輸出圖像數(shù)據(jù)讀寫的方式。設(shè)置2組QDR2控制器 存儲(chǔ)輸入圖像數(shù)據(jù)讀寫和2組QDR2存儲(chǔ)輸出圖像數(shù)據(jù)讀寫，4組QDR2控制器兩兩分組，互 不打擾，相互獨(dú)立的并行工作，最高時(shí)鐘頻率達(dá)333MHz。
[0035] DDR2數(shù)據(jù)存取模塊用來完成DDR2存儲(chǔ)器的時(shí)序控制，負(fù)責(zé)存儲(chǔ)從ARM中傳輸過來 的變換數(shù)表，并且在需要的時(shí)候高速的給數(shù)字圖像處理模塊提供像素點(diǎn)參數(shù)，其最高時(shí)鐘 頻率達(dá)333MHz。設(shè)置一組兩塊64MX 16bit，333MHz DDR2模塊。
[0036] 在主板上配置與ARM和FPGA可編程邏輯器件連接包括以太網(wǎng)網(wǎng)口 10,是主機(jī)與 PC機(jī)交互數(shù)據(jù)的接口，標(biāo)識(shí)為NET ;DB9串口 11，主要為調(diào)試用，標(biāo)識(shí)為DEBUG ;同步信號(hào)口 12，是本機(jī)圖像內(nèi)容的幀同步輸出信號(hào)，標(biāo)識(shí)為SNYC ;SD卡插座，其中SD卡可存儲(chǔ)參數(shù)表及 測(cè)試圖片，標(biāo)識(shí)為SD ;撥碼開關(guān)14,可設(shè)置主機(jī)機(jī)號(hào)，標(biāo)識(shí)為SET ;輸入級(jí)聯(lián)口 15,標(biāo)識(shí)為C_ IN ;輸出級(jí)聯(lián)口 16,標(biāo)識(shí)為C_0UT ;這些接口均位于主板上邊緣側(cè)。另外，主機(jī)還設(shè)置有外部 220V AC電源輸入口 19和開關(guān)電源20。主機(jī)外殼正面具有指示燈7個(gè)，包括1個(gè)電源指示 燈，4個(gè)通道，每個(gè)通道2個(gè)工作狀態(tài)燈，表示各通道輸入輸出信號(hào)是否具備。
[0037] 本校正控制主機(jī)各部件配置參見表1。
[0038] 表 1
[0039]

【權(quán)利要求】
1. 一種多通道DVI圖像融合校正控制主機(jī)，其特征在于： 校正控制主機(jī)由ARM CPU為管理中屯、，高性能FPGA為圖像處理單元，多路高分辨率DVI 圖像采集，實(shí)現(xiàn)圖像像素級(jí)的幾何、色彩校正，按嚴(yán)格并行同步方式實(shí)現(xiàn)多路圖像無縫連 接，融合輸出；針對(duì)實(shí)際的工程項(xiàng)目需求，確定項(xiàng)目所需的通道數(shù)目n，配置與通道數(shù)目相 同的n個(gè)FPGA板及其FPGA板上部件，并行處理n個(gè)DVI通道采集的圖像；FPGA數(shù)字圖像處 理單元為FPGA可編程邏輯器件內(nèi)部電路，完成高分辨率數(shù)字圖像數(shù)據(jù)處理工作任務(wù)和n個(gè) 通道同步控制任務(wù)；ARM CPU總線接口模塊用來實(shí)現(xiàn)與ARM進(jìn)行數(shù)據(jù)通信，用戶通過在ARM 上編程來實(shí)現(xiàn)對(duì)FPGA的控制和傳輸數(shù)據(jù)；在處理過程中，給各個(gè)投影通道圖像處理器配置 適用不同異形屏幕的變換參數(shù)表，W適應(yīng)不同的異形投影屏幕的要求； 校正控制主機(jī)由包含有ARM CPU總線接口模塊、FPGA可編程邏輯器件、DVI輸入模塊、 DVI輸出模塊、孤R2數(shù)據(jù)存取模塊、DDR2數(shù)據(jù)存取模塊構(gòu)成，F(xiàn)PGA可編程邏輯器件內(nèi)部包 含有數(shù)字圖像處理單元；ARM CPU模塊設(shè)置在ARM核屯、板上，F(xiàn)PGA可編程邏輯器件、DVI輸 入模塊、DVI輸出模塊、孤R2數(shù)據(jù)存取模塊、DDR2數(shù)據(jù)存取模塊設(shè)置在通道FPGA板上，DVI 輸入模塊安裝在通道FPGA板DVI輸入口（9)上，DVI輸出模塊安裝在通道FPGA板DVI輸出 口做上；ARM核屯、板通過板間連接器（18)與主板連接，通道FPGA板通過板間連接器（21) 及其銅螺柱支架（17)與主板連接；主板上配置與ARM和FPGA可編程邏輯器件連接的網(wǎng)絡(luò) 接口、級(jí)聯(lián)口、串口和SD卡，主機(jī)及各個(gè)通道間通過級(jí)聯(lián)口實(shí)現(xiàn)級(jí)聯(lián)同步。
2. 如權(quán)利要求1所述的多通道DVI圖像融合校正控制主機(jī)，其特征在于：所述并行處 理n個(gè)DVI通道采集圖像，其n = 4。
3. 如權(quán)利要求1所述的多通道DVI圖像融合校正控制主機(jī)，其特征在于：所述DVI輸 入模塊為iTMDS A/D，完成與DVI解碼巧片的接口邏輯，采樣或解碼后得到的數(shù)字圖像數(shù)據(jù) 進(jìn)行組織后將存儲(chǔ)到存儲(chǔ)器中；DVI輸出模塊為iTMDS D/A，包括DVI輸出主模塊和DVI輸 出從模塊兩部分，實(shí)現(xiàn)雙鏈路輸出，完成將緩存中的數(shù)字圖像信號(hào)輸出到DVI編碼巧片中， 從而使得圖像輸出至顯示器或投影機(jī)上。
4. 如權(quán)利要求1所述的多通道DVI圖像融合校正控制主機(jī)，其特征在于：所述在處理 過程中，給各個(gè)通道圖像處理器配置適用不同異形屏幕的變換參數(shù)表，其變換參數(shù)表是PC 機(jī)通過網(wǎng)絡(luò)接口由ARM傳輸配置保存到各個(gè)通道，然后存儲(chǔ)在各個(gè)通道的DDR2數(shù)據(jù)存取模 塊中。
5. 如權(quán)利要求1所述的多通道DVI圖像融合校正控制主機(jī)，其特征在于；所述孤R2數(shù) 據(jù)存取模塊完成對(duì)輸入圖像W及處理后的輸出圖像的存取操作，設(shè)置2組孤R2控制器存儲(chǔ) 輸入圖像數(shù)據(jù)讀寫和2組孤R2存儲(chǔ)輸出圖像數(shù)據(jù)讀寫，分別存儲(chǔ)輸入圖像數(shù)據(jù)和輸出圖 像數(shù)據(jù)讀寫，4組孤R2控制器兩兩分組，互不打擾，相互獨(dú)立的并行工作，最高時(shí)鐘頻率達(dá) 333MHz ;所述DDR2數(shù)據(jù)存取模塊用來完成DDR2存儲(chǔ)器的時(shí)序控制，負(fù)責(zé)存儲(chǔ)從ARM中傳輸 過來的變換數(shù)表，并且在圖像傳輸過程中，給FPGA內(nèi)部圖像處理單元提供像素點(diǎn)參數(shù)，高 速實(shí)時(shí)處理，其最高時(shí)鐘頻率達(dá)333MHz。
6. 如權(quán)利要求1所述的多通道DVI圖像融合校正控制主機(jī)，其特征在于：所述主板上 配置與ARM和FPGA可編程邏輯器件連接的網(wǎng)絡(luò)接口、級(jí)聯(lián)口、串口包括W太網(wǎng)網(wǎng)口（10)， DB9串口（11)，同步信號(hào)口（12)，撥碼開關(guān)（14)，輸入級(jí)聯(lián)口（15)，輸出級(jí)聯(lián)口（16)，W及 外部220V AC電源輸入口（19)和開關(guān)電源（20)，SD卡設(shè)置在SD卡插座（13)上。
7.如權(quán)利要求1所述的多通道DVI圖像融合校正控制主機(jī)，其特征在于：主機(jī)之間通 過輸入級(jí)聯(lián)口（15)，輸出級(jí)聯(lián)口（16)級(jí)聯(lián)，擴(kuò)展通道數(shù)，并行處理需要個(gè)數(shù)的DVI通道采集 圖像。
【文檔編號(hào)】G06F3/14GK104461428SQ201410733929
【公開日】2015年3月25日 申請(qǐng)日期:2014年12月4日 優(yōu)先權(quán)日:2014年12月4日
【發(fā)明者】張行, 范昌平, 熊偉, 李宇 申請(qǐng)人:四川川大智勝軟件股份有限公司