本申請要求2015年7月30日提交的申請?zhí)枮?0-2015-0107989的韓國專利申請的優(yōu)先權(quán)，其全文通過引用并入本文。

技術(shù)領(lǐng)域

本發(fā)明的各種實施例總體涉及半導(dǎo)體設(shè)計技術(shù)，且更具體地，涉及一種執(zhí)行預(yù)取操作的存儲系統(tǒng)及其操作方法。

背景技術(shù)：

計算機環(huán)境范式已經(jīng)轉(zhuǎn)變?yōu)榭呻S時隨地使用的普適計算系統(tǒng)。因此，諸如移動電話、數(shù)碼相機和筆記本電腦等便攜式電子裝置的使用繼續(xù)快速增加。便攜式電子裝置通常使用具有用作數(shù)據(jù)存儲裝置的半導(dǎo)體存儲裝置的存儲系統(tǒng)。數(shù)據(jù)存儲裝置用作便攜式電子裝置的主存儲裝置或輔助存儲裝置。

因為它們不具有活動部件，使用存儲裝置的數(shù)據(jù)存儲裝置提供良好的穩(wěn)定性、耐用性、高的信息存取速度及低功耗。具有這種優(yōu)勢的數(shù)據(jù)存儲裝置的示例包括通用串行總線(USB)存儲裝置、具有各種接口的存儲卡以及固態(tài)驅(qū)動器(SSD)。

技術(shù)實現(xiàn)要素：

各種實施例涉及在根據(jù)存儲裝置的訪問模式訪問存儲裝置之前能夠在存儲緩存中緩存數(shù)據(jù)的存儲系統(tǒng)及其操作方法。

根據(jù)實施例，提供了一種存儲系統(tǒng)，存儲系統(tǒng)可包括較低讀取操作速度的存儲裝置；較高讀取操作速度的存儲緩存；以及控制器，其適用于：將由一對在先地址和在后地址定義的至少一個訪問模式設(shè)定為預(yù)取模式；根據(jù)預(yù)取模式執(zhí)行預(yù)取操作，預(yù)取操作包括將對應(yīng)于在 后地址的數(shù)據(jù)從存儲裝置緩存到存儲緩存；以及響應(yīng)于具有預(yù)取模式的在后地址的讀取命令，從存儲緩存讀取緩存數(shù)據(jù)。

選為預(yù)取模式的訪問模式可包括表示根據(jù)在先地址執(zhí)行的訪問操作的信息，訪問操作的數(shù)量大于參考數(shù)量。

根據(jù)在先地址執(zhí)行的訪問操作可以是編程或讀取操作中的一個。

根據(jù)在先地址執(zhí)行的訪問操作的數(shù)量中的每個之后是根據(jù)在后地址執(zhí)行的讀取操作。

控制器可在根據(jù)預(yù)取模式的在先地址執(zhí)行訪問操作的情況下執(zhí)行預(yù)取操作。

控制器進一步可將預(yù)取模式存儲在存儲裝置的頁緩沖器中。

控制器可根據(jù)預(yù)取模式的加權(quán)值存儲預(yù)取模式。

預(yù)取模式的加權(quán)值可在預(yù)取模式的輸入頻率的基礎(chǔ)上確定。

預(yù)取模式的加權(quán)值可在預(yù)取模式的輸入近因(recency)的基礎(chǔ)上確定。

控制器可進一步從存儲緩存移除在預(yù)定的時間量期間不提供的預(yù)取模式和相應(yīng)的緩存數(shù)據(jù)。

在實施例中，提供了包括具有較低讀取操作速度的存儲裝置和較高讀取操作速度的存儲緩存的存儲系統(tǒng)的操作方法，方法可包括將對存儲裝置的大量訪問模式中的至少一個設(shè)定為預(yù)取模式，存儲裝置由在設(shè)定輸入時間間隔內(nèi)提供給存儲系統(tǒng)的一對在先地址和在后地址定義；根據(jù)預(yù)取模式執(zhí)行預(yù)取操作，包括將對應(yīng)于在后地址的數(shù)據(jù)從存儲裝置緩存到存儲緩存；以及響應(yīng)于具有預(yù)取模式的在后地址的讀取命令，從存儲緩存讀取緩存數(shù)據(jù)。

預(yù)取模式可包括根據(jù)在先地址執(zhí)行的訪問操作的信息，訪問操作的數(shù)量大于參考數(shù)量。

根據(jù)在先地址執(zhí)行的訪問操作可以是編程和讀取操作中的一個。

根據(jù)在先地址執(zhí)行的訪問操作的數(shù)量中的每個之后是根據(jù)在后地 址執(zhí)行的讀取操作。

預(yù)取操作可在根據(jù)預(yù)取模式的在先地址執(zhí)行訪問操作的情況下執(zhí)行。

操作方法可進一步包括將預(yù)取模式存儲在存儲裝置的頁緩沖器中。

預(yù)取模式的存儲可根據(jù)預(yù)取模式的加權(quán)值來執(zhí)行。

預(yù)取模式的加權(quán)值在預(yù)取模式的輸入頻率的基礎(chǔ)上確定。

預(yù)取模式的加權(quán)值在預(yù)取模式的輸入近因的基礎(chǔ)上確定。

操作方法可進一步從存儲緩存移除在預(yù)定的時間量期間不提供的預(yù)取模式和相應(yīng)的緩存數(shù)據(jù)。

附圖說明

圖1是示出根據(jù)本發(fā)明的一個實施例的包括存儲系統(tǒng)的數(shù)據(jù)處理系統(tǒng)的簡圖。

圖2是示出根據(jù)本發(fā)明的一個實施例的存儲裝置的簡圖。

圖3是示出根據(jù)本發(fā)明的一個實施例的存儲裝置中的存儲塊的電路圖。

圖4-圖11是圖示地示出根據(jù)本發(fā)明的一個實施例的如圖2中所示的存儲裝置的各方面的簡圖。

圖12是示出根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的預(yù)取操作的簡圖。

圖13是示出根據(jù)本發(fā)明的一個實施例的如圖12中所示的存儲系統(tǒng)的預(yù)取操作的簡圖。

具體實施方式

下面參照附圖描述各種實施例。然而，應(yīng)該理解的是，本發(fā)明可以不同的形式呈現(xiàn)且不應(yīng)被解釋為限于在本文中提出的實施例。而是，這些實施例被提供使得本公開是徹底且完整的。應(yīng)該注意的是，在整個公開中，相似的參考數(shù)字指的是本發(fā)明的各種附圖和實施例中的相 似部件。

而且，附圖不一定是按比例的，在一些情況下，為了清楚地說明實施例的特征，比例可能被夸大了。此外，當(dāng)提到元件連接或聯(lián)接至另一個元件時，應(yīng)該理解為前者可被直接或間接地連接或聯(lián)接至后者，當(dāng)需要時可包括電連接，例如，在其間具有或不具有中間元件的情況下被電連接或聯(lián)接至后者。

參照圖1，根據(jù)本發(fā)明的一個實施例，提供了數(shù)據(jù)處理系統(tǒng)100。數(shù)據(jù)處理系統(tǒng)100可包括主機102和存儲系統(tǒng)110。

主機102可包括任何合適的電子裝置。例如，主機102可包括諸如移動手機、MP3播放器、筆記本電腦等便攜式電子裝置。主機可包括諸如臺式電腦、游戲機、TV、放映機等非便攜式電子裝置。

存儲系統(tǒng)110可響應(yīng)來自主機102的請求而被操作。例如，存儲系統(tǒng)可存儲待被主機102訪問的數(shù)據(jù)。存儲系統(tǒng)110可用作主機102的主存儲系統(tǒng)或輔助存儲系統(tǒng)。存儲系統(tǒng)110可根據(jù)與主機102電聯(lián)接的主機接口的協(xié)議利用任何合適的儲存裝置來實現(xiàn)。可使用一個或多個半導(dǎo)體存儲裝置?？墒褂靡资曰蚍且资源鎯ρb置。例如，存儲系統(tǒng)110可利用固態(tài)驅(qū)動器(SSD)、多媒體卡(MMC)、嵌入式MMC(eMMC)、減小尺寸的MMC(RS-MMC)和微型-MMC、安全數(shù)碼(SD)卡、小型-SD和微型-SD、通用串行總線(USB)儲存裝置、通用閃速儲存(UFS)裝置、標(biāo)準(zhǔn)閃存(CF)卡、智能媒體(SM)卡、記憶棒等來實現(xiàn)。

用于存儲系統(tǒng)110的儲存裝置可利用諸如動態(tài)隨機存取存儲器(DRAM)和靜態(tài)隨機存取存儲器(SRAM)的易失性存儲裝置或諸如只讀存儲器(ROM)、掩膜只讀存儲器(MROM)、可編程只讀存儲器(PROM)、可擦可編程只讀存儲器(EPROM)、電可擦可編程只讀存儲器(EEPROM)、鐵電隨機存取存儲器(FRAM)、相變RAM(PRAM)、磁阻RAM(MRAM)、電阻式RAM(RRAM)等非易失性存儲裝置來實現(xiàn)。

存儲系統(tǒng)110可包括存儲待被主機102訪問的數(shù)據(jù)的存儲裝置150，和可控制存儲裝置150中的數(shù)據(jù)的儲存的控制器130。

控制器130和存儲裝置150可集成為單一半導(dǎo)體裝置。例如，控制器130和存儲裝置150可集成為被配置為固態(tài)硬盤(SSD)的一個半導(dǎo)體裝置。配置存儲系統(tǒng)110為SSD可通常允許主機102的操作速度的顯著增加。

控制器130和存儲裝置150可集成為配置為諸如以下的存儲卡的單一半導(dǎo)體裝置：個人計算機存儲卡國際聯(lián)合會(PCMCIA)卡、標(biāo)準(zhǔn)閃存(CF)卡、智能媒體(SM)卡(SMC)、記憶棒、多媒體卡(MMC)、RS-MMC和微型-MMC、安全數(shù)碼(SD)卡、小型-SD、微型-SD和SDHC、通用閃速儲存(UFS)裝置等。

而且，例如，存儲系統(tǒng)110可以是或配置計算機、超便攜移動PC(UMPC)、工作站、上網(wǎng)本、個人數(shù)字助理(PDA)、便攜式計算機、網(wǎng)絡(luò)平板、平板電腦、無線手機、移動手機、智能手機、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機、導(dǎo)航裝置、黑匣子、數(shù)碼相機、數(shù)字多媒體廣播(DMB)播放器、三維(3D)電視、智能電視、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖像記錄器、數(shù)字圖像播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、儲存配置、數(shù)據(jù)中心、能夠在無線環(huán)境下傳輸并接收信息的裝置、配置家庭網(wǎng)絡(luò)的各種電子裝置中的一種、配置計算機網(wǎng)絡(luò)的各種電子裝置中的一種、配置遠(yuǎn)程信息處理網(wǎng)絡(luò)的各種電子裝置中的一種、RFID裝置或配置計算系統(tǒng)的各種組成元件中的一種。

存儲裝置可在寫入操作期間儲存由主機102提供的數(shù)據(jù)，并在讀取操作期間將儲存的數(shù)據(jù)提供至主機102。存儲裝置150可包括一個或多個存儲塊152、154和156。存儲塊152、154和156中的每個可包括多個頁。每個頁可包括多個存儲單元，多個字線(WL)可電聯(lián)接至多個存儲單元。存儲裝置150可以是當(dāng)中斷電源時保留儲存的數(shù)據(jù)的非易失性 存儲裝置。根據(jù)一個實施例，存儲裝置可以是閃速存儲器。存儲裝置可以是具有三維(3D)堆棧結(jié)構(gòu)的閃速存儲裝置。在下文中，參照圖2-圖11描述具有三維(3D)堆棧結(jié)構(gòu)的非易失性存儲裝置150的示例。

存儲系統(tǒng)110的控制器可響應(yīng)于來自主機102的請求而控制存儲裝置150?？刂破?30可將從存儲裝置150讀取的數(shù)據(jù)提供至主機102，并將主機102提供的數(shù)據(jù)儲存在存儲裝置150中。為此，控制器130可控制存儲裝置150的諸如讀取、寫入、編程和擦除操作的全部操作。

可使用任何合適的控制器。例如，控制器130可包括主機接口單元132、處理器134、錯誤糾正碼(ECC)單元138、電源管理單元140、NAND閃速控制器142以及存儲器144。

主機接口單元132可處理主機102提供的命令和/或數(shù)據(jù)。主機接口單元132可通過諸如以下的各種接口協(xié)議中的至少一個與主機102通信：通用串行總線(USB)、多媒體卡(MMC)、外圍組件互連高速(PCI-E)、串列SCSI(SAS)、串行高級技術(shù)附件(SATA)、并行高級技術(shù)附件(PATA)、小型計算機系統(tǒng)接口(SCSI)、增強型小型磁盤接口(ESDI)、集成驅(qū)動電路(IDE)等。

ECC單元138可檢測并糾正在讀取操作期間從存儲裝置150讀取的數(shù)據(jù)中的錯誤。可應(yīng)用各種檢測和糾正技術(shù)。例如，當(dāng)錯誤位的數(shù)量大于或等于可糾正錯誤位的閾值數(shù)量時ECC單元138可不糾正錯誤位，并可輸出表示糾正錯誤位失敗的錯誤糾正失敗信號。

ECC單元138可在諸如低密度奇偶檢查(LDPC)碼、博斯-查德胡里-霍昆格姆(BCH)碼、渦輪(turbo)碼、里德-所羅門(RS)碼、卷積碼、遞歸系統(tǒng)碼(RSC)、網(wǎng)格編碼調(diào)制(TCM)、分組編碼調(diào)制(BCM)等編碼調(diào)制的基礎(chǔ)上來執(zhí)行錯誤糾正操作。ECC單元138可包括錯誤檢測和糾正操作所需的任何和所有適合的電路、系統(tǒng)或裝置。

PMU 140可提供并管理用于控制器130的電源，即，用于包括在控 制器130中的組成元件的電源。

NFC 142可用作控制器130和存儲裝置150之間的存儲接口以允許控制器130響應(yīng)于來自主機102的請求控制存儲裝置150。NFC 142可生成用于存儲裝置150的控制信號。例如當(dāng)存儲裝置150為閃速存儲器時，特別地，當(dāng)存儲裝置150為NAND閃速存儲器時，NFC可在處理器134的控制下處理數(shù)據(jù)。

存儲器144可用作存儲系統(tǒng)110和控制器130的工作存儲器，并儲存用于驅(qū)動存儲系統(tǒng)110和控制器130的數(shù)據(jù)?？刂破?30可響應(yīng)于來自主機102的請求控制存儲裝置150。例如，控制器130可將從存儲裝置150讀取的數(shù)據(jù)提供至主機102并將主機102提供的數(shù)據(jù)儲存在存儲裝置150中。當(dāng)控制器130控制存儲裝置150的操作時，存儲器144可儲存被控制器130和存儲裝置150用于諸如讀取、寫入、編程和擦除操作的數(shù)據(jù)。

存儲器144可利用易失性存儲器來實現(xiàn)。例如，存儲器144可利用靜態(tài)隨機存取存儲器(SRAM)或動態(tài)隨機存取存儲器(DRAM)來實現(xiàn)。如上所說，存儲器144可儲存被主機102和存儲裝置150用于讀取和寫入操作的數(shù)據(jù)。為了儲存數(shù)據(jù)，存儲器144可包括程序存儲器、數(shù)據(jù)存儲器、寫入緩沖器、讀取緩沖器、映射(map)緩沖器等。

處理器134可控制存儲系統(tǒng)110的一個或多個一般操作。處理器134可響應(yīng)于來自主機102的寫入請求或讀取請求而控制對存儲裝置150的寫入操作或讀取操作。處理器134可驅(qū)動被稱為閃速轉(zhuǎn)換層(FTL)的固件以控制存儲系統(tǒng)110的一般操作。處理器134可利用微處理器來實現(xiàn)。處理器可利用中央處理單元(CPU)來實現(xiàn)。

管理單元(未示出)可被包括在處理器134中，并可執(zhí)行例如存儲裝置150的壞塊管理。因此，管理單元可發(fā)現(xiàn)包括在存儲裝置150中的對于進一步使用處于不滿意狀態(tài)的壞存儲塊，并在壞存儲塊上執(zhí)行壞塊管理。當(dāng)存儲裝置150為閃速存儲器例如NAND閃速存儲器時，由于 NAND邏輯功能的特征編程失敗可發(fā)生在寫入操作期間。壞塊管理可將編程失敗的存儲塊或壞存儲塊的數(shù)據(jù)編程到新的存儲塊中。由于編程失敗產(chǎn)生的壞塊可使存儲裝置，尤其是具有3D堆棧結(jié)構(gòu)的存儲裝置的利用效率惡化，并因此負(fù)面地影響存儲系統(tǒng)100的可靠性。

參照圖2，根據(jù)實施例，存儲裝置150可包括多個存儲塊，例如，第0到第N-1塊210-240。多個存儲塊210-240中的每個可包括多個頁，例如，2^M個頁(2^M頁)。多個頁中的每個可包括多個存儲單元，多個字線可電聯(lián)接至多個存儲單元。

根據(jù)可被儲存或表達在每個存儲單元中的位的數(shù)量，存儲塊可以是單層單元(SLC)存儲塊或多層單元(MLC)存儲塊。SLC存儲塊可包括利用各自能夠存儲1位數(shù)據(jù)的存儲單元實現(xiàn)的多個頁。MLC存儲塊可包括利用各自能夠存儲多位數(shù)據(jù)，例如兩位數(shù)據(jù)或多位數(shù)據(jù)的存儲單元實現(xiàn)的多個頁。包括利用各自能夠存儲3位數(shù)據(jù)的存儲單元實現(xiàn)的多個頁的MLC存儲塊可被應(yīng)用且將被稱為三層單元(TLC)存儲塊。

多個存儲塊210-240中的每個可在讀取操作期間儲存主機裝置102提供的數(shù)據(jù)，并可在讀取操作期間將儲存的數(shù)據(jù)提供至主機102。

參照圖3，存儲裝置150的存儲塊152可包括分別電聯(lián)接至位線BL0至BLm-1的多個單元字符串340。每列的單元字符串340可包括至少一個漏極選擇晶體管DST和至少一個源極選擇晶體管SST。多個存儲單元或多個存儲單元晶體管MC0至MCn-1可字符串聯(lián)地電聯(lián)接在選擇晶體管DST和SST之間。各自的存儲單元MC0至MCn-1可通過每個都儲存多位的數(shù)據(jù)信息的多層單元(MLC)來配置。字符串340可分別電聯(lián)接至相應(yīng)的位線BL0至BLm-1。以供參考，在圖3中，‘DSL’表示漏極選擇線，‘SSL’表示源極選擇線，且‘CSL’表示共源線。

盡管存儲塊152通過NAND閃速存儲單元來配置，但應(yīng)注意的是，存儲塊152在其他實施例中可通過NOR閃速存儲器、結(jié)合至少兩種存儲單元的混合閃速存儲器或控制器內(nèi)置存儲芯片中的一個NAND閃速存 儲器來實現(xiàn)。同樣，半導(dǎo)體裝置的操作特征可不僅應(yīng)用于電荷存儲層通過導(dǎo)電浮柵來配置的閃速存儲裝置而且可應(yīng)用于電荷存儲層通過介電層來配置的電荷捕獲閃存(CTF)。

存儲裝置150的電壓供應(yīng)塊310可提供根據(jù)操作模式待被供應(yīng)至各自的字線的字線電壓，例如編程電壓、讀取電壓或過電壓。電壓供應(yīng)塊310可提供待被供應(yīng)至體材料(bulks)例如其中形成有存儲單元的阱區(qū)的電壓。電壓供應(yīng)塊310可在控制電路(未示出)的控制下執(zhí)行電壓生成操作。電壓供應(yīng)塊310可生成多個可變的讀取電壓以生成多個讀取數(shù)據(jù)，在控制電路的控制下選擇存儲單元陣列的存儲塊或扇區(qū)中的一個，選擇所選擇的存儲塊的字線中的一個，以及將字線電壓提供至所選擇的字線和未選擇的字線。

存儲裝置150的讀取/寫入電路320可由控制電路控制，且可根據(jù)操作模式用作傳感放大器或?qū)懭腧?qū)動器。在驗證/正常的讀取操作期間，讀取/寫入電路320可用作用于從存儲單元陣列讀取數(shù)據(jù)的傳感放大器。同樣，在編程操作期間，讀取/寫入電路320可用作根據(jù)待被存儲在存儲單元陣列中的數(shù)據(jù)驅(qū)動位線的寫入驅(qū)動器。讀取/寫入電路320可在編程操作期間從緩沖器(未示出)接收待被寫入存儲單元陣列中的數(shù)據(jù)，且可根據(jù)輸入的數(shù)據(jù)驅(qū)動位線。為此，讀取/寫入電路320可包括分別對應(yīng)于列(或位線)或列對(或位線對)的多個頁緩沖器322、324和326，且多個鎖存器(未示出)可包括在頁緩沖器322、324和326中的每個中。

圖4-圖11是示出存儲裝置150的各方面的示意圖。

如圖4-圖11所示，存儲裝置150可包括多個存儲塊BLK0至BLKN-1，且存儲塊BLK0至BLKN-1中的每個可以三維(3D)結(jié)構(gòu)或縱向結(jié)構(gòu)來實現(xiàn)。各自的存儲塊BLK0至BLKN-1可包括在第一至第三方向例如x軸方向、y軸方向和z軸方向延伸的結(jié)構(gòu)。

各自的存儲塊BLK0至BLKN-1可包括在第二方向延伸的多個 NAND字符串NS(圖8)。多個NAND字符串NS可在第一方向和第三方向上提供。每個NAND字符串NS可電聯(lián)接至位線BL、至少一個源極選擇線SSL、至少一個地選擇線GSL、多個字線WL、至少一個虛擬字線DWL以及公共源線CSL。各自的存儲塊BLK0至BLKN-1可電聯(lián)接至多個位線BL、多個源極選擇線SSL、多個地選擇線GSL、多個字線WL、多個虛擬字線DWL以及多個公共源線CSL。

圖5是圖4所示的多個存儲塊BLK0至BLKN-1中的一個存儲塊BLKi的立體圖。圖6是沿圖5所示的存儲塊BLKi的線I-I’的截面圖。

參照圖5和圖6，存儲塊BLKi可包括在第一至第三方向延伸的結(jié)構(gòu)。

存儲塊可包括包含摻雜有第一類型雜質(zhì)的硅材料的基板5111。例如，基板5111可包括摻雜有p-型雜質(zhì)的硅材料或可以是p-型阱，例如，袋(pocket)p阱，且包括圍繞p-型阱的n-型阱。盡管在所示的實施例中假定基板5111是p-型硅，但應(yīng)注意的是基板5111不限于p-型硅。

在第一方向延伸的多個摻雜區(qū)域5311-5314可被設(shè)置在基板5111上。摻雜區(qū)域在第三方向上以均勻的間隔隔開。多個摻雜區(qū)域5311-5314可包含不同于基板5111中使用的雜質(zhì)的第二類型的雜質(zhì)。例如，多個摻雜區(qū)域5311-5314可摻雜有n-型雜質(zhì)。盡管在此假定第一至第四摻雜區(qū)域5311-5314是n-型，但是應(yīng)注意的是第一至第四摻雜區(qū)域5311-5314并不限于n-型。

在第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的基板5111上的區(qū)域中，在第一方向延伸的多個介電材料區(qū)域5112可在第二方向上以均勻的間隔隔開。介電材料區(qū)域5112和基板5111還可在第二方向上以預(yù)定距離彼此隔開。介電材料區(qū)域5112可包括任何合適的介電材料，例如，二氧化硅。

在兩個連續(xù)的摻雜區(qū)域之間例如摻雜區(qū)域5311和5312之間的基板5111上的區(qū)域中，多個柱狀物5113在第一方向上以均勻的間隔隔開。 柱狀物5113在第二方向上延伸且可穿過介電材料區(qū)域5112使得它們可與基板5111電聯(lián)接。每個柱狀物5113可包括一種或多種材料。例如，每個柱狀物5113可包括內(nèi)層5115和外表面層5114。表面層5114可包括摻雜有雜質(zhì)的摻雜硅的材料。例如，表面層5114可包括摻雜有與基板5111相同的或相同類型的雜質(zhì)的硅材料。盡管在此假定例如表面層5114可包括p-型硅，但表面層5114不限于p-型硅且本領(lǐng)域技術(shù)人員可容易地想到基板5111和柱狀物5113的表面層5114可摻雜有n-型雜質(zhì)的其他實施例。

每個柱狀物5113的內(nèi)層5115可由介電材料制成。內(nèi)層5115可以是或包括介電材料，例如二氧化硅。

在第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的區(qū)域中，介電層5116可沿介電材料區(qū)域5112、柱狀物5113和基板5111的暴露表面設(shè)置。介電層5116的厚度可小于介電材料區(qū)域5112之間的距離的一半。換言之，可設(shè)置不同于介電材料5112和介電層5116的材料的區(qū)域，可設(shè)置在(i)介電層5116(設(shè)置在介電材料區(qū)域5112的第一介電材料的底部表面上)和(ii)設(shè)置在介電材料區(qū)域5112的第二介電材料的頂部表面上的介電層5116之間。介電材料區(qū)域5112位于第一介電材料下面。

在連續(xù)的摻雜區(qū)域之間的諸如第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的區(qū)域的區(qū)域中，多個導(dǎo)電材料區(qū)域5211-5291可設(shè)置在介電層5116的暴露表面上。多個導(dǎo)電材料區(qū)域在與多個介電材料區(qū)域5112的交叉配置中在第一方向上延伸且在第二方向上以均勻的間隔隔開。介電層5116填充導(dǎo)電材料區(qū)域與介電材料區(qū)域5112之間的空間。因此例如，在第一方向延伸的導(dǎo)電材料區(qū)域5211可設(shè)置在鄰近基板5111的介電材料區(qū)域5112和基板5111之間。具體地，在第一方向延伸的導(dǎo)電材料區(qū)域5211可設(shè)置在(i)設(shè)置在基板5111上的介電層5116和(ii)設(shè)置在鄰近基板5111的介電材料區(qū)域5112的底部表面上的介電層5116之間。

在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291中的每個可設(shè)置在(i)設(shè)置在介電材料區(qū)域5112中的一個的頂部表面上的介電層5116和(ii)設(shè)置在下一個介電材料區(qū)域5112的底部表面上的介電層5116之間。在第一方向延伸的導(dǎo)電材料區(qū)域5221-5281可設(shè)置在介電材料區(qū)域5112之間。在第一方向延伸的導(dǎo)電材料區(qū)域5291可設(shè)置在最上面的介電材料5112上。在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291可以是或包括金屬材料。在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291可以是或包括諸如多晶硅的導(dǎo)電材料。

在第二摻雜區(qū)域5312和第三摻雜區(qū)域5313之間的區(qū)域中，可設(shè)置與第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間的結(jié)構(gòu)相同的結(jié)構(gòu)。例如，在第二摻雜區(qū)域5312和第三摻雜區(qū)域5313之間的區(qū)域中，可設(shè)置在第一方向延伸的多個介電材料區(qū)域5112、連續(xù)地設(shè)置在第一方向且在第二方向上穿過多個介電材料區(qū)域5112的多個柱狀物5113、設(shè)置在多個介電材料區(qū)域5112和多個柱狀物5113的暴露表面上的介電層5116以及在第一方向延伸的多個導(dǎo)電材料區(qū)域5212-5292。

在第三摻雜區(qū)域5313和第四摻雜區(qū)域5314之間的區(qū)域中，可設(shè)置與第一摻雜區(qū)域5311和第二摻雜區(qū)域5312之間相同的結(jié)構(gòu)。例如，在第三摻雜區(qū)域5313和第四摻雜區(qū)域5314之間的區(qū)域中，可設(shè)置在第一方向延伸的多個介電材料區(qū)域5112、順序地設(shè)置在第一方向且在第二方向上穿過多個介電材料區(qū)域5112的多個柱狀物5113、設(shè)置在多個介電材料區(qū)域5112和多個柱狀物5113的暴露表面上的介電層5116以及在第一方向延伸的多個導(dǎo)電材料區(qū)域5213-5293。

漏極5320可分別設(shè)置在多個柱狀物5113上。漏極5320可以是摻雜有第二類型雜質(zhì)的硅材料。漏極5320可以是摻雜有n-型雜質(zhì)的硅材料。盡管為了方便起見假定漏極5320包括n-型硅，但應(yīng)注意的是，漏極5320不限于n-型硅。例如，每個漏極5320的寬度可大于每個對應(yīng)的柱狀物5113的寬度。每個漏極5320可以板(pad)的形狀設(shè)置在每個對應(yīng)的柱 狀物5113的頂部表面上。

在第三方向延伸的導(dǎo)電材料區(qū)域5331-5333可設(shè)置在漏極5320上。導(dǎo)電材料區(qū)域5331-5333可在第一方向上順序地設(shè)置。各自的導(dǎo)電材料區(qū)域5331-5333可與相應(yīng)區(qū)域的漏極5320電聯(lián)接。漏極5320和在第三方向延伸的導(dǎo)電材料區(qū)域5331-5333可通過接觸插頭電聯(lián)接。在第三方向延伸的導(dǎo)電材料區(qū)域5331-5333可以是金屬材料。在第三方向延伸的導(dǎo)電材料區(qū)域5331-5333可以是諸如多晶硅的導(dǎo)電材料。

在圖5和圖6中，各自的柱狀物5113可與介電層5116和在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293一起形成字符串。各自的柱狀物5113可與介電層5116和在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293一起形成NAND字符串NS。每個NAND字符串NS可包括多個晶體管結(jié)構(gòu)TS。

圖7是圖6所示的晶體管結(jié)構(gòu)TS的剖視圖。

參照圖7，在圖6所示的晶體管結(jié)構(gòu)TS中，介電層5116可包括第一至第一子介電層5117、第二子介電層5118和第三子介電層5119。

在每個柱狀物5113中的p型硅的表面層5114可作為主體。鄰近柱狀物5113的第一子介電層5117可作為隧穿介電層，且可包括熱氧化層。

第二子介電層5118可作為電荷儲存層。第二子介電層5118可作為電荷捕獲層，且可包括氮化物層或諸如氧化鋁層、氧化鉿層等金屬氧化物層。

鄰近導(dǎo)電材料5233的第三子介電層5119可作為阻斷介電層。鄰近在第一方向延伸的導(dǎo)電材料5233的第三子介電層5119可形成為單層或多層。第三子介電層5119可以是介電常數(shù)大于第一子介電層5117和第二子介電層5118的諸如氧化鋁層、氧化鉿層等的高k介電層。

導(dǎo)電材料5233可作為柵(gate)或控制柵。即，柵或控制柵5233、阻斷介電層5119、電荷存儲層5118、隧穿介電層5117和主體5114可形成晶體管或存儲單元晶體管結(jié)構(gòu)。例如，第一子介電層5117、第二子 介電層5118和第三子介電層5119可形成氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)。在一個實施例中，為方便起見，在每個柱狀物5113中的p-型硅的表面層5114將被稱為第二方向上的主體。

存儲塊BLKi可包括多個柱狀物5113。即，存儲塊BLKi可包括多個NAND字符串NS。詳細(xì)地，存儲塊BLKi可包括在第二方向或垂直于基板5111的方向上延伸的多個NAND字符串NS。

每個NAND字符串NS可包括設(shè)置在第二方向上的多個晶體管結(jié)構(gòu)TS。每個NAND字符串NS的多個晶體管結(jié)構(gòu)TS中的至少一個可作為字符串源晶體管SST。每個NAND字符串NS的多個晶體管結(jié)構(gòu)TS中的至少一個可作為地選擇晶體管GST。

柵或控制柵可對應(yīng)于在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293。換言之，柵或控制柵可在第一方向上延伸且形成字線和至少兩個選擇線、至少一個源極選擇線SSL和至少一個地選擇線GSL。

在第三方向延伸的導(dǎo)電材料區(qū)域5331-5333可電聯(lián)接至NAND字符串NS的一端。在第三方向延伸的導(dǎo)電材料區(qū)域5331-5333可作為位線BL。即，在一個存儲塊BLKi中，多個NAND字符串NS可電聯(lián)接至一個位線BL。

在第一方向延伸的第二類型摻雜區(qū)域5311-5314可被設(shè)置至NAND字符串NS的其他端。在第一方向延伸的第二類型摻雜區(qū)域5311-5314可作為公共源線CSL。

即，存儲塊BLKi可包括多個在垂直于基板5111的方向例如第二方向上延伸的NAND字符串NS，且可作為例如電荷捕獲類型存儲器的NAND閃速存儲塊，在NAND閃速存儲塊中，多個NAND字符串NS電聯(lián)接至一個位線BL。

盡管圖5-圖7中示出了在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293設(shè)置在9層中，但應(yīng)注意的是，在第一方向延伸 的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293不限于設(shè)置在9層中。例如，在第一方向延伸的導(dǎo)電材料區(qū)域可設(shè)置在8層、16層或任何多個層中。換言之，在一個NAND字符串NS中，晶體管的數(shù)量可以是8個、16個或更多。

盡管圖5-圖7中示出了3個NAND字符串NS電聯(lián)接至一個位線BL，但應(yīng)注意的是，實施例不限于具有電聯(lián)接至一個位線BL的3個NAND字符串NS。在存儲塊BLKi中，m個NAND字符串NS可電聯(lián)接至一個位線BL，m為正整數(shù)。根據(jù)電聯(lián)接至一個位線BL的NAND字符串NS的數(shù)量，也可控制在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293的數(shù)量和公共源線5311-5314的數(shù)量。

進一步的，盡管圖5-圖7中示出了3個NAND字符串NS電聯(lián)接至一個在第一方向延伸的導(dǎo)電材料，但應(yīng)注意的是，實施例不限于具有電聯(lián)接至一個在第一方向延伸的導(dǎo)電材料的3個NAND字符串NS。例如，n個NAND字符串NS可電聯(lián)接至一個在第一方向延伸的導(dǎo)電材料，n為正整數(shù)。根據(jù)電聯(lián)接至一個在第一方向延伸的導(dǎo)電材料的NAND字符串NS的數(shù)量，也可控制位線5331-5333的數(shù)量。

圖8是示出如參照圖5-圖7所述的具有第一結(jié)構(gòu)的存儲塊BLKi的等效電路簡圖。

參照圖8，塊BLKi在第一位線BL1和公共源線CSL之間可具有多個NAND字符串NS11-NS31。第一位線BL1可對應(yīng)于圖5和6的在第三方向延伸的導(dǎo)電材料區(qū)域5331。NAND字符串NS12-NS32可設(shè)置在第二位線BL2和公共源線CSL之間。第二位線BL2可對應(yīng)于圖5和6的在第三方向延伸的導(dǎo)電材料區(qū)域5332。NAND字符串NS13-NS33可設(shè)置在第三位線BL3和公共源線CSL之間。第三位線BL3可對應(yīng)于圖5和圖6的在第三方向延伸的導(dǎo)電材料區(qū)域5333。

每個NAND字符串NS的源極選擇晶體管SST可電聯(lián)接至相應(yīng)的位線BL。每個NAND字符串NS的地選擇晶體管GST可電聯(lián)接至公共源線 CSL。存儲單元MC可設(shè)置在每個NAND字符串NS的源極選擇晶體管SST和地選擇晶體管GST之間。

在該示例中，NAND字符串NS可由行和列的單元定義，且電聯(lián)接至一個位線的NAND字符串NS可形成一列。電聯(lián)接至第一位線BL1的NAND字符串NS11-NS31可相當(dāng)于第一列，電聯(lián)接至第二位線BL2的NAND字符串NS12-NS32可相當(dāng)于第二列，電聯(lián)接至第三位線BL3的NAND字符串NS13-NS33可相當(dāng)于第三列。電聯(lián)接至一個源極選擇線SSL的NAND字符串NS可形成一行。電聯(lián)接至第一源極選擇線SSL1的NAND字符串NS11-NS31可形成第一行，電聯(lián)接至第二源極選擇線SSL2的NAND字符串NS12-NS32可形成第二行，電聯(lián)接至第三源極選擇線SSL3的NAND字符串NS13-NS33可形成第三行。

在每個NAND字符串NS中，可定義高度。在每個NAND字符串NS中，鄰近地選擇晶體管GST的存儲單元MC1的高度可具有值‘1’。在每個NAND字符串NS中，當(dāng)從基板5111被測量時，存儲單元的高度可隨著存儲單元靠近源極選擇晶體管SST而增加。例如，在每個NAND字符串NS中，鄰近源極選擇晶體管SST的存儲單元MC6的高度可為7。

在相同行中的NAND字符串NS的源極選擇晶體管SST可共享源極選擇線SSL。在不同行中的NAND字符串NS的源極選擇晶體管SST可分別電聯(lián)接至不同的源極選擇線SSL1、SSL2和SSL3。

相同行中的NAND字符串NS中的相同高度處的存儲單元可共享字線WL。即，在相同高度處，電聯(lián)接至不同行中的NAND字符串NS的存儲單元MC的字線WL可電聯(lián)接。相同行的NAND字符串NS中相同高度處的虛擬存儲單元DMC可共享虛擬字線DWL。即，在相同高度或水平處，電聯(lián)接至不同行中的NAND字符串NS的虛擬存儲單元DMC的虛擬字線DWL可電聯(lián)接。

位于相同水平或高度或?qū)犹幍淖志€WL或虛擬字線DWL可與設(shè)置有在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293 的層處的另一個電聯(lián)接。在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293可通過接觸部共同電聯(lián)接至上層。在上層處，在第一方向延伸的導(dǎo)電材料區(qū)域5211-5291、5212-5292和5213-5293可電聯(lián)接。換言之，在相同行中的NAND字符串NS的地選擇晶體管GST可共享地選擇線GSL。進一步地，在不同行中的NAND字符串NS的地選擇晶體管GST可共享地選擇線GSL。即，NAND字符串NS11-NS13、NS21-NS23和NS31-NS33可電聯(lián)接至地選擇線GSL。

公共源線CSL可電聯(lián)接至NAND字符串NS。在有源區(qū)域上和在基板5111上，第一至第四摻雜區(qū)域5311-5314可電聯(lián)接。第一至第四摻雜區(qū)域5311-5314可通過接觸部電聯(lián)接至上層，在上層處，第一至第四摻雜區(qū)域5311-5314可電聯(lián)接。

例如，如圖8所示，相同高度或水平的字線WL可電聯(lián)接。因此，當(dāng)選擇特定高度處的字線WL時，電聯(lián)接至字線WL的所有NAND字符串NS可被選擇。在不同行中的NAND字符串NS可電聯(lián)接至不同源極選擇線SSL。因此，在電聯(lián)接至相同字線WL的NAND字符串NS，通過選擇源極選擇線SSL1-SSL3中的一個，在未選擇的行中的NAND字符串NS可與位線BL1-BL3電隔離。換言之，通過選擇源極選擇線SSL1-SSL3中的一個，NAND字符串NS的行可被選擇。而且，通過選擇源極選擇線SSL1-SSL3中的一個，在選擇的行中的NAND字符串NS可在列的單元中被選擇。

在每個NAND字符串NS中，可設(shè)置虛擬存儲單元DMC。在圖8中，虛擬存儲單元DMC可在每個NAND字符串NS中被設(shè)置在第三存儲單元MC3和第四存儲單元MC4之間。即，第一至第三存儲單元MC1-MC3可設(shè)置在虛擬存儲單元DMC和地選擇晶體管GST之間。第四至第六存儲單元MC4-MC6可設(shè)置在虛擬存儲單元DMC和源極選擇晶體管SSL之間。每個NAND字符串NS的存儲單元MC可被虛擬存儲單元DMC劃分成存儲單元組。在劃分的存儲單元組中，鄰近地選擇晶體管GST的 存儲單元例如MC1-MC3可被稱為較低存儲單元組，且鄰近字符串選擇晶體管SST的存儲單元例如MC4-MC6可被稱為較高存儲單元組。

在下文中，將參照圖9-11做出詳細(xì)說明，圖9-11示出根據(jù)本發(fā)明的另一個實施例的存儲系統(tǒng)中的存儲裝置。

具體地，圖9是示意性說明不同于上文參照圖5-8所述的第一結(jié)構(gòu)的利用三維(3D)非易失性存儲裝置實現(xiàn)的存儲裝置的立體圖。圖10是示出沿圖9的線VII-VII＇的存儲塊BLKj的剖視圖。

參照圖9和10，存儲塊BLKj可包括在第一至第三方向延伸的結(jié)構(gòu)且可包括基板6311?；?311可包括摻雜有第一類型雜質(zhì)的硅材料。例如，基板6311可包括摻雜有p-型雜質(zhì)的硅材料或可以是p-型阱例如袋p-阱，且包括圍繞p-型阱的n-型阱。盡管在所示實施例中假定基板6311為p-型硅，但應(yīng)注意的是，基板6311不限于p-型硅。

在x軸方向和y軸方向延伸的第一至第四導(dǎo)電材料區(qū)域6321-6324設(shè)置在基板6311上方。第一至第四導(dǎo)電材料區(qū)域6321-6324可在z軸方向上隔開預(yù)定距離。

在x軸方向和y軸方向延伸的第五至第八導(dǎo)電材料區(qū)域6325-6328可設(shè)置在基板6311上方。第五至第八導(dǎo)電材料區(qū)域6325-6328可在z軸方向上隔開預(yù)定距離。第五至第八導(dǎo)電材料區(qū)域6325-6328可在y軸方向上與第一至第四導(dǎo)電材料區(qū)域6321-6324隔開。

可設(shè)置穿過第一至第四導(dǎo)電材料區(qū)域6321-6324的多個下部柱狀物DP。每個下部柱狀物DP在z軸方向上延伸。而且，可設(shè)置穿過第五至第八導(dǎo)電材料區(qū)域6325-6328的多個上部柱狀物UP。每個上部柱狀物UP在z軸方向上延伸。

下部柱狀物DP和上部柱狀物UP中的每個可包括內(nèi)部材料6361、中間層6362和表面層6363。中間層6362可用作單元晶體管的通道。表面層6363可包括阻斷介電層、電荷存儲層和隧穿介電層。

下部柱狀物DP和上部柱狀物UP可通過管柵PG電聯(lián)接。管柵PG可 被設(shè)置在基板6311中。例如，管柵PG可包括與下部柱狀物DP和上部柱狀物UP相同的材料。

在x軸方向和y軸方向延伸的第二類型的摻雜材料6312可設(shè)置在下部柱狀物DP上方。例如，第二類型的摻雜材料6312可包括n-型硅材料。第二類型的摻雜材料6312可用作公共源線CSL。

漏極6340可設(shè)置在上部柱狀物UP上方。漏極6340可包括n-型硅材料。在y軸方向上延伸的第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352可設(shè)置在漏極6340上方。

第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352可在x軸方向上分開。第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352可由金屬形成。第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352和漏極6340可通過接觸插頭電聯(lián)接。第一上部導(dǎo)電材料區(qū)域6351和第二上部導(dǎo)電材料區(qū)域6352分別作為第一位線BL1和第二位線BL2。

第一導(dǎo)電材料6321可作為源極選擇線SSL，第二導(dǎo)電材料6322可作為第一虛擬位線DWL1，第三導(dǎo)電材料區(qū)域6323和第四導(dǎo)電材料區(qū)域6324分別作為第一主字線MWL1和第二主字線MWL2。第五導(dǎo)電材料區(qū)域6325和第六導(dǎo)電材料區(qū)域6326分別作為第三主字線MWL3和第四主字線MWL4，第七導(dǎo)電材料6327可作為第二虛擬位線DWL2，第八導(dǎo)電材料6328可作為漏極選擇線DSL。

下部柱狀物DP和鄰近下部柱狀物DP的第一至第四導(dǎo)電材料區(qū)域6321-6324形成下部字符串。上部柱狀物UP和鄰近上部柱狀物UP的第五至第八導(dǎo)電材料區(qū)域6325-6328形成上部字符串。下部字符串和上部字符串可通過管柵PG電聯(lián)接。下部字符串的一端可電聯(lián)接至作為公共源線CSL的第二類型的摻雜材料6312。上部字符串的一端可通過漏極6340電聯(lián)接至對應(yīng)的位線。一個下部字符串和一個上部字符串形成一個單元字符串，其電聯(lián)接在作為共源線CSL的第二類型的摻雜材料 6312和作為位線BL的上部導(dǎo)電材料層6351-6352中的對應(yīng)的一個之間。

即，下部字符串可包括源極選擇晶體管SST、第一虛擬存儲單元DMC1、第一主存儲單元MMC1和第二主存儲單元MMC2。上部字符串可包括第三主存儲單元MMC3、第四主存儲單元MMC4、第二虛擬存儲單元DMC2和漏極選擇晶體管DST。

在圖9和10中，上部字符串和下部字符串可形成NAND字符串NS，NAND字符串NS可包括多個晶體管結(jié)構(gòu)TS。由于上文參照圖7詳細(xì)地描述了包括在圖9和10中的NAND字符串NS中的晶體管結(jié)構(gòu)，所以在此將省略其詳細(xì)說明。

圖11是示出具有如上參照圖9和10所述的第二結(jié)構(gòu)的存儲塊BLKj的等效電路的電路圖。為方便起見，僅示出形成第二結(jié)構(gòu)中的存儲塊BLKj中的一對的第一字符串和第二字符串。

參照圖11，在具有第二結(jié)構(gòu)的存儲塊BLKj中，單元字符串中的每個都利用如上參照圖9和10所述的通過管柵PG電聯(lián)接的一個上部字符串和一個下部字符串來實現(xiàn)，可以這種方式設(shè)置單元字符串以定義多個對。

例如，在具有第二結(jié)構(gòu)的存儲塊BLKj中，存儲單元CG0-CG31沿第一通道CH1(未示出)堆疊，例如，至少一個源極選擇柵SSG1和至少一個漏極選擇柵DSG1可形成第一字符串ST1，以及存儲單元CG0-CG31沿第二通道CH2(未示出)堆疊，例如，至少一個源極選擇柵SSG2和至少一個漏極選擇柵DSG2可形成第二字符串ST2。

第一字符串ST1和第二字符串ST2可電聯(lián)接至相同漏極選擇線DSL和相同源極選擇線SSL。第一字符串ST1可電聯(lián)接至第一位線BL1，第二字符串ST2可電聯(lián)接至第二位線BL2。

盡管在圖11中描述了第一字符串ST1和第二字符串ST2可電聯(lián)接至相同漏極選擇線DSL和相同源極選擇線SSL，但可認(rèn)為第一字符串ST1和第二字符串ST2可電聯(lián)接至相同源極選擇線SSL和相同位線BL、 第一字符串ST1可電聯(lián)接至第一漏極選擇線DSL1以及第二字符串ST2可電聯(lián)接至第二漏極選擇線SDL2。進一步地，可認(rèn)為第一字符串ST1和第二字符串ST2可電聯(lián)接至相同漏極選擇線DSL和相同位線BL、第一字符串ST1可電聯(lián)接至第一源極選擇線SSL1以及第二字符串ST2可電聯(lián)接至第二源極選擇線SSL2。

圖12是示出根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)110的預(yù)取操作的簡圖。

參照圖12，存儲系統(tǒng)110可在設(shè)定輸入時間間隔內(nèi)根據(jù)基于主機102提供的地址的存儲裝置300的訪問模式執(zhí)行預(yù)取操作。

在圖12中，在各個節(jié)點的帶圓圈的數(shù)字“4”、“1”、“9”、“8”、“2”和“7”表示隨著相應(yīng)的訪問命令例如編程和讀取命令設(shè)置的地址值。在圖12中，聯(lián)接兩個地址節(jié)點的箭頭表示由兩個節(jié)點地址表示的訪問命令的輸入順序。因此，根據(jù)圖12，在隨著相應(yīng)的訪問命令設(shè)置具有值“4”的地址之后，設(shè)置具有值“1”、“9”或“8”的地址。同樣地，圖12提供了在隨著相應(yīng)的訪問命令提供具有值“9”的地址之后，隨著相應(yīng)的訪問命令設(shè)置具有值“2”的地址，而在隨著相應(yīng)的訪問命令設(shè)置具有值“8”的地址之后，隨著相應(yīng)的訪問命令設(shè)置具有值“7”的地址。

此外，箭頭上方所示的指示“R1”、“R5W1”、“W4”、“R5W1”、“W4R1”等表示訪問操作(例如編程和讀取操作)的訪問模式(例如，類型和數(shù)量)以響應(yīng)在設(shè)定輸入時間間隔內(nèi)在每個箭頭的兩個節(jié)點處設(shè)置有地址的相應(yīng)的訪問命令(例如編程和讀取命令)。

例如，連接具有值“4”和“9”的地址的兩個節(jié)點的箭頭上方所示的指示“R5W1”表示在設(shè)定輸入時間間隔內(nèi)根據(jù)前者的值“4”的地址執(zhí)行五個(5)讀取操作和一個(1)編程操作，然后在五個(5)讀取操作和一個(1)編程操作后根據(jù)后者的值“9”的地址執(zhí)行讀取操作。

例如，連接具有值“4”和“1”的地址的兩個節(jié)點的箭頭上方所示的指示“R1”表示在設(shè)定輸入時間間隔內(nèi)根據(jù)前者的值“4”的地址執(zhí)行一個(1)讀取操作，然后在單個讀取操作后根據(jù)后者的值“1”的地址執(zhí)行讀取操作。

例如，連接具有值“4”和“8”的地址的兩個節(jié)點的箭頭上方所示的指示“W4”表示在設(shè)定輸入時間間隔內(nèi)根據(jù)前者的值“4”的地址執(zhí)行四個(4)編程操作，然后在四個(4)編程操作的每個后根據(jù)后者的值“8”的地址執(zhí)行讀取操作。

例如，連接具有值“9”和“2”的地址的兩個節(jié)點的箭頭上方所示的指示“R4W1”表示在設(shè)定輸入時間間隔內(nèi)根據(jù)前者的值“9”的地址執(zhí)行四個(4)讀取操作和一個(1)編程操作，然后在四個(4)讀取操作和一個(1)編程操作的每個后根據(jù)后者的值“2”的地址執(zhí)行讀取操作。

例如，連接具有值“8”和“7”的地址的兩個節(jié)點的箭頭上方所示的指示“R1W4”表示在設(shè)定輸入時間間隔內(nèi)根據(jù)前者的值“8”的地址執(zhí)行一個(1)讀取操作和四個(4)編程操作，然后在一個(1)讀取操作和四個(4)編程操作后根據(jù)后者的值“7”的地址執(zhí)行讀取操作。

對應(yīng)于每個箭頭的兩個節(jié)點所示的一對在先地址和在后地址的訪問操作之間的設(shè)定輸入時間間隔可根據(jù)系統(tǒng)設(shè)計變化。

根據(jù)一個實施例，存儲系統(tǒng)110可根據(jù)存儲裝置300的訪問模式執(zhí)行預(yù)取操作。例如，存儲系統(tǒng)110可在設(shè)定輸入時間間隔內(nèi)根據(jù)執(zhí)行的訪問操作的數(shù)量大于根據(jù)一對在先地址和在后地址之間的在先地址的參考數(shù)量的多個訪問模式中的訪問模式執(zhí)行預(yù)取操作。訪問模式(即圖12的“R1”、“R5W1”、“W4”、“R5W1”、“W4R1”等)可通過在設(shè)定輸入時間間隔內(nèi)輸入的一對在先地址和在后地址，例如圖12的在每個箭頭的兩個節(jié)點處的地址對<4，1>、<4，9>、<4，8>、<9， 2>和<8，7>來定義。

例如，如果編程操作的參考數(shù)量設(shè)定為四個(4)，則一對在先地址和在后地址可被設(shè)定為“編程預(yù)取模式”，其中，一對在先地址和在后地址之間可在設(shè)定輸入時間間隔內(nèi)根據(jù)在先地址執(zhí)行四個或更多編程操作。而且，例如，當(dāng)讀取操作的參考數(shù)量為四個(4)時，則一對在先地址和在后地址可被設(shè)定為“讀取預(yù)取模式”，其中，一對在先地址和在后地址之間可在設(shè)定輸入時間間隔內(nèi)根據(jù)在先地址執(zhí)行四個或更多讀取操作。參考數(shù)量的具體值可根據(jù)系統(tǒng)設(shè)計變化。

因此，根據(jù)圖12的示例，兩個(2)“編程預(yù)取模式”可被定義或設(shè)定為：一對具有值“4”的在先地址和具有值“8”的在后地址，因為在設(shè)定輸入時間間隔內(nèi)根據(jù)值“4”的在先地址執(zhí)行四個(4)編程操作然后在四個(4)編程操作中的每個后根據(jù)值“8”的在后地址執(zhí)行讀取操作；以及一對具有值“8”的在先地址和值“7”的在后地址，因為在設(shè)定輸入時間間隔內(nèi)根據(jù)值“8”的在先地址執(zhí)行四個(4)編程操作然后在四個(4)編程操作中的每個后根據(jù)值“7”的在后地址執(zhí)行讀取操作。

同樣，根據(jù)圖12的示例，兩個(2)“讀取預(yù)取模式”可被定義或設(shè)定為：一對具有值“4”的在先地址和值“9”的在后地址，因為在設(shè)定輸入時間間隔內(nèi)根據(jù)值“4”的在先地址執(zhí)行五個(5)讀取操作然后在五個(5)讀取操作中的每個后根據(jù)值“9”的在后地址執(zhí)行讀取操作；以及一對具有值“9”的在先地址和值“2”的在后地址，因為在設(shè)定輸入時間間隔內(nèi)根據(jù)值“9”的在先地址執(zhí)行四個(4)讀取操作然后在四個(4)讀取操作中的每個后根據(jù)值“2”的在后地址執(zhí)行讀取操作。

總之，存儲系統(tǒng)110可根據(jù)執(zhí)行的訪問操作的數(shù)量將訪問模式(例如，圖12的示例中的地址對<4，8>、<4，9>、<8，7>和<9，2>)設(shè)定為下文描述的預(yù)取操作的“編程預(yù)取模式”或“讀取預(yù)取模式”，其 中，在由在設(shè)定輸入時間間隔內(nèi)輸入的一對在先地址和在后地址(例如在圖12的示例中例示的每個箭頭的兩個節(jié)點處的地址對<4，1>、<4，9>、<4，8>、<9，2>和<8，7>)定義的訪問模式中，執(zhí)行的訪問操作的數(shù)量大于訪問操作的參考數(shù)量(例如，如圖12的示例中例示的四個)。

根據(jù)一個實施例，在設(shè)定“編程預(yù)取模式”或“讀取預(yù)取模式”后，存儲系統(tǒng)110可在根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的一對在先地址和在后地址中的在先地址執(zhí)行訪問操作的情況下通過預(yù)先將存儲裝置300的數(shù)據(jù)緩存到存儲緩存144中用于根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的一對在先地址和在后地址之間的在后地址的讀取操作來執(zhí)行預(yù)取操作。

對于圖12的示例，在設(shè)定“編程預(yù)取模式”或“讀取預(yù)取模式”后，存儲系統(tǒng)110可在根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的在先地址和在后地址的對<4，8>、<4，9>、<8，7>和<9，2>之間的值“4”、“4”、“8”和“9”的在先地址執(zhí)行訪問操作的情況下通過預(yù)先緩存用于根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的在先地址和在后地址的對<4，8>、<4，9>、<8，7>和<9，2>之間的值“8”、“9”、“7”和“2”的在后地址的讀取操作的數(shù)據(jù)來執(zhí)行預(yù)取操作。

預(yù)取操作可在存儲系統(tǒng)110或存儲裝置300的閑置狀態(tài)期間執(zhí)行。

參照圖12，“編程預(yù)取模式”和“讀取預(yù)取模式”的信息以及通過預(yù)取操作緩存的數(shù)據(jù)可儲存在存儲緩存144中。

例如，存儲緩存144可存儲在先地址和在后地址的對(例如圖12的示例中的地址對<4，8>、<4，9>、<8，7>和<9，2>)表示的“編程預(yù)取模式”和“讀取預(yù)取模式”的信息以及根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的在先地址和在后地址的對中的在后地址(即，圖12的示例中的在先地址和在后地址的對<4，8>、<4，9>、<8，7>和<9，2>之間的值“8”、“9”、“7”和“2”的在后地址)通過用于 讀取命令的預(yù)取操作緩存的數(shù)據(jù)(例如，圖12的示例中的“8DATA”、“9DATA”、“7DATA”和“2DATA”)。

因此，由于存儲緩存144的讀出速度快于存儲裝置300，所以存儲系統(tǒng)110可快速從存儲緩存144讀取數(shù)據(jù)(例如，圖12的示例中的“8DATA”、“9DATA”、“7DATA”和“2DATA”)，其中，數(shù)據(jù)是當(dāng)主機102隨著設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的在先地址和在后地址的對之間的在后地址(即，圖12的示例中的在先地址和在后地址的對<4，8>、<4，9>、<8，7>和<9，2>之間的值“8”、“9”、“7”和“2”的在后地址)提供讀取命令時通過預(yù)取操作緩存的。

根據(jù)一個實施例，考慮到存儲緩存144的存儲容量，存儲系統(tǒng)110可管理存儲緩存144中的“編程預(yù)取模式”和“讀取預(yù)取模式”的預(yù)定數(shù)量的信息以及根據(jù)“編程預(yù)取模式”和“讀取預(yù)取模式”的加權(quán)值通過預(yù)取操作緩存的數(shù)據(jù)。

“編程預(yù)取模式”和“讀取預(yù)取模式”的加權(quán)值可根據(jù)下列因素中的一個或多個來確定：在設(shè)定輸入時間間隔內(nèi)如何頻繁和/或如何接近(recently)地輸入“編程預(yù)取模式”和“讀取預(yù)取模式”。例如，當(dāng)在設(shè)定輸入時間間隔內(nèi)更頻繁地輸入“編程預(yù)取模式”或“讀取預(yù)取模式”時，對應(yīng)的加權(quán)值變得更大。同樣，當(dāng)在設(shè)定輸入時間間隔內(nèi)更接近地輸入“編程預(yù)取模式”或“讀取預(yù)取模式”時，對應(yīng)的加權(quán)值也增加?！熬幊填A(yù)取模式”和“讀取預(yù)取模式”的加權(quán)值可基于其它或除上文根據(jù)系統(tǒng)設(shè)計描述的因素外的因素來確定。

根據(jù)一個實施例，為了保證存儲緩存144的儲存容量，存儲系統(tǒng)110可從存儲緩存144移除在預(yù)定的時間量內(nèi)不被輸入的“編程預(yù)取模式”和“讀取預(yù)取模式”的信息以及相應(yīng)的緩存數(shù)據(jù)。

圖13是示出根據(jù)本發(fā)明的實施例的圖12中示出的存儲系統(tǒng)110的預(yù)取操作的簡圖。

如圖13的實施例中所示的，可使用存儲緩存144，存儲緩存144為控制器130的元件。然而，本發(fā)明還可利用不是控制器130的部件的存儲緩存來實現(xiàn)。

如上文參照圖12所述的，當(dāng)在設(shè)定輸入時間間隔內(nèi)根據(jù)第一和第二地址ADDR<1:2>中的在先地址執(zhí)行參考數(shù)量或更多(例如，如圖12中例示的四個)訪問操作然后在根據(jù)第一和第二地址ADDR<1:2>中的在先地址的訪問操作中的每個后根據(jù)第一和第二地址ADDR<1:2>中的在后地址執(zhí)行讀取操作時，控制器130可響應(yīng)于隨著第一地址ADDR<1>和第二地址ADDR<2>設(shè)置的訪問命令WT_CMD<1>和RD_CMD<2>在設(shè)定輸入時間間隔內(nèi)執(zhí)行訪問操作，且可設(shè)置第一和第二地址ADDR<1:2>為“編程預(yù)取模式”和“讀取預(yù)取模式”中的一個。

同樣如上文參照圖12所述，在設(shè)定與第一和第二地址ADDR<1:2>相關(guān)的“編程預(yù)取模式”或“讀取預(yù)取模式”之后，存儲系統(tǒng)110可在根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的第一和第二地址ADDR<1:2>之間的在先地址執(zhí)行訪問操作的情況下通過預(yù)先緩存用于根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的第一和第二地址ADDR<1:2>之間的在后地址的讀取操作的數(shù)據(jù)PFDATA<2>來執(zhí)行預(yù)取操作。

因此，由于存儲緩存144的讀出速度快于存儲裝置300，存儲系統(tǒng)110可快速從存儲緩存144讀取數(shù)據(jù)PFDATA<2>，其中，數(shù)據(jù)PFDATA<2>是當(dāng)主機102隨著設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的第一和第二地址ADDR<1:2>之間的在后地址提供讀取命令時通過預(yù)取操作緩存的。

如上文參照圖12所述的，當(dāng)在設(shè)定輸入時間間隔內(nèi)根據(jù)第三和第四地址ADDR<3:4>中的在先地址執(zhí)行參考數(shù)量或更多(例如，如圖12中例示的四個)訪問操作然后在根據(jù)第三和第四地址ADDR<3:4>中的 在先地址的訪問操作中的每個后根據(jù)第三和第四地址ADDR<3:4>中的在后地址執(zhí)行讀取操作時，控制器130可響應(yīng)于隨著第三地址ADDR<3>和第四地址ADDR<4>設(shè)置的訪問命令RD_CMD<2>和RD_CMD<4>在設(shè)定輸入時間間隔內(nèi)執(zhí)行訪問操作，且可設(shè)定第三和第四地址ADDR<3:4>為“編程預(yù)取模式”和“讀取預(yù)取模式”中的一個。

同樣如上文參照圖12所述的，在設(shè)定與第三和第四地址ADDR<3:4>相關(guān)的“編程預(yù)取模式”或“讀取預(yù)取模式”之后，存儲系統(tǒng)110可在根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的第三和第四地址ADDR<3:4>之間的在先地址執(zhí)行訪問操作的情況下通過預(yù)先緩存用于根據(jù)設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的第三和第四地址ADDR<3:4>之間的在后地址的讀取操作的數(shù)據(jù)PFDATA<4>來執(zhí)行預(yù)取操作。

因此，由于存儲緩存144的讀出速度快于存儲裝置300，存儲系統(tǒng)110可快速從存儲緩存144讀取數(shù)據(jù)PFDATA<4>，其中，數(shù)據(jù)PFDATA<4>是當(dāng)主機102隨著設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的第三和第四地址ADDR<3:4>之間的在后地址提供讀取命令時通過預(yù)取操作緩存的。

如上文參照圖12所述的，為了保證存儲緩存144的儲存容量，控制器130可從存儲緩存144移除在預(yù)定的時間量內(nèi)不被輸入的設(shè)定為“編程預(yù)取模式”或“讀取預(yù)取模式”的第一和第二地址ADDR<1:2>的信息以及相應(yīng)的緩存數(shù)據(jù)PFDATA<2>。

如上文參照圖12所述的，考慮到存儲緩存144的儲存容量，控制器130可在存儲緩存144中管理“編程預(yù)取模式”和“讀取預(yù)取模式”的預(yù)定數(shù)量的信息以及根據(jù)“編程預(yù)取模式”和“讀取預(yù)取模式”的加權(quán)值通過預(yù)取操作緩存的數(shù)據(jù)。

根據(jù)一個實施例，控制器130可在根據(jù)在具有“編程預(yù)取模式”和 “讀取預(yù)取模式”中超出緩存144的存儲容量的最大加權(quán)值的“編程預(yù)取模式”或“讀取預(yù)取模式”中的在先地址執(zhí)行訪問操作的情況下通過將溢出數(shù)據(jù)緩存到存儲裝置300的頁緩沖器320中來執(zhí)行對應(yīng)于“編程預(yù)取模式”或“讀取預(yù)取模式”中具有“編程預(yù)取模式”和“讀取預(yù)取模式”中超出緩存144的儲存容量的最大加權(quán)值的一個的溢出數(shù)據(jù)的預(yù)取操作。當(dāng)下一個訪問命令不是根據(jù)具有“編程預(yù)取模式”和“讀取預(yù)取模式”中超出緩存144的儲存容量的最大加權(quán)值的“編程預(yù)取模式”或“讀取預(yù)取模式”中的在后地址的讀取命令時，緩存在存儲裝置300的頁緩沖器320中的溢出數(shù)據(jù)可被廢棄。

在圖13中，指示“MD_CON”共同表示存儲裝置300的編程操作和讀取操作。而且，指示“MC_CON”共同表示控制器130對存儲裝置300的用于編程操作和讀取操作的控制操作，以及控制器130對存儲緩存144的控制操作，例如，對存儲緩存144的緩存數(shù)據(jù)PFDATA<2>或PFDATA<4>執(zhí)行預(yù)取操作、讀取操作和刪除操作。

根據(jù)一個實施例，存儲系統(tǒng)110可將訪問模式設(shè)定為用于預(yù)取操作的“編程預(yù)取模式”或“讀取預(yù)取模式”，其中，訪問模式具有執(zhí)行的訪問操作的數(shù)量大于由在設(shè)定輸入時間間隔內(nèi)輸入的在先地址和在后地址對定義的訪問模式中的參考數(shù)量。因此，由于存儲緩存的讀出速度快于存儲裝置，所以通過預(yù)取操作緩存在存儲緩存中的用于“編程預(yù)取模式”或“讀取預(yù)取模式”的數(shù)據(jù)可被快速訪問。

盡管為了說明目的已經(jīng)描述了各種實施例，但對于本領(lǐng)域技術(shù)人員將顯而易見的是，在不脫離如權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下可以做出各種改變和變型。