技術領域

本申請涉及電子芯片，具體涉及防攻擊的電子芯片。

背景技術：

包含機密數(shù)據(jù)的電子芯片、如銀行卡芯片，可能會受到盜版的攻擊，這些盜版企圖確定芯片的操作并企圖從其提取機密信息。攻擊可能會對連接在電源端子之間的工作芯片進行。進行該攻擊的一種方式是盜版者采用干擾芯片操作的脈沖激光束來掃描芯片表面。對該干擾結(jié)果的觀測，有時稱為錯誤，使得盜版者能夠進行該攻擊。為了干擾芯片的操作，盜版者還會在芯片表面形成觸點并向其施加電壓。盜版者還在芯片表面附近設置線圈以發(fā)射電磁干擾。

期望具有不受被稱作錯誤注入攻擊的這類攻擊的電子芯片，已知設備具有各種缺點和實施問題。

技術實現(xiàn)要素：

從而，實施例提供一種安全電子芯片，其包括多個偏置半導體阱和阱偏置電流檢測電路。

根據(jù)實施例，該檢測電路能夠在該偏置電流的絕對值大于閾值時產(chǎn)生報警信號。

根據(jù)實施例，該檢測電路包括傳導該偏置電流的電阻元件，該檢測電路能夠檢測該電阻元件兩端的電壓。

根據(jù)實施例，該電阻元件具有在1到100Ω范圍內(nèi)的電阻。

根據(jù)實施例，該安全電子芯片包括能夠提供用于偏置所述阱的電勢的電源電路，該檢測電路能夠?qū)φ{(diào)節(jié)偏置電勢的電勢的變化進行檢測。

根據(jù)實施例，該電源電路包括其輸出耦合至第一MOS晶體管的柵極的運算放大器，且該檢測電路包括與第一MOS晶體管構(gòu)成電流鏡的第二MOS晶體管，該運算放大器的輸入和該第一MOS晶體管的漏極耦合至所述阱，該檢測電路能夠檢測第二晶體管中電流的變動。

根據(jù)實施例，該多個阱包括具有第一導電類型的第一阱和具有第二導電類型的第二阱，該檢測電路一方面包括檢測第一阱的偏置電流的第一電路，另一方面包括檢測第二阱的偏置電流的第二電路。

根據(jù)實施例，第一阱形成在第二導電類型的半導體襯底的上部中，第二阱為包括在第一阱之間的襯底的上部。

根據(jù)實施例，第一阱和第二阱在覆蓋第二導電類型的襯底的第一導電類型的摻雜掩埋層上延伸。

另一實施例提供一種保護包括多個偏置半導體阱的電子芯片的方法，包括檢測阱偏置電流的步驟。

根據(jù)實施例，該芯片包含機密數(shù)據(jù)，該方法包括，在檢測到的偏置電流大于閾值時，銷毀該機密數(shù)據(jù)的步驟。

根據(jù)實施例，該方法包括，在檢測到的偏置電流大于閾值時，停止芯片的活動的步驟。

結(jié)合附圖，將在下述特定實施方式的非限制性描述中，詳細描述前述和其它特征和優(yōu)點。

附圖說明

圖1是第一類型的電子芯片的簡化局部截面圖；

圖2是第二類型的電子芯片的簡化局部截面圖；

圖3示出了防攻擊的第一類型的電子芯片的實施例；

圖4示出了防攻擊的第二類型的電子芯片的實施例；以及

圖5A和圖5B詳細描述了電源和檢測電路的實施例。

具體實施方式

在不同的附圖中，相同的元件被指定了相同的附圖標記，并且，進一步的，各個附圖不依比例繪制。為了清楚起見，僅示出和詳細描述了對理解所述實施例有用的元件。

在下面的描述中，當參考限定相對位置的術語時，例如術語“上”時，是根據(jù)附圖中相關元件的方位來作出該參考的。

在本描述中，術語“連接”是指兩個元件之間直接電氣連接，而術語“耦合”是指兩個元件之間的電氣連接，其可以是直接的或者經(jīng)過了一個或多個其它無源或有源部件，如電阻、電容、電感、二極管、晶體管等。

圖1是第一類型的電子芯片1的局部簡化截面圖，第一類型的電子芯片1包括在P型摻雜半導體襯底5的上部形成的N型摻雜半導體阱3。為了清楚起見，圖1中僅示出一個阱和另一個阱的一部分。

N溝道MOS晶體管6在位于阱3之間的襯底部分的內(nèi)部和上部形成，并包括柵極7和漏源和源極區(qū)域9和11。P溝道MOS晶體管12在阱3的內(nèi)部和上部形成，并包括柵極13和漏源和源極區(qū)域15和17。晶體管耦合至一起以形成電路，例如數(shù)字電路。作為示例，示出了節(jié)點19和21之間的反向邏輯電路。數(shù)字電路包括電源節(jié)點23和25。在所示示例中，電源節(jié)點23和25分別耦合至晶體管6和12的源極11和17。

N型摻雜阱3、或N阱，被提供有偏置接觸27，并且襯底被提供有偏置接觸29。晶體管和偏置接觸被絕緣溝槽31隔開。

例如地的參考電勢GND被施加給電源節(jié)點23和P阱的偏置接觸29。包括在該芯片內(nèi)的電源電路(未示出)提供施加給電源節(jié)點25和N阱的偏置接觸27的電勢VDD。

在下面的描述中，在第一類型的電子芯片中，包含在N阱之間 的襯底的上部33將被稱作P阱。

圖2是第二類型的電子芯片40的簡化局部截面圖，第二類型的電子芯片40包括在覆蓋P型襯底5的N型摻雜掩埋層42上延伸的N阱3和P阱33。

阱3和33對應于前述芯片1的阱3和33，即，其包括偏置接觸27和29以及由形成在阱內(nèi)部和上部的晶體管6，12構(gòu)成的數(shù)字電路。數(shù)字電路提供有電源節(jié)點23和25。

數(shù)字電路在分別被施加給節(jié)點23和25的地GND和電勢VDD之間被供電。偏置電勢VPW和VNW，其可與電勢GND和VDD不同，被分別施加給偏置接觸29和27，并且由包含在該芯片中的未示出的電源電路所提供。

如在前言中所指出的，對于包含機密數(shù)據(jù)的電路，盜版者能夠執(zhí)行錯誤注入分析。檢測這類攻擊的模式在下文進行描述。

圖3示出了防攻擊的第一類型的電子芯片50的實施例。圖3包括芯片50的局部截面圖和包括在該芯片內(nèi)的電路圖示。

芯片50包括結(jié)合圖1描述的芯片1的元件，尤其是N阱3和P阱33。例如為數(shù)字電路的電路包括在P阱33內(nèi)部和上部形成的晶體管6以及在N阱3內(nèi)部和上部形成的晶體管12。數(shù)字電路具有電源節(jié)點23和25，阱3和33具有各自的偏置接觸27和29。偏置接觸和晶體管被絕緣溝槽31分開。

電路的電源節(jié)點23耦合至地。進一步的，芯片50包括電源電路52(VDD)，其提供施加給電源節(jié)點25的電勢VDD。電源電路52自身由未示出的位于芯片50外部的電源提供的正電勢VCC和地電勢GND供電。

P阱的偏置接觸29不直接接地，而是通過芯片內(nèi)包含的電阻元件54耦合至地。由比較器電路56對電阻元件54兩端的電壓和閾值進行比較，比較器電路56能夠在該電壓大于閾值時產(chǎn)生報警信號AP。從而電阻元件54和比較器電路56構(gòu)成檢測阱33的偏置電流的電路57。

N阱的偏置接觸27通過電阻元件58耦合至電源電路52。由比較器電路60對電阻元件58兩端的電壓與閾值進行比較，比較器電路60能夠在該電壓大于閾值時產(chǎn)生報警信號AN。從而電阻元件58和比較器電路60構(gòu)成檢測阱3的偏置電流的電路61。

在正常操作中，N阱和襯底之間的結(jié)被反向偏置，沒有有效的偏置電流流經(jīng)電阻元件54和58。上述閾值從而可以很低。

在嘗試對芯片進行錯誤注入攻擊期間，例如，當盜版者采用激光束轟擊芯片時，電流I1N和I1P在N阱3的偏置接觸27和P阱33的偏置接觸29之間出現(xiàn)。偏置電流I1N和I1P由檢測電路57或61檢測得到并引發(fā)報警信號AN或AP的傳輸。該信號被芯片用來采取應對措施，如暫停或停止其動作或銷毀其包含的機密數(shù)據(jù)。

在盜版者試圖進行攻擊期間，芯片分析由對芯片操作的干擾導致的電流I1P和I1N以對攻擊進行檢測。用于直接檢測攻擊的偏置電流I1N和I1P對應于干擾引起的電流。因此，芯片可檢測遠低于最小錯誤注入功率的注入功率。由此，芯片1可有利地防止任何錯誤注入攻擊，不管對芯片表面的攻擊的位置如何。

作為示例，電阻54和58可以位于1到100Ω的范圍內(nèi)。作為變化，電阻元件54和58可以是能夠在傳導電流時產(chǎn)生電壓的芯片的元件或部分，例如，阱部分。

圖4示出了防攻擊的第二類型的電子芯片70的實施例。圖4示意性地包括芯片70的部分截面圖和包括在該芯片內(nèi)的電路的圖示。

芯片70包括結(jié)合圖2所述的芯片40的元件，尤其是在覆蓋P型摻雜襯底5的N型摻雜掩埋層42上延伸的N阱3和P阱33。在阱內(nèi)部和上方形成的例如為數(shù)字電路的電路具有電源節(jié)點23和25。N阱3提供有偏置接觸27，P阱33提供有偏置接觸29。

數(shù)字電路的電源節(jié)點23耦合至地。進一步的，芯片70包括提供施加給電源節(jié)點25的電勢VDD的電源電路52。

P阱的偏置接觸29耦合至產(chǎn)生電勢VPW的電源電路72。電源電路72包括用于檢測提供給P阱的偏置電流的電路73(DETP)。檢 測電路73能夠在偏置電流的絕對值大于閾值時產(chǎn)生信號AP。

N阱的偏置接觸27耦合至產(chǎn)生電勢VNW的電源電路74。電源電路74包括用于檢測提供給N阱的偏置電流的電路75(DETN)。檢測電路75能夠在偏置電流的絕對值大于閾值時產(chǎn)生信號AN。

電源電路52，72和74在由芯片外部未示出的電源裝置提供的電勢VCC和GND之間被供電。

在有錯誤注入攻擊的情況下，芯片70的檢測類似于圖3芯片50的檢測。芯片檢測到的偏置電流I1與正常芯片活動的電源電流I2分開。在芯片70的實施例中，偏置電勢VNW和VPW可以不同于電源電勢VDD和GND，例如以加速芯片操作，或者減小其功耗。

圖5A詳細示出了耦合至N阱的偏置接觸27的電源電路74的實施例。電源電路74包括輸出耦合至P溝道MOS晶體管PM1的柵極G1的運算放大器80。兩個串聯(lián)連接的電阻R1和R2將晶體管PM1的漏極D1耦合至地，電阻之間的公共節(jié)點耦合至放大器80的正輸入端。調(diào)節(jié)后的電勢V0被施加給放大器80的負輸入端。放大器80在地GND和施加有電勢VCC的節(jié)點之間被供電，電勢VCC由外部電源設備提供。晶體管PM1的源極S1耦合至電勢VCC。偏置接觸27耦合至漏極D1。

電源電路74的檢測電路75包括兩個P溝道MOS晶體管PM2和PM3，其與晶體管PM1構(gòu)成電流鏡，即，其柵極G2和G3耦合至柵極G1，其源極D2和D3耦合至源極S1。晶體管PM2的漏極D2通過從漏極D2采樣電流I3+的電流源耦合至地。晶體管PM3的漏極D3通過從漏極D3采樣電流I3-的電流源耦合至地，電流I3-小于電流I3+。反相器82將漏極D3耦合至或門84的輸入，或門84的另一輸入耦合至漏極D2。門84的輸出的激活產(chǎn)生信號AN。

當電路74操作時，電流I3流經(jīng)電阻R1和R2，電流I3被選擇為處于電流I3+和I3-之間。該電流與晶體管PM1中的偏置電流I1相加，等于I1+I3的電流I5流經(jīng)晶體管PM2和PM3中的每一個。

在正常操作時，電流I5處于電流I3-和I3+之間，輸出AN被禁 止。

在有試圖攻擊的情況下，只要電流I5超出I3-到I3+的區(qū)間，漏極D2的電勢就增大或者漏極D3的電勢就減小，輸出AN被激活。換句話說，電流I1的出現(xiàn)引起由放大器80提供的電勢的變動，放大器80對電源電路74提供的電壓進行調(diào)節(jié)，檢測電路75檢測該變動以檢測電流I1。作為變化，檢測電路75也可以由任何能夠?qū)﹄娫措娐氛{(diào)節(jié)電勢的變動進行檢測的電路替代。

電流I3和I3-之間的差對應于源于偏置接觸27的電流I1的檢測的閾值，電流I3和I3+之間的差對應于朝向偏置接觸27流動的電流I1的檢測的閾值。作為示例，檢測閾值在0.2到2mA的范圍內(nèi)。

圖5B詳細示出了耦合至N阱的偏置接觸29的電源電路72的實施例。

電源電路72對應于圖5A的電源電路74，其中電阻R1和R2由將漏極D1耦合至電源電路86的串聯(lián)電阻R3和R4替換，電阻R3與R4之間的公共節(jié)點耦合至放大器80的正輸入。作為示例，檢測電路73和75是類似的。

電源電路86基于電勢VCC和地電勢提供低于地電勢的電勢。電路86可以是由時鐘(CLK)同步的電荷泵。作為變型，檢測電路73可由能夠檢測電路86的調(diào)節(jié)電勢的變化的檢測電路替代。

已經(jīng)描述了特定的實施例。本領域技術人員將很容易地想到各種改變、更改和改進。特別地，盡管在所描述的實施例中，P阱33的偏置電流和N阱3的偏置電流由兩個檢測電路同時進行監(jiān)測，但是單個導電類型的阱的偏置電流由單個檢測電路進行監(jiān)測的變型也是可能的。

此外，盡管在所描述的實施例中，安全芯片包括包含MOS晶體管6和12的數(shù)字電路，但是，同樣的受保護的芯片也可包括模擬電路，例如，包括如雙極晶體管、電阻或二極管的元件的模擬電路，重點在于芯片包括偏置阱。

此外，盡管在所描述的實施例中，提供了P型摻雜襯底5，但是 用N型摻雜襯底、或者用絕緣體上硅結(jié)構(gòu)類型的支承體(support)或用由另一半導體制成的支承體來替換襯底5的變型也是可能的。

此外，盡管已經(jīng)在所述實施例中詳細描述了特定的檢測電路，但是能夠檢測偏置電流的其它檢測電路也是可能的。

已經(jīng)在上文描述了具有不同變型的各種實施例。應當注意，本領域技術人員可在不付出創(chuàng)造性勞動的情況下對這些各種實施例及其變型的各種元件進行組合。特別地，第二類型安全芯片的實施例的檢測電路73和75中的每一個可替代第一類型安全芯片的實施例的檢測電路57和61中的一個或另一個。

進一步，已經(jīng)描述了適于第一類型和第二類型集成電路的實施例。所描述的內(nèi)容當然也可用于其它類型的集成電路技術，包括各種類型的阱。

這些變化、修正和改進旨在成為本公開的一部分，并且旨在包含于本發(fā)明的精神和范圍中。因而，上文的描述僅用作示例，而不用于限定。本發(fā)明僅由所附權(quán)利要求書及其等效物限定。