本發(fā)明涉及電子設(shè)計(jì)自動(dòng)化EDA技術(shù)領(lǐng)域，特別是涉及一種圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性的方法。

背景技術(shù)：

超大規(guī)模集成電路的后端物理設(shè)計(jì)越來(lái)越依賴(lài)于電子設(shè)計(jì)自動(dòng)化EDA工具的輔助。時(shí)鐘信號(hào)控制著電路中所有同步單元的工作；超高速、低功耗、高性能的集成電路發(fā)展對(duì)時(shí)鐘系統(tǒng)提出了更高的設(shè)計(jì)要求，已經(jīng)成為了芯片成功投片生產(chǎn)的關(guān)鍵。通常一個(gè)時(shí)鐘結(jié)構(gòu)包括時(shí)鐘定義點(diǎn)、組合邏輯單元（例如與門(mén)/或門(mén)單元）、門(mén)控時(shí)鐘單元（例如ICG單元），同步單元（例如觸發(fā)器單元）、分頻器單元等。

當(dāng)前深亞微米條件下的時(shí)鐘系統(tǒng)會(huì)非常龐大：時(shí)鐘數(shù)目越來(lái)越多，每個(gè)時(shí)鐘都包括有各自的門(mén)控邏輯和數(shù)以萬(wàn)計(jì)的同步單元，同步單元之間的時(shí)序關(guān)系也十分復(fù)雜。面對(duì)如此一個(gè)龐雜的時(shí)鐘系統(tǒng)，如何簡(jiǎn)單明了的顯示時(shí)鐘結(jié)構(gòu)，如何突出表達(dá)時(shí)鐘特點(diǎn)，并且如何將時(shí)鐘信息和時(shí)序信息相結(jié)合，顯示同步單元之間的時(shí)序關(guān)聯(lián)關(guān)系，便于前端工程師和后端工程師溝通交流，并且指導(dǎo)時(shí)鐘樹(shù)綜合工具進(jìn)行有效的綜合成為了業(yè)界關(guān)注的焦點(diǎn)問(wèn)題。

發(fā)明專(zhuān)利CN103425804A已經(jīng)公開(kāi)了一種圖形化顯示時(shí)鐘結(jié)構(gòu)的方法。該方法在一個(gè)圖形窗口內(nèi)顯示時(shí)鐘系統(tǒng)的整體結(jié)構(gòu)，通過(guò)模塊化和符號(hào)化的處理，過(guò)濾掉次要信息，對(duì)主要結(jié)構(gòu)特征進(jìn)行抓取，結(jié)合時(shí)序信息和邏輯層次，清晰展現(xiàn)時(shí)鐘系統(tǒng)內(nèi)部結(jié)構(gòu)。

然而，目前市場(chǎng)上已有一些EDA工具進(jìn)行時(shí)鐘系統(tǒng)的分析與顯示，但是都存在著一些缺陷和使用上的不方便，例如：無(wú)法同時(shí)顯示時(shí)鐘結(jié)構(gòu)和時(shí)序特性；對(duì)于大型時(shí)鐘系統(tǒng)，顯示的細(xì)節(jié)過(guò)多而喪失了可讀性；和用戶(hù)的交互性較差，無(wú)法對(duì)現(xiàn)有時(shí)鐘系統(tǒng)進(jìn)行有效性、正確性檢查。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的在于提供一種圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性的方法，通過(guò)模塊化及符號(hào)化的處理，可以過(guò)濾掉次要信息，對(duì)特征信息進(jìn)行抓取，清晰地展現(xiàn)時(shí)鐘結(jié)構(gòu)，并且可以通過(guò)同步單元的時(shí)序分析結(jié)果，利用連線方式高亮顯示模塊之間的時(shí)序相關(guān)性聯(lián)系。

為實(shí)現(xiàn)上述目的，本發(fā)明提供的圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性的方法，包括以下步驟：

1）讀取記錄有時(shí)鐘結(jié)構(gòu)圖所需信息文件，打開(kāi)經(jīng)過(guò)抽象化模塊封裝的時(shí)鐘結(jié)構(gòu)圖。

2）對(duì)模塊進(jìn)行時(shí)序相關(guān)性分析，將分析結(jié)果顯示在圖形窗口中。

進(jìn)一步地，所述步驟1）所述的信息文件，包括，設(shè)計(jì)電路的單元庫(kù)文件，記錄電路連接關(guān)系的網(wǎng)表文件，定義時(shí)鐘和時(shí)延約束的文件。

進(jìn)一步地，步驟1）所述時(shí)鐘結(jié)構(gòu)圖， 是對(duì)時(shí)鐘電路中具有相同連接關(guān)系的同步單元、門(mén)控時(shí)鐘單元、相同類(lèi)型的組合邏輯單元、分頻器單元都進(jìn)行了抽象化封裝，以模塊方式顯示。

進(jìn)一步地，步驟1）所述時(shí)鐘結(jié)構(gòu)圖，其不同類(lèi)型模塊由不同特定顏色顯示。

進(jìn)一步地，步驟2）所述對(duì)模塊進(jìn)行時(shí)序相關(guān)性分析，進(jìn)一步包括以下步驟：

找到使用者選擇的模塊內(nèi)的同步單元，及所有和該模塊內(nèi)同步單元具有時(shí)序關(guān)系的其它同步單元、所屬模塊，用Flyline的連線方式進(jìn)行標(biāo)注；

用兩種不同的顏色區(qū)分?jǐn)?shù)據(jù)發(fā)送單元所在模塊和數(shù)據(jù)接收單元所在模塊，并高亮顯示在圖形窗口中；

根據(jù)時(shí)序連接的數(shù)目以及連接數(shù)占模塊內(nèi)單元總數(shù)的比例調(diào)整時(shí)鐘樹(shù)；

獲得時(shí)序相關(guān)性分析結(jié)果。

更進(jìn)一步地，步驟2）所述將分析結(jié)果顯示在圖形窗口中，是將分析結(jié)果以連線形式顯示在圖形窗口中，高亮顯示與模塊內(nèi)的同步單元有時(shí)序關(guān)系的單元或模塊。

本發(fā)明在電子設(shè)計(jì)自動(dòng)化EDA技術(shù)領(lǐng)域中提供圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性的方法，通過(guò)模塊化及符號(hào)化的處理以及同步單元的時(shí)序分析結(jié)果并且利用連線方式高亮顯示模塊之間的時(shí)序相關(guān)性聯(lián)系，可以清晰的展示復(fù)雜時(shí)鐘系統(tǒng)的結(jié)構(gòu)，有效地分析同步單元之間的時(shí)序相關(guān)性，輔助時(shí)鐘樹(shù)綜合工具以提高綜合質(zhì)量，從而縮短芯片設(shè)計(jì)制造周期，提高設(shè)計(jì)效率。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說(shuō)明書(shū)中闡述，并且，部分地從說(shuō)明書(shū)中變得顯而易見(jiàn)，或者通過(guò)實(shí)施本發(fā)明而了解。

附圖說(shuō)明

附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說(shuō)明書(shū)的一部分，并與本發(fā)明的實(shí)施例一起，用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中：

圖1為根據(jù)本發(fā)明的圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性的方法流程圖；

圖2為根據(jù)本發(fā)明的圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性示意圖；

圖3為根據(jù)本發(fā)明的同步單元的抽象化模塊封裝示意圖；

圖4為根據(jù)本發(fā)明的門(mén)控時(shí)鐘單元的抽象化模塊封裝示意圖；

圖5為根據(jù)本發(fā)明的組合邏輯單元的抽象化模塊封裝示意圖；

圖6為根據(jù)本發(fā)明的分頻器單元的抽象化模塊封裝示意圖。

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說(shuō)明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說(shuō)明和解釋本發(fā)明，并不用于限定本發(fā)明。

圖1為根據(jù)本發(fā)明的圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性的方法流程圖，下面將參考圖1，對(duì)本發(fā)明的圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性的方法進(jìn)行詳細(xì)描述。

首先，在步驟101，讀取記錄有時(shí)鐘結(jié)構(gòu)圖所需信息的文件。其中，包括設(shè)計(jì)電路的單元庫(kù)文件（例如timing lib格式），記錄電路連接關(guān)系的網(wǎng)表文件（例如verilog格式），定義時(shí)鐘和時(shí)延約束的文件（例如sdc格式）。

在步驟102，根據(jù)步驟101讀取的文件，打開(kāi)經(jīng)過(guò)抽象化模塊封裝的時(shí)鐘結(jié)構(gòu)圖。圖2為根據(jù)本發(fā)明的圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性示意圖，如圖2所示，經(jīng)過(guò)抽象化模塊封裝之后的時(shí)鐘結(jié)構(gòu)，時(shí)鐘網(wǎng)絡(luò)中同一條線網(wǎng)（或同一個(gè)模塊輸出的同一組線網(wǎng)）上的同步單元、門(mén)控時(shí)鐘單元、同類(lèi)型組合邏輯單元、分頻器單元被分別封裝到F/G/C/N等各類(lèi)模塊當(dāng)中。其中，為了便于區(qū)分，上述不同類(lèi)型模塊可由不同顏色顯示。

圖3為根據(jù)本發(fā)明的同步單元的抽象化模塊封裝示意圖，圖4為根據(jù)本發(fā)明的門(mén)控時(shí)鐘單元的抽象化模塊封裝示意圖，圖5為根據(jù)本發(fā)明的組合邏輯單元的抽象化模塊封裝示意圖，圖6為根據(jù)本發(fā)明的分頻器單元的抽象化模塊封裝示意圖，如圖3-6所示，圖3至圖6示出了同步單元F模塊、門(mén)控時(shí)鐘單元G模塊、組合邏輯單元C模塊，以及分頻器單元N模塊的封裝方法結(jié)構(gòu)，其中，根據(jù)同一模塊的多條輸出線網(wǎng)可被認(rèn)作為具有相同的連接關(guān)系，同一模塊輸出的同一組線網(wǎng)上的單元都會(huì)進(jìn)行抽象化封裝。如圖3所示，門(mén)控時(shí)鐘單元G模塊包含有三個(gè)ICG單元，每個(gè)ICG單元后連接了32個(gè)同步單元，因此所連接的96個(gè)同步單元可被封裝進(jìn)一個(gè)同步單元F模塊，即FF_96。

時(shí)鐘結(jié)構(gòu)經(jīng)過(guò)抽象化模塊封裝之后，顯示窗口內(nèi)的信息量得到了大大縮減，但仍可以清晰有效的展示該時(shí)鐘的組成單元和主體連接關(guān)系。如果使用者想進(jìn)一步了解模塊內(nèi)的具體內(nèi)容，可以雙擊鼠標(biāo)進(jìn)入到模塊內(nèi)部，圖形窗口會(huì)顯示模塊內(nèi)部的單元連接情況。

在步驟103，接受使用者以鼠標(biāo)點(diǎn)擊的方式選擇的一個(gè)模塊，包括同步單元模塊、門(mén)控時(shí)鐘單元模塊或分頻器單元模塊，并且在使用者通過(guò)右鍵菜單選擇后開(kāi)始進(jìn)行時(shí)序相關(guān)性分析。在步驟104，找到該模塊內(nèi)的同步單元，并找到所有和該模塊內(nèi)同步單元具有時(shí)序關(guān)系的其它同步單元及所屬模塊，并用Flyline的連線方式進(jìn)行標(biāo)注，獲得時(shí)序相關(guān)性分析結(jié)果。為了區(qū)分時(shí)序路徑的方向（數(shù)據(jù)發(fā)送或者數(shù)據(jù)接收），用兩種不同的顏色區(qū)分?jǐn)?shù)據(jù)發(fā)送單元所在模塊和數(shù)據(jù)接收單元所在模塊，并高亮顯示在圖形窗口中。使用者可以根據(jù)時(shí)序連接的數(shù)目以及連接數(shù)占模塊內(nèi)單元總數(shù)的比例調(diào)整時(shí)鐘樹(shù)綜合的策略。例如，“ratio:1/100”表示模塊內(nèi)共用100個(gè)同步單元，其中有1個(gè)同步單元與所選擇的模塊有時(shí)序相關(guān)性的聯(lián)系。如果對(duì)于模塊之間僅存在少數(shù)時(shí)序連接的情況，可以進(jìn)行時(shí)鐘的再分組，或者設(shè)置excluded時(shí)鐘約束等，避免時(shí)鐘樹(shù)綜合插入過(guò)多冗余的緩沖器單元。

在步驟104，時(shí)序相關(guān)性分析之后，將分析結(jié)果以連線形式顯示在圖形窗口中，并且高亮顯示與該模塊內(nèi)的同步單元有時(shí)序關(guān)系的單元或模塊。

為了區(qū)分時(shí)序路徑的方向（數(shù)據(jù)發(fā)送或者數(shù)據(jù)接收），用兩種不同的顏色區(qū)分?jǐn)?shù)據(jù)發(fā)送單元所在模塊和數(shù)據(jù)接收單元所在模塊。

還提供了清除高亮顯示的功能，使用者對(duì)于不重要或者不關(guān)心的模塊時(shí)序相關(guān)性聯(lián)系，可以選擇取消高亮顯示。

為了便于在復(fù)雜的時(shí)鐘系統(tǒng)結(jié)構(gòu)進(jìn)行查找定位，時(shí)鐘顯示窗口還支持對(duì)模塊、線網(wǎng)、單元、管腳等按照關(guān)鍵字查詢(xún)功能。高亮顯示的時(shí)序相關(guān)性連線可以方便的進(jìn)行擦除或隱藏，并不會(huì)影響時(shí)鐘結(jié)構(gòu)的主體組成部分顯示。

本發(fā)明的圖形化顯示時(shí)鐘結(jié)構(gòu)及時(shí)序相關(guān)性的方法，通過(guò)模塊化及符號(hào)化的處理以及同步單元的時(shí)序分析結(jié)果并且利用連線方式高亮顯示模塊之間的時(shí)序相關(guān)性聯(lián)系，可以清晰的展示復(fù)雜時(shí)鐘系統(tǒng)的結(jié)構(gòu)，有效地分析同步單元之間的時(shí)序相關(guān)性，輔助時(shí)鐘樹(shù)綜合工具以提高綜合質(zhì)量，從而縮短芯片設(shè)計(jì)制造周期，提高設(shè)計(jì)效率。

本領(lǐng)域普通技術(shù)人員可以理解：以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，其依然可以對(duì)前述各實(shí)施例記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。