本實用新型涉及LVDS電路的抗靜電干擾處理
技術領域：
，特別涉及一種抗靜電干擾的LVDS電路系統(tǒng)。
背景技術：
：LVDS的英文全稱為LowVoltageDifferentialSignal，其中文譯文為低壓差分信號。LVDS電路系統(tǒng)采用差分信號進行數(shù)據(jù)、時鐘的傳輸，在音視頻、信息技術設備等領域的應用非常廣泛，在產(chǎn)品認證過程中需要通過國家標準規(guī)定的ESD(Electro-StaticDischarge，中文譯文：靜電放電)抗擾度等級，在客戶使用過程中也面臨各種靜電干擾，雖然差分信號的應用極大的提高了放大器系統(tǒng)的信噪比，但由于實際電路始終存在不平衡，共模干擾轉(zhuǎn)換為差模干擾就會導致接受端信號異常，出現(xiàn)圖像異常等現(xiàn)象。為提高產(chǎn)品抗擾度性能，PCB板級的ESD防護方案可以通過在端口增加TVS防護器件、共模抑制電感濾波器件等方式來實現(xiàn)，但這種解決方案的缺點是成本高，且受設備小型化趨勢影響和PCB板面積的限制，同時，數(shù)據(jù)傳輸協(xié)議速率越來越高，高速差分線上加防護和濾波器件，可能導致信號質(zhì)量變差和傳輸距離受到影響。有鑒于此，本領域技術人員亟待另辟蹊徑來解決靜電放電對LVDS電路系統(tǒng)的干擾。技術實現(xiàn)要素：本實用新型的目的在于，提供一種結(jié)構(gòu)簡單的抗靜電干擾的LVDS電路系統(tǒng)。本實用新型所提供的抗靜電干擾的LVDS電路系統(tǒng)，包括驅(qū)動器和接收器，所述驅(qū)動器的正信號輸出端和所述接收器的正信號輸入端連接，所述驅(qū)動器的負信號輸出端和所述接收器的負信號輸入端連接；還包括：兩個比較器，一者的正極與所述驅(qū)動器的正信號輸出端連接，另一者的正極與所述驅(qū)動器的負信號輸出端連接，兩者的負極均與基準電壓連接，所述基準電壓為所述驅(qū)動器的正信號輸出端和負信號輸出端兩者輸出電壓之和的平均值；異或門芯片，具有兩個信號輸入端，兩個所述信號輸入端中一者與一所述比較器的信號輸出端連接，另一者與另一所述比較器的信號輸出端連接；控制器，根據(jù)所述異或門芯片的輸出信號控制所述接收器接受或丟棄所述驅(qū)動器傳輸?shù)漠斍靶盘?；所述異或門芯片輸出高電平信號，所述控制器控制所述接收器接受當前信號；所述異或門芯片輸出低電平信號，所述控制器控制所述接收器丟棄當前信號。這種LVDS電路系統(tǒng)實時檢測系統(tǒng)工況，并在靜電干擾工況下控制接收器丟棄接受當前信號，也就是說，接收器只接受正常信號、丟棄異常信號，從根本上消除了靜電干擾導致的圖像異常問題，使其具備極好地抗靜電干擾能力。此外，與
背景技術：
中述及的現(xiàn)有抗靜電處理措施相比，本實用新型所提供的LVDS電路系統(tǒng)的比較器和異或門芯片等可集成于現(xiàn)有的LVDS電路內(nèi)，無需增加外部端口，從而極大地節(jié)省了解決靜電干擾問題的成本。可選地，所述控制器包括：采集模塊，采集所述異或門芯片的輸出信號；判斷模塊，判斷所述異或門芯片的輸出信號為高電平或是低電平；觸發(fā)模塊，觸發(fā)所述接收器接受或丟棄所述驅(qū)動器傳輸?shù)漠斍靶盘??？蛇x地，兩個所述比較器均為高速比較器?？蛇x地，所述驅(qū)動器的正信號輸出端和負信號輸出端中一者的輸出電壓為1.35V，另一者的輸出電壓為1.05V?？蛇x地，所述驅(qū)動器的正信號輸出端和負信號輸出端兩者輸出電壓振幅相同，相位相反?？蛇x地，所述驅(qū)動器的正信號輸出端和負信號輸出端兩者輸出的正向過沖電壓均大于所述基準電壓，或者所述驅(qū)動器的正信號輸出端和負信號輸出端兩者輸出的反向過沖電壓均小于所述基準電壓，所述異或門芯片輸出低電平信號。附圖說明為了更清楚地說明本實用新型實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本實用新型所提供LVDS電路系統(tǒng)具體實施例的模塊結(jié)構(gòu)示意圖；圖2為LVDS電路系統(tǒng)正常工況下信號邏輯示意圖；圖3為LVDS電路系統(tǒng)靜電干擾工況下信號邏輯示意圖；圖4為控制器的模塊結(jié)構(gòu)示意圖；圖5為控制器控制原理示意圖。具體實施方式本實用新型提供一種抗靜電干擾的LVDS電路系統(tǒng)，以從根本上消除靜電放電對LVDS電路系統(tǒng)輸出信號的干擾。為了使本
技術領域：
的人員更好地理解本實用新型方案，下面結(jié)合說明書附圖來對本實用新型作進一步的詳細說明。請參見圖1，該圖為本實用新型所提供LVDS電路系統(tǒng)具體實施例的模塊結(jié)構(gòu)示意圖?？轨o電干擾的LVDS電路系統(tǒng)包括驅(qū)動器、接收器、控制器和異或門芯片XOR、兩個比較器。其中，驅(qū)動器具有正信號輸出端VoA和負信號輸出端VoB，接收器具有正信號輸入端和負信號輸入端；驅(qū)動器的正信號輸出端VoA與接收器的正信號輸入端連接，驅(qū)動器的負信號輸出端VoB和接收器的負信號輸入端連接，即驅(qū)動器和接收器信號傳輸連接。為了便于本領域技術人員理解本具體實施例所提供的LVDS電路系統(tǒng)，本文中以第一和第二區(qū)分兩個比較器，即將兩個比較器中一者稱為第一比較器COMP1，另一者稱為第二比較器COMP2。第一比較器COMP1的正極與驅(qū)動器的正信號輸出端VoA連接，其負極與基準電壓Vref連接；第二比較器COMP2的正極與驅(qū)動器的負信號輸出端VoB連接，其負極與基準電壓Vref連接?；鶞孰妷篤ref為驅(qū)動器的正信號輸出端VoA和負信號輸出端VoB兩者輸出電壓之和的平均值。異或門芯片XOR具有兩個信號輸入端，異或門芯片XOR的兩個信號輸入端中一者與第一比較器COMP1的信號輸出端連接，另一者與第二比較器COMP2的信號輸出端連接。詳細地，本具體實施例中通過第一和第二來區(qū)分異或門芯片XOR的兩個信號輸入端，即第一信號輸入端ViA和第二信號輸入端ViB，第一信號輸入端ViA與第一比較器COMP1的信號輸出端連接，第二信號輸入端ViB與第二比較器COMP2的信號輸出端連接?？刂破髋c異或門芯片XOR的信號輸出端INT連接，并根據(jù)異或門芯片XOR的輸出信號INT控制接收器接受或丟棄驅(qū)動器傳輸?shù)漠斍靶盘?。具體控制原理為：異或門芯片XOR輸出高電平信號，控制器控制接收器接受驅(qū)動器傳輸?shù)漠斍靶盘?；異或門芯片XOR輸出低電平信號，控制器控制接收器丟棄驅(qū)動器傳輸?shù)漠斍靶盘?。接下來，結(jié)合表1、表2、圖2和圖3以具體電路為例，來詳細地說明這種抗靜電干擾的LVDS電路系統(tǒng)的工作原理。其中，表1為LVDS電路系統(tǒng)正常工況下電路觸發(fā)邏輯示意表，表2為LVDS電路系統(tǒng)靜電干擾工況下電路觸發(fā)邏輯示意表，圖2為LVDS電路系統(tǒng)正常工況下信號邏輯示意圖，圖3為LVDS電路系統(tǒng)靜電干擾工況下信號邏輯示意圖。需要說明的是，根據(jù)差分傳輸原理，LVDS電路的正信號輸出端VoA和負信號輸出端VoB兩者輸出電壓的振幅相同，相位相反，本具體實施例中驅(qū)動器的正信號輸出端VoA和負信號輸出端VoB兩者中一者的輸出電壓為1.35V，另一者的輸出電壓為1.05V，由于基準電壓Vref為驅(qū)動器的正信號輸出端VoA和負信號輸出端VoB兩者輸出電壓之和的平均值，兩個比較器負極的基準電壓Vref則均為1.2V。結(jié)合表1和圖2可知，若驅(qū)動器的正信號輸出端VoA輸出電壓為1.35V，負信號輸出端VoB輸出電壓為1.05V時；則，1.35V>1.2V,第一比較器COMP1輸出高電平，也即異或門芯片XOR的第一信號輸入端ViA輸入高電平；1.05V<1.2V第二比較器COMP2則輸出低電平，也即異或門芯片XOR的第二信號輸入端ViB輸入低電平；也就是說，第一比較器COMP1和第二比較器COMP2兩者輸出信號相異，異或門芯片XOR的兩個信號輸入端的輸入信號相異，異或門芯片XOR的信號輸出端INT則輸出高電平。反之，若驅(qū)動器的正信號輸出端VoA輸出電壓為1.05V，負信號輸出端VoB輸出電壓為1.35V時；則，1.05V<1.2V,第一比較器COMP1輸出低電平，也即異或門芯片XOR的第一信號輸入端ViA輸入低電平；1.35V>1.2V第二比較器COMP2則輸出高電平，也即異或門芯片XOR的第二信號輸入端ViB輸入高電平；也就是說，第一比較器COMP1和第二比較器COMP2兩者輸出信號相異，異或門芯片XOR的兩個信號輸入端的輸入信號相異，異或門芯片XOR的信號輸出端INT則輸出高電平。此時，LVDS電路系統(tǒng)處于正常工況，控制器控制接收器接受驅(qū)動信號傳輸?shù)漠斍靶盘枴１?VoAVoBViAViBINT1.35V1.05V1011.05V1.35V011當LVDS電路系統(tǒng)收到靜電干擾時，如圖3所示，驅(qū)動器的正信號輸出端VoA和負信號輸出端VoB的輸出電壓會出現(xiàn)共模干擾。共模干擾轉(zhuǎn)換為差模干擾就會導致接收器的信號輸入端的信號異常，圖像出現(xiàn)花屏等異?，F(xiàn)象。經(jīng)過數(shù)據(jù)監(jiān)測發(fā)現(xiàn)，只有足夠高的能量在差分信號線上產(chǎn)生足夠大的過沖才能導致干擾。如表2所示，若正向過沖電壓導致驅(qū)動器的正信號輸出端VoA的輸出電壓和負信號輸出端VoB的輸出電壓均大于第一比較器COMP1和第二比較器COMP2的基準電壓Vref時，第一比較器COMP1和第二比較器COMP2兩者的信號輸出端均輸出高電平，即異或門芯片XOR的兩個信號輸入端的輸入信號相同，均為高電平，異或門芯片XOR的信號輸出端INT則輸出低電平；或者，若反向過沖電壓導致驅(qū)動器的正信號輸出端VoA的輸出電壓和負信號輸出端VoB的輸出電壓均小于第一比較器COMP1和第二比較器COMP2的基準電壓Vref時，第一比較器COMP1和第二比較器COMP2兩者的信號輸出端均輸出低電平，即異或門芯片XOR的兩個信號輸入端的輸入信號相同，均為低電平，異或門芯片XOR的信號輸出端INT則輸出低電平；此時，LVDS電路系統(tǒng)處于靜電干擾工況下，控制器則控制接收器丟棄驅(qū)動器傳輸?shù)男盘枴１?VoAVoBViAViBINT>1.2V>1.2V110<1.2V<1.2V000可以想見，這種LVDS電路系統(tǒng)實時檢測系統(tǒng)工況，并在靜電干擾工況下控制接收器丟棄接受當前信號，也就是說，接收器只接受正常信號、丟棄異常信號，從根本上消除了靜電干擾導致的圖像異常問題，使其具備極好地抗靜電干擾能力。此外，與
背景技術：
中述及的現(xiàn)有抗靜電處理措施相比，本實施例所提供的LVDS電路系統(tǒng)的比較器和異或門芯片XOR等可集成于現(xiàn)有的LVDS電路內(nèi)，無需增加外部端口，從而極大地節(jié)省了解決靜電干擾問題的成本。需要說明的是，為了便于本領域技術人員更直觀地理解本實用新型所提供的LVDS電路系統(tǒng)的工作原理，本實施例中將驅(qū)動器的正信號輸出端VoA和負信號輸出端VoB的輸出電壓信號限定為一具體電壓值?？梢岳斫?，在保證LVDS電路系統(tǒng)正常工作前提下，驅(qū)動器的正信號輸出端VoA和負信號輸出端VoB的輸出電壓信號可以為其他任意電壓值，本領域技術人員根據(jù)實際需求設定。此外，本具體實施例中第一比較器COMP1和第二比較器COMP2均為高速比較器，比較結(jié)構(gòu)精準可靠。進一步地，參照圖4和圖5所示，其中，圖4為控制器的模塊結(jié)構(gòu)示意圖，圖5為控制器控制原理示意圖。如圖4所示，控制器包括采集模塊、判斷模塊和觸發(fā)模塊；其中，采集模塊用于采集所述異或門芯片XOR的輸出信號；判斷模塊用于判斷所述異或門芯片XOR的輸出信號為高電平或是低電平；觸發(fā)模塊用于觸發(fā)接收器接受或丟棄所述驅(qū)動器傳輸?shù)漠斍靶盘?。如圖5所示，這種控制器的控制原理為：采集模塊采集異或門芯片XOR的輸出信號；判斷判斷異或門芯片XOR的輸出信號為高電平或是低電平；若，異或門芯片XOR的輸出信號為高電平，則觸發(fā)接收器接受驅(qū)動器傳輸?shù)漠斍靶盘枺蝗?，異或門芯片XOR的輸出信號為低電平，則觸發(fā)接收器丟棄驅(qū)動器傳輸?shù)漠斍靶盘?。需要說明的是，在本文中，諸如第一和第二等之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。以上所述僅為本實用新型的較佳實施例而已，并非用于限定本實用新型的保護范圍。凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換、改進等，均包含在本實用新型的保護范圍內(nèi)。當前第1頁1 2 3