本實(shí)用新型屬于嵌入式電路的技術(shù)領(lǐng)域，尤其涉及一種具有調(diào)試功能的嵌入式硬件系統(tǒng)。

背景技術(shù)：

近年來(lái)，隨著微處理器技術(shù)的發(fā)展，越來(lái)越多的處理器和邏輯器件采用JTAG接口作為其內(nèi)核與PC機(jī)通信的中介，并由此開(kāi)發(fā)仿真器，實(shí)現(xiàn)處理器或可編程邏輯器件的在線(xiàn)仿真。比如FPGA,DSP等專(zhuān)用處理器，都配備了專(zhuān)門(mén)用于仿真器的JTAG接口。而且，對(duì)于DSP,FPGA等器件，JTAG接口的仿真器是其唯一支持在線(xiàn)仿真與燒寫(xiě)程序的工具。所以，JTAG接口在DSP系統(tǒng)、嵌入式系統(tǒng)中都是不可或缺的標(biāo)準(zhǔn)接口。在設(shè)計(jì)嵌入式系統(tǒng)時(shí)，為了實(shí)現(xiàn)上位PC機(jī)與下位機(jī)之間的通信，通常需要直接在主功能板上做一個(gè)包含JTAG在內(nèi)的信息交互接口，用于上位機(jī)與下位機(jī)之間數(shù)據(jù)傳輸、通信、在線(xiàn)仿真和燒寫(xiě)程序。對(duì)于主功能板來(lái)說(shuō)，當(dāng)調(diào)試完成并將程序固化后，不再需要調(diào)試模塊，但是此時(shí)調(diào)試模塊仍會(huì)消耗主功能板的能量，占用主功能板的面積。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型要解決的技術(shù)問(wèn)題是克服現(xiàn)有技術(shù)的缺陷，提供一種具有調(diào)試功能的嵌入式硬件系統(tǒng)，其能夠有效減少電路板的面積，散熱更好，功耗更低，減小布線(xiàn)難度。

解決上述問(wèn)題的技術(shù)方案是：這種具有調(diào)試功能的嵌入式硬件系統(tǒng)，其包括主功能板和調(diào)試板，所述主功能板通過(guò)數(shù)據(jù)接口與上位機(jī)進(jìn)行信息交互，所述調(diào)試板用于數(shù)據(jù)傳輸、在線(xiàn)仿真和燒錄程序，二者通過(guò)若干根排線(xiàn)可插拔地連接；

主功能板包括數(shù)字信號(hào)處理器DSP、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA；

調(diào)試板包括FPGA下載和調(diào)試接口電路、DSP下載和調(diào)試接口電路、串口、網(wǎng)絡(luò)接口。

本實(shí)用新型將調(diào)試部分設(shè)計(jì)為一塊獨(dú)立于主功能板之外的調(diào)試板，主功能板和調(diào)試板通過(guò)若干根排線(xiàn)可插拔地連接，這樣在研發(fā)過(guò)程中，需要調(diào)試板與主功能板相連進(jìn)行數(shù)據(jù)傳輸、通信、調(diào)試并下載程序；在完成系統(tǒng)最終的應(yīng)用程序設(shè)計(jì)后，便可以將程序通過(guò)調(diào)試板下載到主功能板上運(yùn)行，之后的最終產(chǎn)品不再需要調(diào)試板。這種方案既可完成系統(tǒng)的程序調(diào)試，又可在減少面積占用的前提下保證系統(tǒng)功能的完整性，能夠有效減少電路板的面積，散熱更好，功耗更低，減小布線(xiàn)難度。

附圖說(shuō)明

圖1是根據(jù)本實(shí)用新型的具有調(diào)試功能的嵌入式硬件系統(tǒng)的電路方框圖。

圖2為根據(jù)本實(shí)用新型的具有調(diào)試功能的嵌入式硬件系統(tǒng)的具體電路圖。

具體實(shí)施方式

如圖1所示，這種具有調(diào)試功能的嵌入式硬件系統(tǒng)，其包括主功能板和調(diào)試板，所述主功能板通過(guò)數(shù)據(jù)接口與上位機(jī)進(jìn)行信息交互，所述調(diào)試板用于數(shù)據(jù)傳輸、在線(xiàn)仿真和燒錄程序，二者通過(guò)若干根排線(xiàn)可插拔地連接；

主功能板包括數(shù)字信號(hào)處理器DSP、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA；

調(diào)試板包括FPGA下載和調(diào)試接口電路、DSP下載和調(diào)試接口電路、串口、網(wǎng)絡(luò)接口。

本實(shí)用新型將調(diào)試部分設(shè)計(jì)為一塊獨(dú)立于主功能板之外的調(diào)試板，主功能板和調(diào)試板通過(guò)若干根排線(xiàn)可插拔地連接，這樣在研發(fā)過(guò)程中，需要調(diào)試板與主功能板相連進(jìn)行數(shù)據(jù)傳輸、通信、調(diào)試并下載程序；在完成系統(tǒng)最終的應(yīng)用程序設(shè)計(jì)后，便可以將程序通過(guò)調(diào)試板下載到主功能板上運(yùn)行，之后的最終產(chǎn)品不再需要調(diào)試板。這種方案既可完成系統(tǒng)的程序調(diào)試，又可在減少面積占用的前提下保證系統(tǒng)功能的完整性，能夠有效減少電路板的面積，散熱更好，功耗更低，減小布線(xiàn)難度。

另外，所述主功能板上設(shè)置扁平插座，所述調(diào)試板上設(shè)置扁平插座，所述排線(xiàn)連接這兩塊板上的扁平插座。這樣使用更方便，而且壽命更長(zhǎng)。

另外，在所述主功能板上設(shè)置第一、第二扁平插座，在所述調(diào)試板上設(shè)置第三、第四扁平插座，第一、第三扁平插座連通FPGA調(diào)試信號(hào)，第二、第四扁平插座連通DSP調(diào)試信號(hào)。將FPGA信號(hào)和DSP信號(hào)分開(kāi)，可以保證二者不發(fā)生沖突。

另外，所述主功能板還包括電源模塊、音頻信號(hào)采集芯片、外部存儲(chǔ)設(shè)備。當(dāng)然，主功能板還可以包括其他功能模塊。

另外，如果使用到USB口，所述調(diào)試板還可以包括USB接口。

另外，所述FPGA下載和調(diào)試接口電路包括FPGA JTAG接口和AS接口，所述DSP下載和調(diào)試接口電路包括DSP JTAG接口。

另外，通過(guò)跳線(xiàn)選擇FPGA JTAG接口、DSP JTAG接口、串口、網(wǎng)絡(luò)接口。

以下更具體地說(shuō)明本實(shí)用新型。

如圖1-2所示，包括主功能板1和調(diào)試板2，所述主功能板1與所述調(diào)試板2通信連接，所述主功能板1用于通過(guò)所述數(shù)據(jù)接口與上位機(jī)進(jìn)行信息交互，所述調(diào)試板2用于數(shù)據(jù)傳輸、在線(xiàn)仿真和燒錄程序。這樣，將主功能板1與調(diào)試板2相關(guān)的接口制作在一塊專(zhuān)用的調(diào)試板2上，而主功能板1與調(diào)試板2通過(guò)相應(yīng)接口相連，在研發(fā)過(guò)程中，需要調(diào)試板2與主功能板1相連進(jìn)行數(shù)據(jù)傳輸、通信、調(diào)試并下載程序；在完成系統(tǒng)最終的應(yīng)用程序設(shè)計(jì)后，便可以將程序通過(guò)調(diào)試板2下載到主功能板1上運(yùn)行，之后的最終產(chǎn)品不再需要調(diào)試板2，在嵌入式系統(tǒng)中將調(diào)試板2設(shè)計(jì)成獨(dú)立模塊，與主功能板相連。這種方案既可完成系統(tǒng)的程序調(diào)試，又可在減少面積占用的前提下保證系統(tǒng)功能的完整性。

所述調(diào)試板2上設(shè)有扁平插座3、FPGA JTAG口4、AS口5、DSP JTAG口6、串口7、網(wǎng)口8和USB口9，所述扁平插座3用于連接所述調(diào)試板2和所述主功能板1，所述FPGA JTAG口4、AS口5和DSP JTAG口6用于在線(xiàn)仿真或燒錄程序，所述串口7、網(wǎng)口8和USB口9用于與外設(shè)設(shè)備的數(shù)據(jù)的傳輸。這樣，將主功能板1與調(diào)試板2相關(guān)的FPGA JTAG口4、AS口5、DSP JTAG口6、串口7、網(wǎng)口8和USB口9等接口制作在一塊專(zhuān)用的調(diào)試板2上，而主功能板1與調(diào)試板2通過(guò)相應(yīng)接口相連，在研發(fā)過(guò)程中，需要調(diào)試板2與主功能板1相連進(jìn)行數(shù)據(jù)傳輸、通信、調(diào)試并下載程序；在完成系統(tǒng)最終的應(yīng)用程序設(shè)計(jì)后，便可以將程序通過(guò)調(diào)試板2下載到主功能板1上運(yùn)行，之后的最終產(chǎn)品不再需要調(diào)試板2。這種方案既可完成系統(tǒng)的程序調(diào)試，又可在減少面積占用的前提下保證系統(tǒng)功能的完整性。進(jìn)一步的優(yōu)選方案是：所述主功能板1上設(shè)有可編程門(mén)陣列10、數(shù)字信號(hào)處理器11和功能模塊12，所述可編程門(mén)陣列10用于對(duì)輸入信號(hào)的控制處理，所述數(shù)字信號(hào)處理器11用于數(shù)字信號(hào)處理的專(zhuān)用芯片。還可以是：所述主功能板1通過(guò)線(xiàn)纜與所述調(diào)試板2通信連接。

具體而言，主功能板1可以將調(diào)試板2上的JTAG，串口RS232，網(wǎng)絡(luò)接口中的以及FPGA JTAG口4和AS口5引出，在調(diào)試板上搭建調(diào)試模塊，并互相通過(guò)扁平插座3連接，所需的排線(xiàn)數(shù)通過(guò)以下計(jì)算可知。

DSP(數(shù)字信號(hào)處理器)：FPGA JTAG口8根；串口2根；(2片DM368需兩套調(diào)試接口)；網(wǎng)口8：一只隔離變壓器4根線(xiàn)(2片DM368的調(diào)試網(wǎng)口則需8根線(xiàn))；FPGA(可編程門(mén)陣列)：JTAG4根；AS 7根；此外還有復(fù)位線(xiàn)以及電源線(xiàn)和地線(xiàn)等，可以將DSP的調(diào)試線(xiàn)和FPGA的調(diào)試線(xiàn)分開(kāi)用兩個(gè)扁平插座3連接。用于FPGA的調(diào)試線(xiàn)纜有16根線(xiàn)；用于DSP調(diào)試的估計(jì)需要64根線(xiàn)，為了滿(mǎn)足網(wǎng)絡(luò)芯片的供電需要加電源線(xiàn)和地線(xiàn)。

以上所述，僅是本實(shí)用新型的較佳實(shí)施例，并非對(duì)本實(shí)用新型作任何形式上的限制。本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，凡是依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬本實(shí)用新型技術(shù)方案的保護(hù)范圍。