本實用新型屬于集成電路技術(shù)領(lǐng)域，具體涉及到一種基于CPCI總線的多通道的USB和RS232通信板。

背景技術(shù)：

隨著微電子、通信技術(shù)的發(fā)展，主流測量控制系統(tǒng)已形成以計算機測控系統(tǒng)和嵌入式測控系統(tǒng)為主。主流的測量控制系統(tǒng)中，我們經(jīng)常要用到CPCI總線。CPCI總線有一些優(yōu)點：總線空間與處理器空間隔離；可擴展性較好；具有動態(tài)配置機制即插即用；總線帶寬較寬；具有共享總線機制；具有中斷機制。CPCI總線已被廣泛使用，CPCI總線已形成一種標準，人們廣泛使用CPCI總線擴展一些功能板卡。

RS232通信和USB通信出現(xiàn)的較早，已被人們廣泛使用于測量，控制，數(shù)據(jù)傳輸中。目前，基于RS232通信和USB通信的外設(shè)較多，然而，將這些RS232通信和USB通信的外設(shè)連接到主控設(shè)備時，常常會出現(xiàn)主控設(shè)備的串口通道不足，無法連接到主控設(shè)備的問題。

這些外設(shè)要連接到主控設(shè)備常用的做法是：首先，添加主控器模塊,擴充串口通道；其次，兩個主控器之間通過連接線互連起來。這種做法有一些不足：電路比較復雜，增加了模塊及連線；成本增加；維護費力費時，電路連線較多，不利于查找問題；系統(tǒng)功耗增加。

技術(shù)實現(xiàn)要素：

本實用新型所要解決的技術(shù)問題在于克服上述通信外設(shè)的不足,提供一種設(shè)計合理、結(jié)構(gòu)簡單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強、具有高速數(shù)據(jù)傳輸能力的基于CPCI總線的多通道的USB和RS232通信板。

解決上述技術(shù)問題采用的技術(shù)方案是：具有：對裝置進行控制的FPGA電路；PCI電路；該電路與FPGA電路相連接；USB通信電路，該電路與FPGA電路相連接；RS232驅(qū)動電路，該電路與FPGA電路相連接。

本實用新型的FPGA電路為：集成電路U1的74腳～83腳、86腳～88腳、93腳、96腳、97腳、94腳、98腳～105腳、107腳、108腳、113腳～116腳、118腳～120腳、156腳、158腳、163腳～168腳、136腳～131腳、128腳～121腳、240腳～233腳、228腳～225腳、223腳～220腳、218腳～216腳、214腳、213腳、208腳～204腳、202腳～200腳接PCI電路，集成電路U1的163腳～168腳接RS232驅(qū)動電路、152腳接晶振Y1的4腳，集成電路U1的155腳、149腳、147腳、148腳、34腳～36腳、25腳、33腳、32腳、26腳、146腳、145腳依次接連接器J1的14腳～2腳，集成電路U1的193腳、199腳、197腳、196腳、187腳～181腳、60腳、57腳、56腳、54腳、53腳、49腳～42腳、37腳、24腳、21腳、20腳、18腳～11腳接USB通信電路，集成電路U1的191腳、110腳、90腳、72腳、211腳、229腳接1.5V電源，集成電路U1的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳、22腳、51腳、9腳接3V電源，集成電路U1的154腳、27腳接A1.5V電源，集成電路U1的91腳、89腳、71腳、52腳、10腳、109腳、40腳、230腳、192腳、69腳、111腳、129腳、212腳、142腳、171腳、232腳、210腳、190腳、151腳、150腳、31腳、30腳接地，晶振Y1的1腳接3V電源、3腳接地，連接器J1的1腳接地；集成電路U1的型號為EP1C6Q240C6，晶振Y1的型號為JHY50M。

本實用新型的USB通信電路為：集成電路U4的14腳、13腳、22腳、23腳、6腳、10腳、9腳、2腳、11腳、3腳、5腳、1腳依次接集成電路U1的193腳、199腳、197腳、196腳、187腳～181腳、60腳，集成電路U4的17腳接電容C1的一端、19腳接電容C6的一端并通過電阻R1接5V電源、15腳通過電阻R2接連接器USB1的3腳、16腳通過電阻R3接連接器USB1的2腳、12腳通過電阻R4接地、20腳接5V電源、4腳接3V電源，集成電路U4的26腳、21腳、18腳、7腳、25腳接地，電容C1、電容C6的另一端接地，連接器USB1的1腳接5V電源、4腳和5腳以及6腳接地；集成電路U6的14腳、13腳、22腳、23腳、6腳、10腳、9腳、2腳、11腳、3腳、5腳、1腳依次接集成電路U1的57腳、56腳、54腳、53腳、49腳～42腳，集成電路U4的17腳接電容C9的一端、19腳接電容C12的一端并通過電阻R5接5V電源、15腳通過電阻R6接連接器USB2的3腳、16腳通過電阻R7接連接器USB2的2腳、12腳通過電阻R8接地、20腳接5V電源、4腳接3V電源，集成電路U6的26腳、21腳、18腳、7腳、25腳接地，電容C9、電容C12的另一端接地，連接器USB2的1腳接5V電源、4腳和5腳以及6腳接地；集成電路U8的14腳、13腳、22腳、23腳、6腳、10腳、9腳、2腳、11腳、3腳、5腳、1腳依次接集成電路U1的37腳、24腳、21腳、20腳、18腳～11腳，集成電路U4的17腳接電容C15的一端、19腳接電容C18的一端并通過電阻R9接5V電源、15腳通過電阻R10接連接器USB3的3腳、16腳通過電阻R11接連接器USB3的2腳、12腳通過電阻R12接地、20腳接5V電源、4腳接3V電源，集成電路U8的26腳、21腳、18腳、7腳、25腳接地，電容C15、電容C18的另一端接地，連接器USB3的1腳接5V電源、4腳和5腳以及6腳接地；集成電路U4、集成電路U6、集成電路U8的型號為FT245RL。

本實用新型的RS232驅(qū)動電路為：集成電路U3的2腳接電容C3的一端、4腳接電容C3的另一端、5腳接電容C5的一端、6腳接電容C5的另一端、19腳和20腳接3V電源、13腳和15腳接集成電路U1的163腳和164腳、3腳接電容C2的一端、7腳接電容C4的一端、17腳和16腳接連接器J3的2腳和3腳、14腳和1腳以及18腳接地，電容C2、電容C4的另一端接地，連接器J3的1腳接地；集成電路U5的2腳接電容C8的一端、4腳接電容C8的另一端、5腳接電容C11的一端、6腳接電容C11的另一端、19腳和20腳接3V電源、13腳和15腳接集成電路U1的165腳和166腳、3腳接電容C7的一端、7腳接電容C10的一端、17腳和16腳接連接器J4的2腳和3腳、14腳和1腳以及18腳接地，電容C7、電容C10的另一端接地，連接器J4的1腳接地；集成電路U7的2腳接電容C14的一端、4腳接電容C14的另一端、5腳接電容C17的一端、6腳接電容C17的另一端、19腳和20腳接3V電源、13腳和15腳接集成電路U1的167腳和168腳、3腳接電容C13的一端、7腳接電容C16的一端、17腳和16腳接連接器J5的2腳和3腳、14腳和1腳以及18腳接地，電容C13、電容C16的另一端接地，連接器J5的1腳接地；集成電路U3、集成電路U5、集成電路U7的型號為SP3223。

本實用新型的PCI電路為：集成電路U2的43腳、42腳、39腳～34腳、32腳～28腳、25腳～23腳、11腳、8腳～2腳、157腳～150腳、33腳、22腳、12腳、158腳、21腳～19腳、44腳、18腳～13腳、159腳、149腳、148腳依次接連接器J2的57腳～9腳，集成電路U2的91腳～82腳、79腳～69腳、62腳～52腳、137腳～133腳、92腳～98腳、100腳～102腳、105腳～119腳、122腳、46腳～49腳、63腳、64腳、68腳、127腳、128腳、123腳～126腳、129腳～132腳依次接集成電路U1的74腳～83腳、86腳～88腳、93腳、96腳、97腳、94腳、98腳～105腳、107腳、108腳、113腳～116腳、118腳～120腳、156腳、158腳、163腳～168腳、136腳～131腳、128腳～121腳、240腳～233腳、228腳～225腳、223腳～220腳、218腳～216腳、214腳、213腳、208腳～204腳、202腳～200腳，集成電路U2的81腳、103腳、50腳、66腳、41腳、121腳、146腳、27腳、10腳、1腳接3V電源，集成電路U1的26腳、40腳、9腳、104腳、120腳、65腳、51腳、80腳、147腳、160腳接地，連接器J2的8腳～1腳接地；集成電路U2的型號為PCI9052。

由于本實用新型采用了FPGA電路、PCI電路、USB通信電路、RS232驅(qū)動電路，F(xiàn)PGA電路啟動PCI局部總線的控制邏輯、3通道并口控制邏輯、3通道串口的控制邏輯并接收外部傳來的數(shù)據(jù)，RS232驅(qū)動電路、USB通信電路將數(shù)據(jù)輸出，本裝置設(shè)計合理、結(jié)構(gòu)簡單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強、具有高速數(shù)據(jù)傳輸能力，可推廣應(yīng)用到通信電路外設(shè)與主控制設(shè)備連接設(shè)備領(lǐng)域。

附圖說明

圖1是本實用新型的電氣原理方框圖。

圖2是圖1中FPGA電路的電子線路原理圖。

圖3是圖1中USB通信電路、RS232驅(qū)動電路的電子線路原理圖。

圖4是圖1中PCI電路的電子線路原理圖。

具體實施方式

下面結(jié)合附圖和實施例對本實用新型做進一步詳細說明，但本實用新型不限于這些實施例。

實施例1

在圖1中，本實用新型基于CPCI總線的多通道的USB和RS232通信板由FPGA電路、PCI電路、USB通信電路、RS232驅(qū)動電路連接構(gòu)成，PCI電路與FPGA電路相連接、FPGA電路的與USB通信電路和RS232驅(qū)動電路相連接。

在圖2中，本實施例的FPGA電路由集成電路U1、晶振Y1、連接器J1連接構(gòu)成，集成電路U1的型號為EP1C6Q240C6，晶振Y1的型號為JHY50M。集成電路U1的74腳～83腳、86腳～88腳、93腳、96腳、97腳、94腳、98腳～105腳、107腳、108腳、113腳～116腳、118腳～120腳、156腳、158腳、163腳～168腳、136腳～131腳、128腳～121腳、240腳～233腳、228腳～225腳、223腳～220腳、218腳～216腳、214腳、213腳、208腳～204腳、202腳～200腳接PCI電路，集成電路U1的163腳～168腳接RS232驅(qū)動電路、152腳接晶振Y1的4腳，集成電路U1的155腳、149腳、147腳、148腳、34腳～36腳、25腳、33腳、32腳、26腳、146腳、145腳依次接連接器J1的14腳～2腳，集成電路U1的193腳、199腳、197腳、196腳、187腳～181腳、60腳、57腳、56腳、54腳、53腳、49腳～42腳、37腳、24腳、21腳、20腳、18腳～11腳接USB通信電路，集成電路U1的191腳、110腳、90腳、72腳、211腳、229腳接1.5V電源，集成電路U1的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳、22腳、51腳、9腳接3V電源，集成電路U1的154腳、27腳接A1.5V電源，集成電路U1的91腳、89腳、71腳、52腳、10腳、109腳、40腳、230腳、192腳、69腳、111腳、129腳、212腳、142腳、171腳、232腳、210腳、190腳、151腳、150腳、31腳、30腳接地，晶振Y1的1腳接3V電源、3腳接地，連接器J1的1腳接地。

在圖3中，本實施例的USB通信電路由集成電路U4、集成電路U6、集成電路U8、電阻R1～電阻R12、電容C1、電容C6、電容C9、電容C12、電容C15、電容個C18、連接器USB1～連接器USB3連接構(gòu)成，集成電路U4、集成電路U6、集成電路U8的型號為FT245RL。集成電路U4的14腳、13腳、22腳、23腳、6腳、10腳、9腳、2腳、11腳、3腳、5腳、1腳依次接集成電路U1的193腳、199腳、197腳、196腳、187腳～181腳、60腳，集成電路U4的17腳接電容C1的一端、19腳接電容C6的一端并通過電阻R1接5V電源、15腳通過電阻R2接連接器USB1的3腳、16腳通過電阻R3接連接器USB1的2腳、12腳通過電阻R4接地、20腳接5V電源、4腳接3V電源，集成電路U4的26腳、21腳、18腳、7腳、25腳接地，電容C1、電容C6的另一端接地，連接器USB1的1腳接5V電源、4腳和5腳以及6腳接地；集成電路U6的14腳、13腳、22腳、23腳、6腳、10腳、9腳、2腳、11腳、3腳、5腳、1腳依次接集成電路U1的57腳、56腳、54腳、53腳、49腳～42腳，集成電路U4的17腳接電容C9的一端、19腳接電容C12的一端并通過電阻R5接5V電源、15腳通過電阻R6接連接器USB2的3腳、16腳通過電阻R7接連接器USB2的2腳、12腳通過電阻R8接地、20腳接5V電源、4腳接3V電源，集成電路U6的26腳、21腳、18腳、7腳、25腳接地，電容C9、電容C12的另一端接地，連接器USB2的1腳接5V電源、4腳和5腳以及6腳接地；集成電路U8的14腳、13腳、22腳、23腳、6腳、10腳、9腳、2腳、11腳、3腳、5腳、1腳依次接集成電路U1的37腳、24腳、21腳、20腳、18腳～11腳，集成電路U4的17腳接電容C15的一端、19腳接電容C18的一端并通過電阻R9接5V電源、15腳通過電阻R10接連接器USB3的3腳、16腳通過電阻R11接連接器USB3的2腳、12腳通過電阻R12接地、20腳接5V電源、4腳接3V電源，集成電路U8的26腳、21腳、18腳、7腳、25腳接地，電容C15、電容C18的另一端接地，連接器USB3的1腳接5V電源、4腳和5腳以及6腳接地。

在圖3中，本實施例的RS232驅(qū)動電路由集成電路U3、集成電路U5、集成電路U7、電容C2～電容C5、電容C7、電容C8、電容C10、電容C11、電容C13、電容C14、電容C16、電容C17、連接器J3～連接器J5連接構(gòu)成，集成電路U3、集成電路U5、集成電路U7的型號為SP3223。集成電路U3的2腳接電容C3的一端、4腳接電容C3的另一端、5腳接電容C5的一端、6腳接電容C5的另一端、19腳和20腳接3V電源、13腳和15腳接集成電路U1的163腳和164腳、3腳接電容C2的一端、7腳接電容C4的一端、17腳和16腳接連接器J3的2腳和3腳、14腳和1腳以及18腳接地，電容C2、電容C4的另一端接地，連接器J3的1腳接地；集成電路U5的2腳接電容C8的一端、4腳接電容C8的另一端、5腳接電容C11的一端、6腳接電容C11的另一端、19腳和20腳接3V電源、13腳和15腳接集成電路U1的165腳和166腳、3腳接電容C7的一端、7腳接電容C10的一端、17腳和16腳接連接器J4的2腳和3腳、14腳和1腳以及18腳接地，電容C7、電容C10的另一端接地，連接器J4的1腳接地；集成電路U7的2腳接電容C14的一端、4腳接電容C14的另一端、5腳接電容C17的一端、6腳接電容C17的另一端、19腳和20腳接3V電源、13腳和15腳接集成電路U1的167腳和168腳、3腳接電容C13的一端、7腳接電容C16的一端、17腳和16腳接連接器J5的2腳和3腳、14腳和1腳以及18腳接地，電容C13、電容C16的另一端接地，連接器J5的1腳接地。

在圖3中，本實施例的PCI電路由集成電路U2、連接器J2連接構(gòu)成，集成電路U2的型號為PCI9052。集成電路U2的43腳、42腳、39腳～34腳、32腳～28腳、25腳～23腳、11腳、8腳～2腳、157腳～150腳、33腳、22腳、12腳、158腳、21腳～19腳、44腳、18腳～13腳、159腳、149腳、148腳依次接連接器J2的57腳～9腳，集成電路U2的91腳～82腳、79腳～69腳、62腳～52腳、137腳～133腳、92腳～98腳、100腳～102腳、105腳～119腳、122腳、46腳～49腳、63腳、64腳、68腳、127腳、128腳、123腳～126腳、129腳～132腳依次接集成電路U1的74腳～83腳、86腳～88腳、93腳、96腳、97腳、94腳、98腳～105腳、107腳、108腳、113腳～116腳、118腳～120腳、156腳、158腳、163腳～168腳、136腳～131腳、128腳～121腳、240腳～233腳、228腳～225腳、223腳～220腳、218腳～216腳、214腳、213腳、208腳～204腳、202腳～200腳，集成電路U2的81腳、103腳、50腳、66腳、41腳、121腳、146腳、27腳、10腳、1腳接3V電源，集成電路U1的26腳、40腳、9腳、104腳、120腳、65腳、51腳、80腳、147腳、160腳接地，連接器J2的8腳～1腳接地。

本實用新型的工作原理如下：

系統(tǒng)上電，集成電路U1開始初始化工作，完成FPGA的硬件配置工作：包括PCI局部總線的控制邏輯，3通道串口的控制邏輯,3通道并口的控制邏輯。此后，電路進入正常工作狀態(tài)。

首先，集成電路U1等待接收從外部傳來的數(shù)據(jù)。數(shù)據(jù)信號從連接器J2的26腳～57腳輸出，輸入到集成電路U2,經(jīng)過集成電路U2的總線轉(zhuǎn)換處理，數(shù)據(jù)信號從集成電路U2的91腳～82腳，79腳～69腳，62腳～52腳輸出，輸入到集成電路U1。

其次，集成電路U1啟動3通道串口的控制邏輯，將接收的數(shù)據(jù)通過串口轉(zhuǎn)發(fā)出去。數(shù)據(jù)信號從集成電路U1的引腳163腳輸出，輸入到集成電路U3的13腳，經(jīng)過集成電路U3電平變換處理，從集成電路U3的17腳輸出，輸入到連接器J3，從連接器J3輸出數(shù)據(jù)或數(shù)據(jù)信號從集成電路U1的165腳輸出，輸入到集成電路U5的13腳，經(jīng)過集成電路U5電平變換處理，從集成電路U5的17腳輸出，輸入到連接器J4，從連接器J4輸出數(shù)據(jù)；或數(shù)據(jù)信號從集成電路U1的167腳輸出，輸入到集成電路U7的13腳，經(jīng)過集成電路U7電平變換處理，從集成電路U7的17腳輸出，輸入到連接器J5，從連接器J5輸出數(shù)據(jù)。

最后，集成電路U1啟動3通道并口的控制邏輯，將接收的數(shù)據(jù)轉(zhuǎn)發(fā)出去。數(shù)據(jù)信號從集成電路U1的60腳、181腳～187腳輸出，輸入到集成電路U4的1腳～3腳、5腳、6腳、9腳～11腳，接著，USB外設(shè)開始讀取數(shù)據(jù)，數(shù)據(jù)從集成電路U4的15腳、16腳輸出，經(jīng)過電阻R2、電阻R3，輸入到連接器USB1，從連接器USB1輸出數(shù)據(jù)；或數(shù)據(jù)信號從集成電路U1的42腳～49腳輸出，輸入到集成電路U6的1腳～3腳、5腳、6腳、9腳～11腳，接著，USB外設(shè)開始讀取數(shù)據(jù)，數(shù)據(jù)從集成電路U6的15腳、16腳輸出，經(jīng)過電阻R6、電阻R7，輸入到連接器USB2，從連接器USB2輸出數(shù)據(jù)；或數(shù)據(jù)信號從集成電路U1的11腳～18腳輸出，輸入到集成電路U8的1腳～3腳、5腳、6腳、9腳～11腳，接著，USB外設(shè)開始讀取數(shù)據(jù)，數(shù)據(jù)從集成電路U8的15腳、16腳輸出，經(jīng)過電阻R10、電阻R11，輸入到連接器USB3，從連接器USB3輸出數(shù)據(jù)。