本發(fā)明涉及芯片技術(shù)領(lǐng)域，具體是一種低功耗的微控制器SOC。

背景技術(shù)：

對于芯片設(shè)計(jì)來說，在設(shè)計(jì)目標(biāo)上往往存在沖突，即它們的性能要足夠強(qiáng)大，同時(shí)功耗又要足夠低。本發(fā)明提供一種低功耗的微控制器SOC設(shè)計(jì)方案。在微控制器SOC中，數(shù)據(jù)存儲空間由兩塊隨機(jī)存儲器（RAM1、RAM2）構(gòu)成。在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里僅需要進(jìn)行小量的數(shù)據(jù)存取時(shí)，將電源門控單元（PGC）關(guān)斷，可以關(guān)斷第二隨機(jī)存儲器（RAM2）的供電電壓，從而節(jié)省功耗。在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里需要保持存儲于第二隨機(jī)存儲器(RAM2)中的數(shù)據(jù)，但并不需要對RAM2進(jìn)行讀寫操作時(shí)，通過供電電壓控制單元（VSC）可以輸出第二隨機(jī)存儲器 的“半工作電壓”，使RAM2處于“半功耗模式”，從而節(jié)省功耗。在微控制器SOC典型的應(yīng)用中，數(shù)據(jù)存儲器的功耗占總功耗的比例可超過30%，并且微控制器SOC需要進(jìn)行大量數(shù)據(jù)存取的時(shí)間比例比較小，通過本方案可以有效地降低微控制器SOC的功耗，同時(shí)方案具有很強(qiáng)的實(shí)用性。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種低功耗的微控制器SOC，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種低功耗的微控制器SOC，包括微控制器內(nèi)核、數(shù)據(jù)存儲器接口模塊、程序存儲器、第一隨機(jī)存儲器、第二隨機(jī)存儲器、供電電壓控制單元、電源模塊和電源門控單元PGC，所述微控制器內(nèi)核分別連接數(shù)據(jù)存儲器接口模塊和程序存儲器，數(shù)據(jù)存儲器接口模塊還分別連接第一隨機(jī)存儲器和第二隨機(jī)存儲器，第一隨機(jī)存儲器還連接電源模塊，第二隨機(jī)存儲器還連接供電電壓控制單元，供電電壓控制單元還連接電源門控單元PGC。

作為本發(fā)明的進(jìn)一步方案：所述電源門控單元PGC和電源模塊均連接電源VDD2。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：當(dāng)微控制器SOC所處的應(yīng)用階段里僅需要進(jìn)行小量的數(shù)據(jù)存取時(shí)，通過將電源門控單元（PGC）關(guān)斷，可以關(guān)斷第二隨機(jī)存儲器（RAM2）的供電電壓，從而節(jié)省功耗。當(dāng)微控制器SOC所處的應(yīng)用階段里需要保持存儲于第二隨機(jī)存儲器(RAM2)中的數(shù)據(jù)，但并不需要對RAM2進(jìn)行讀寫操作時(shí)，通過供電電壓控制單元（VSC）可以輸出第二隨機(jī)存儲器 的“半工作電壓”，使RAM2處于“半功耗模式”，從而節(jié)省功耗。在微控制器SOC典型的應(yīng)用中，數(shù)據(jù)存儲器的功耗占總功耗的比例可超過30%，并且微控制器SOC需要進(jìn)行大量數(shù)據(jù)存取的時(shí)間比例比較小，通過本方案可以有效地降低微控制器SOC的功耗，具有很強(qiáng)的實(shí)用性。

附圖說明：

圖1為本發(fā)明的整體框圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

請參閱圖1，一種低功耗的微控制器SOC，包括微控制器內(nèi)核、數(shù)據(jù)存儲器接口模塊、程序存儲器、第一隨機(jī)存儲器、第二隨機(jī)存儲器、供電電壓控制單元、電源模塊和電源門控單元PGC，所述微控制器內(nèi)核分別連接數(shù)據(jù)存儲器接口模塊和程序存儲器，數(shù)據(jù)存儲器接口模塊還分別連接第一隨機(jī)存儲器和第二隨機(jī)存儲器，第一隨機(jī)存儲器還連接電源模塊，第二隨機(jī)存儲器還連接供電電壓控制單元，供電電壓控制單元還連接電源門控單元PGC。

電源門控單元PGC和電源模塊均連接電源VDD2。

本發(fā)明的工作原理是：原理如圖 1所示。微控制器SOC內(nèi)部包括電源模塊（POWER）、電源門控單元（PGC）、供電電壓控制單元（VSC）、程序存儲器（PMEM）、第一隨機(jī)存儲器（RAM1）、第二隨機(jī)存儲器（RAM2）、數(shù)據(jù)存儲接口模塊（DMEM_INTF）、微控制器內(nèi)核（MCU_CORE）等組成部分。

在微控制器SOC中，用戶程序存儲于程序存儲器（PMEM）中，微控制器內(nèi)核（MCU_CORE）通過程序存儲總線(pmem_bus)從程序存儲器中讀出用戶的指令碼，然后執(zhí)行相應(yīng)的操作。數(shù)據(jù)存儲器是微控制器SOC中用來保存數(shù)據(jù)的存儲器。在本方案中，由兩塊隨機(jī)存儲器RAM1與RAM2構(gòu)成微控制器SOC的數(shù)據(jù)存儲器。

微控制器內(nèi)核（MCU_CORE）需要讀寫片內(nèi)數(shù)據(jù)存儲器時(shí)，數(shù)據(jù)存儲接口模塊（DMEM_INTF）負(fù)責(zé)對地址進(jìn)行譯碼，將訪問地址映射到兩塊隨機(jī)存儲器中之一的物理地址。對于用戶來說，微控制器SOC內(nèi)部的數(shù)據(jù)程序器是依然是一塊連續(xù)的數(shù)據(jù)存儲空間，而不會因?yàn)镾OC內(nèi)部采用了兩塊隨機(jī)存儲器而有所不同，不會影響用戶的使用習(xí)慣。

微控制器SOC工作時(shí)，外部供電至微控制器SOC，然后在微控制器SOC內(nèi)部的電源模塊（POWER）會產(chǎn)生兩個(gè)供電電壓。其中，一個(gè)供電電壓為第一隨機(jī)存儲器（RAM1）進(jìn)行供電。另一個(gè)供電電壓為第二隨機(jī)存儲器（RAM2）進(jìn)行供電。第一隨機(jī)存儲器（RAM1）的供電電壓是常開的。第二隨機(jī)存儲器（RAM2）的供電電壓可以通過電源門控單元（PGC）關(guān)閉或者開啟。電源門控單元（PGC）的開關(guān)受控于微控制器內(nèi)核輸出的功耗門控信號（pgate）。當(dāng)電源門控單元（PGC）檢測到功耗門控信號（pgate）為低電平狀態(tài)時(shí)，電源門控單元（PGC）將被關(guān)閉，第二隨機(jī)存儲器（RAM2）的供電將被判斷，即隨機(jī)存儲器內(nèi)部的存儲的內(nèi)容亦將由于斷電而丟失，但其將完全不產(chǎn)生功耗。當(dāng)電源門控單元（PGC）檢測到功耗門控信號（pgate）為高電平狀態(tài)時(shí)，電源門控單元（PGC）將被開啟，電源門控單元（PGC）后的輸出供電電壓VDD2_G將被連接至供電電壓控制單元（VSC）的輸入端。供電電壓控制單元（VSC）會根據(jù)其控制端口對輸入電壓進(jìn)行轉(zhuǎn)換，產(chǎn)生輸出電壓直接作為第二隨機(jī)存儲器（RAM2）的供電電壓。供電電壓控制單元（VSC）的輸出電壓VDD2_A受控于微控制器內(nèi)核輸出的供電電壓控制信號（vs_ctrl）。當(dāng)供電電壓控制單元（VSC）檢測到供電電壓控制信號（vs_ctrl）為低電平狀態(tài)時(shí)，供電電壓控制單元（VSC）的輸出電壓將低于隨機(jī)存儲器讀寫時(shí)所需的供電電壓，我們稱之為“半工作電壓”。當(dāng)?shù)诙S機(jī)存儲器（RAM2）的供電電壓僅為“半工作電壓”時(shí)，第二隨機(jī)存儲器（RAM2）不能被進(jìn)行讀或者寫操作，而僅能保持內(nèi)部存儲的數(shù)據(jù)不丟失。當(dāng)供電電壓控制單元（VSC）檢測到供電電壓控制信號（vs_ctrl）為高電平狀態(tài)時(shí)，供電電壓控制單元（VSC）的輸出電壓將等于VDD2，我們稱之為“全工作電壓”。當(dāng)?shù)诙S機(jī)存儲器（RAM2）的供電電壓為“全工作電壓”時(shí)，第二隨機(jī)存儲器（RAM2）可以被進(jìn)行讀或者寫操作。第二隨機(jī)存儲器（RAM2）的供電電壓被關(guān)斷時(shí)的功耗模式為“零功耗模式”；第二隨機(jī)存儲器（RAM2）工作于“半工作電壓”的功耗模式為“半功耗模式”；第二隨機(jī)存儲器（RAM2）工作于“全工作電壓”的功耗模式為“全功耗模式”。第二隨機(jī)存儲器（RAM2）處于“半功耗模式”時(shí)的功耗要比“全功耗模式”小很多。

在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里僅需要進(jìn)行小量的數(shù)據(jù)存取時(shí)，用戶只需要使用到微控制器SOC中的第一隨機(jī)存儲器（RAM1）。此時(shí)，通過將電源門控單元（PGC）關(guān)斷，可以關(guān)斷第二隨機(jī)存儲器（RAM2）的供電電壓，使微控制器SOC能夠節(jié)省不必要的部分功耗。在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里需要保持存儲于第二隨機(jī)存儲器(RAM2)中的數(shù)據(jù)，但并不需要對RAM2進(jìn)行讀寫操作時(shí)，通過供電電壓控制單元（VSC）可以輸出第二隨機(jī)存儲器 的“半工作電壓”，使RAM2處于“半功耗模式”，從而可以節(jié)省微控制器SOC的功耗。在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里需要對RAM2進(jìn)行讀寫操作時(shí)，通過供電電壓控制單元（VSC）可以輸出第二隨機(jī)存儲器 的“全工作電壓”，使RAM2能夠進(jìn)行讀寫操作，完成微控制器SOC對數(shù)據(jù)存儲的大容量需求。當(dāng)需要用到第二隨機(jī)存儲器的存儲空間時(shí)，MCU內(nèi)核（MCU_CORE）輸出的供電控制信號（vs1_ctrl）輸入至可編程DC-DC開關(guān)電壓調(diào)節(jié)器（PRG_DC2DC）的編程控制端口，降低微控制器SOC的供電電壓。同時(shí)，MCU內(nèi)核（MCU_CORE）輸出的時(shí)鐘控制信號（ck1_ctrl）可以通過可編程時(shí)鐘產(chǎn)生器（PRG_CKGEN）降低其輸出時(shí)鐘clk1的時(shí)鐘頻率。微控制器SOC在對頻率要求不高的應(yīng)用階段時(shí)，由于其工作時(shí)鐘以及工作電壓同時(shí)被降低，使得其功耗能夠被大大地降低。

而對于典型的應(yīng)用，微控制器SOC一般只在很小的時(shí)間比例中大容量的數(shù)據(jù)存取，而在其余的大多數(shù)時(shí)間里面，只需要隨機(jī)存取器(RAM1)就足夠了。因此，當(dāng)微控制器SOC不需要大容量的數(shù)據(jù)存取時(shí)，且不需要保持第二隨機(jī)存儲器（RAM2）的數(shù)據(jù)時(shí)，可以通過將第二隨機(jī)存儲器（RAM2）的供電電壓關(guān)斷來達(dá)到降低功耗的目的。當(dāng)微控制器SOC不需要大容量的數(shù)據(jù)存取時(shí)，但需要保持第二隨機(jī)存儲器（RAM2）的數(shù)據(jù)時(shí)，可以通過將第二隨機(jī)存儲器（RAM2）的供電電壓降低于“半工作電壓”來達(dá)到降低功耗的目的。在典型的應(yīng)用中，數(shù)據(jù)存儲器的功耗占總功耗的比例可超過30%，通過本方案可以有效地降低微控制器SOC的功耗，同時(shí)方案具有很強(qiáng)的實(shí)用性。