本發(fā)明涉及集成電路設(shè)計與信息安全領(lǐng)域，具體涉及一種基于開關(guān)電容的強(qiáng)puf電路結(jié)構(gòu)。

背景技術(shù)：

物理不可克隆函數(shù)(puf)是指一個特殊的物理實體，對其輸入一個激勵c，利用其內(nèi)在不可避免的物理構(gòu)造的隨機(jī)差異，可以輸出一個不可預(yù)測的響應(yīng)r，針對每一個puf實體，它擁有唯一的且具有不可克隆的激勵-響應(yīng)對集合(challenge-responsepairs，crps)，該cprs可以用來進(jìn)行密鑰產(chǎn)生或者安全認(rèn)證。

puf在提升芯片的安全性方面有著極大的作用，具有廣泛的應(yīng)用前景，當(dāng)前世界主要的智能卡芯片生產(chǎn)廠商之一恩智浦(nxp)在其新一代smartmx2智能卡中即采用puf技術(shù)來增強(qiáng)安全性，altera公司也在其10系列高端fpga中采用intrinsic-id公司的puf技術(shù)來防止篡改和克隆攻擊。

基于開關(guān)電容(switched-capacitorcircuit，sc)的puf是一種新型puf電路，它利用開關(guān)電容電路(sc電路)來捕獲電容的工藝偏差，將其轉(zhuǎn)變?yōu)殡妷浩?，再采用比較電路將開關(guān)電容電路產(chǎn)生的電壓偏差值進(jìn)行放大，并轉(zhuǎn)變?yōu)閜uf數(shù)字輸出。

但是，目前已提出的scpuf電路屬于weakpuf，只能產(chǎn)生唯一的激勵-響應(yīng)對(challenge-responsepairs,crps)，這意味著當(dāng)該scpuf用于密鑰產(chǎn)生時，只能輸出唯一的密鑰。在使用過程中，該密鑰必須要保持機(jī)密，一旦發(fā)生泄露，puf就可以被仿冒從而喪失防偽功能，特別是在安全認(rèn)證等應(yīng)用中，嵌有puf的安全模塊需要在不安全的環(huán)境中傳輸密鑰來實現(xiàn)雙方的認(rèn)證，這極大的增加了密鑰泄露的危險。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的就是針對上述技術(shù)的不足，提供一種基于開關(guān)電容的強(qiáng)puf電路結(jié)構(gòu)，能夠產(chǎn)生的海量的crps，可以避免因puf中少量的crp泄露而導(dǎo)致密鑰被破解。

為實現(xiàn)上述目的，本發(fā)明所設(shè)計的基于開關(guān)電容的強(qiáng)puf電路結(jié)構(gòu)包括開關(guān)電容陣列電路、與所述開關(guān)電容陣列電路連接的偏差比較電路及與所述偏差比較電路連接的存儲電路，所述開關(guān)電容陣列電路還包括并聯(lián)的n個相同的采樣電容對、n個與所述采樣電容對一一對應(yīng)連接的多路開關(guān)、兩個相同的分壓電容及兩個偏差輸出端，n為大于0的正整數(shù)，每個所述采樣電容對包括兩個相同的采樣電容，兩個所述采樣電容的負(fù)極均與地線相連，兩個所述采樣電容的正極通過所述多路開關(guān)分別與兩個所述偏差輸出端連接，兩個所述采樣電容的正極與兩個所述偏差輸出端的連接通過所述多路開關(guān)可切換，即在選擇信號的控制下，一個所述采樣電容的正極與一個所述偏差輸出端連接，當(dāng)所述選擇信號改變時，所述采樣電容的正極切換為與另一個所述偏差輸出端連接，該所述采樣電容對中與所述采樣電容對應(yīng)的另一個所述采樣電容同步切換，兩個所述分壓電容的正極均連接有電源，兩個所述分壓電容的負(fù)極分別與兩個所述偏差輸出端連接，與一個所述偏差輸出端連接的所述采樣電容并聯(lián)疊加后與與該所述偏差輸出端連接的所述分壓電容串聯(lián)分壓，與另一個所述偏差輸出端連接的所述采樣電容并聯(lián)疊加后與與該所述偏差輸出端連接的所述分壓電容串聯(lián)分壓，將分壓采樣后取得偏差電壓。

優(yōu)選地，所述偏差比較電路將所述開關(guān)電容陣列電路產(chǎn)生的偏差電壓進(jìn)行比較，轉(zhuǎn)換為0/1的數(shù)字響應(yīng)，放大之后產(chǎn)生1比特的數(shù)字輸出，所述存儲電路存儲所述偏差比較電路轉(zhuǎn)換的數(shù)字響應(yīng)。

優(yōu)選地，所述開關(guān)電容陣列電路中一個所述偏差輸出端走線連有頂層金屬，另一個所述偏差輸出端走線連有次頂層金屬，所述頂層金屬采用電容上極板作為信號線與地線混合繞線，所述次頂層金屬采用電容下級板作為信號線與地線混合繞線，所述混合繞線覆蓋puf電路、內(nèi)核電路及芯片需要保護(hù)的電路，當(dāng)攻擊者試圖采用探針攻擊探測芯片的關(guān)鍵信息時，勢必需要破壞或者接觸到金屬防護(hù)網(wǎng)，此時探針?biāo)鶖y帶的寄生電容會改變所述開關(guān)電容陣列電路的采樣電壓值，從而引起puf輸出響應(yīng)的改變，因此能有效防止芯片遭受探針和破壞重建等攻擊。

本發(fā)明基于開關(guān)電容的強(qiáng)puf電路結(jié)構(gòu)的原理為：所述采樣電容及所述分壓電容在芯片實際生產(chǎn)過程中介電常數(shù)和電容尺寸等參數(shù)會產(chǎn)生失配，從而使得所述分壓電容和所述采樣電容并聯(lián)疊加之后的總電容之間也會產(chǎn)生失配，使兩個所述偏差輸出端存在電壓差，該電壓差被所述偏差比較電路放大后產(chǎn)生1比特的數(shù)字輸出，由于n個所述多路開關(guān)控制n個所述采樣電容對，使所述開關(guān)電容陣列電路共有2ⁿ種可能的構(gòu)成方式，每種構(gòu)成方式都會產(chǎn)生特定的偏差電壓，經(jīng)過所述偏差比較電路放大后產(chǎn)生1比特的數(shù)字響應(yīng)，因此該puf電路可以產(chǎn)生2ⁿ個crps。

本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點：

1、通過所述開關(guān)電容陣列電路可產(chǎn)生2ⁿ個crps，可以避免因puf中少量的crp泄露而導(dǎo)致密鑰被破解；

2、通過所述頂層金屬和所述次頂層金屬，能有效防止芯片遭受探針和破壞重建等攻擊。

附圖說明

圖1為本發(fā)明基于開關(guān)電容的強(qiáng)puf電路結(jié)構(gòu)的示意圖；

圖2為本發(fā)明中開關(guān)電容陣列電路的電路原理示意圖；

圖3為本發(fā)明中多路開關(guān)的工作原理示意圖；

圖4為本發(fā)明中開關(guān)電容陣列電路與偏差比較電路構(gòu)建的偏差采樣與比較電路的電路原理示意圖；

圖5為圖4的簡化等效電路原理示意圖。

圖中各部件標(biāo)號如下：

開關(guān)電容陣列電路1、偏差比較電路2、存儲電路3、頂層金屬4、次頂層金屬5。

具體實施方式

下面結(jié)合附圖和具體實施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。

如圖1所示本發(fā)明基于開關(guān)電容的強(qiáng)puf電路結(jié)構(gòu)，包括開關(guān)電容陣列電路1、與開關(guān)電容陣列電路1連接的偏差比較電路2及與偏差比較電路2連接的存儲電路3。

如圖2所示，開關(guān)電容陣列電路1包括并聯(lián)的n個相同的采樣電容對、n個與采樣電容對一一對應(yīng)連接的多路開關(guān)、分壓電容c1p、分壓電容c1q、偏差輸出端p及偏差輸出端q，n為大于0的正整數(shù)，每個采樣電容對包括相同的采樣電容cn(0)和采樣電容cn(1)，采樣電容cn(0)和采樣電容cn(1)的負(fù)極均與地線相連，采樣電容cn(0)和采樣電容cn(1)的正極通過多路開關(guān)分別與偏差輸出端p和偏差輸出端q連接，結(jié)合圖3所示，假定cn為第n個多路開關(guān)的控制輸入，當(dāng)cn＝0時，采樣電容cn(0)接到q端，采樣電容cn(1)接到p端，當(dāng)cn＝1時，采樣電容cn(0)接到p端，采樣電容cn(1)接到q端。

另外，分壓電容c1p和分壓電容c1q的正極均連接有電源vdd1，分壓電容c1p和分壓電容c1q的負(fù)極分別與偏差輸出端p和偏差輸出端q連接。

通過上述方式，在多路開關(guān)的控制下，與偏差輸出端p連接的n個采樣電容并聯(lián)疊加后與分壓電容c1p串聯(lián)分壓，與偏差輸出端q連接的n個采樣電容并聯(lián)疊加后與分壓電容c1q串聯(lián)分壓，將分壓采樣后取得偏差輸出端p的電位vp和偏差輸出端q的電位vq，得到偏差電壓vpq。

如圖4及圖5所示，偏差比較電路2將偏差電壓vpq進(jìn)行比較，轉(zhuǎn)換為0/1的數(shù)字響應(yīng)，本實施例中，偏差比較電路2采用鎖存型靈敏放大器(latch-stylesenseamplifier,lssa)實現(xiàn)，其中c2p和c2q分別為與偏差輸出端p和偏差輸出端q分別連接的n個采樣電容并聯(lián)疊加之后的總電容，即：

偏差輸出端p和偏差輸出端q之間的偏差電壓vpq為：

本實施例設(shè)計時，c1p/c2p＝c1q/c2q，在理想情況下vpq為0，但在芯片實際生產(chǎn)過程中，由于c1p、c1q、cn(0)和cn(1)之間的介電常數(shù)和電容尺寸等參數(shù)會產(chǎn)生失配，使電容比例c1p/c2p與c1q/c2q之間也會產(chǎn)生失配，偏差輸出端p和偏差輸出端q之間存在偏差電壓vpq。該偏差電壓vpq被偏差比較電路2放大之后產(chǎn)生1比特的數(shù)字輸出。由于n個多路開關(guān)的控制輸入，[c0,c1,…,cn-1]共有2ⁿ種可能的輸入情況，使開關(guān)電容陣列電路1共有2ⁿ種可能的構(gòu)成方式，每種構(gòu)成方式會產(chǎn)生特定的偏差電壓vpq，經(jīng)過偏差比較電路2放大之后可以產(chǎn)生1比特的數(shù)字響應(yīng)pi，該數(shù)字響應(yīng)pi存儲在存儲電路3中，若將c＝[c0,c1,…,cn-1]作為該puf的數(shù)字激勵，偏差比較電路2的輸出作為數(shù)字響應(yīng)pi，那么該puf電路可以產(chǎn)生2ⁿ個crps(n×1bit)，本實施例中，存儲電路3采用寄存器實現(xiàn)。

另外，結(jié)合圖1所示，開關(guān)電容陣列電路1中偏差輸出端p與頂層金屬4走線相連，偏差輸出端q與次頂層金屬5走線相連，頂層金屬4采用電容上極板作為信號線與地線混合繞線，次頂層金屬5采用電容下級板作為信號線與地線混合繞線，混合繞線覆蓋puf電路、內(nèi)核電路及芯片需要保護(hù)的電路。

為了提高采樣電路的精度，本發(fā)明采用雙電源供電：開關(guān)電容陣列電路1連接的電源vdd1電壓比與lssa連接的電源vdd2電壓高，增大開關(guān)電容陣列電路1對電容偏差的放大幅度，減少輸出誤差，本實施例中，vdd1采用3.3v，vdd2采用1.8v，同時在設(shè)計c1p/c2p＝c1q/c2q＝3/8，使lssa輸入dc共模電壓保持在0.9v，提高精度。

本發(fā)明通過開關(guān)電容陣列電路1可產(chǎn)生2ⁿ個crps，避免因puf中少量的crp泄露而導(dǎo)致密鑰被破解，另外通過頂層金屬4和次頂層金屬5，能有效防止芯片遭受探針和破壞重建等攻擊。