本申請是pct國際申請?zhí)枮閜ct/us2011/066995、國際申請日為2011年12月22日、中國國家申請?zhí)枮?01180075828.8、題為“用于給出相應復數(shù)的復共軛的矢量指令”的申請的分案申請。

背景

本發(fā)明的領(lǐng)域一般涉及計算科學，且尤其涉及用于給出相應復數(shù)的復共軛的矢量指令。

背景技術(shù)：

圖1示出了在半導體芯片上用邏輯電路實現(xiàn)的處理核100的高級圖。該處理核包括流水線101。該流水線由各自被設(shè)計成在完全執(zhí)行程序代碼指令所需的多步驟過程中執(zhí)行特定步驟的多個級組成。這些級通常包括至少：1)指令取出和解碼；2)數(shù)據(jù)取出；3)執(zhí)行；4)寫回。執(zhí)行級將由在上述步驟1))中所取出和解碼的指令所標識出的特定操作對由相同指令標識出并在另一先前級(例如，上述步驟2))中被取出的數(shù)據(jù)執(zhí)行。被操作的數(shù)據(jù)通常是從(通用)寄存器存儲空間102中取出的。在該操作完成時所創(chuàng)建的新數(shù)據(jù)通常也被“寫回”寄存器存儲空間(例如，在上述級4))。

與執(zhí)行級相關(guān)聯(lián)的邏輯電路通常由多個“執(zhí)行單元”或“功能單元”103_1至103_n構(gòu)成，這些單元各自被設(shè)計成執(zhí)行其自身的唯一操作子集(例如，第一功能單元執(zhí)行整數(shù)數(shù)學操作，第二功能單元執(zhí)行浮點指令，第三功能單元執(zhí)行自/至高速緩存/存儲器的加載/存儲操作等等)。由所有這些功能單元執(zhí)行的所有操作的集合與處理核100所支持的“指令集”相對應。

兩種類型的處理器架構(gòu)在計算機科學領(lǐng)域中被廣泛認可：“標量”和“矢量”。標量處理器被設(shè)計成執(zhí)行對單個數(shù)據(jù)集進行操作的指令，然而矢量處理器被設(shè)計成執(zhí)行對多個數(shù)據(jù)集進行操作的指令。圖2a和圖2b呈現(xiàn)比較性示例，該比較性示例展示標量處理器與矢量處理器之間的基本差異。

圖2a示出標量and(與)指令的示例，其中單操作數(shù)集a和b被“與”在一起以產(chǎn)生奇異(或“標量”)結(jié)果c(即，ab＝c)。相比之下，圖2b示出矢量and指令的示例，其中兩操作數(shù)集a/b和d/e并行地分別“與”在一起以同時產(chǎn)生矢量結(jié)果c和f(即，a.and.b＝c和d.and.e＝f)。根據(jù)術(shù)語學，“矢量”是具有多個“元素”的數(shù)據(jù)元素。例如，矢量v＝q，r，s，t，u具有五個不同元素：q，r，s，t和u。示例性矢量v的“大小”為五(因為它具有五個元素)。

某些計算任務通過將信息建模為“復數(shù)”來處理。復數(shù)的形式為“a+jb”，其中“a”指的是“實(re)”項，而“b”指的是“虛(im)”項。a+jb的“復共軛”的形式是“a-jb”。

附圖說明

本發(fā)明是作為示例說明的，而不僅限制于各個附圖的圖形，在附圖中，類似的參考編號表示類似的元件，其中：

圖1示出指令執(zhí)行流水線；

圖2a和2b比較標量和矢量處理；

圖3a至3f涉及用于給出相應復數(shù)的復共軛的矢量指令；

圖4涉及由用于給出相應復數(shù)的復共軛的矢量指令執(zhí)行的方法；

圖5a至5b涉及用于給出相應復數(shù)的復共軛的矢量指令的邏輯電路；

圖6a例示了示例性avx指令格式；

圖6b示出來自圖6a的哪些字段構(gòu)成完整操作碼字段和基礎(chǔ)操作字段；

圖6c示出來自圖6a的哪些字段構(gòu)成寄存器索引字段；

圖7a-7b是示出根據(jù)本發(fā)明的實施例的通用矢量友好指令格式及其指令模板的框圖；

圖8是示出根據(jù)本發(fā)明的實施例的示例性專用矢量友好指令格式的框圖；

圖9是根據(jù)本發(fā)明的一個實施例的寄存器架構(gòu)的框圖；

圖10a是示出根據(jù)本發(fā)明的實施例的示例性有序流水線以及示例性寄存器重命名的無序發(fā)布/執(zhí)行流水線兩者的框圖；

圖10b是示出根據(jù)本發(fā)明的各實施例的要包括在處理器中的有序架構(gòu)核的示例性實施例和示例性的寄存器重命名的無序發(fā)布/執(zhí)行架構(gòu)核的框圖；

圖11a-b示出了更具體的示例性有序核架構(gòu)的框圖，該核將是芯片中的若干邏輯塊之一(包括相同類型和/或不同類型的其他核)；

圖12是根據(jù)本發(fā)明的實施例的可具有一個以上核、可具有集成存儲器控制器、并且可具有集成圖形的處理器的方框圖；

圖13是根據(jù)本發(fā)明的實施例的示例性系統(tǒng)的框圖；

圖14是根據(jù)本發(fā)明的實施例的第一更具體的示例性系統(tǒng)的框圖；

圖15是根據(jù)本發(fā)明的實施例的第二更具體的示例性系統(tǒng)的框圖；

圖16是根據(jù)本發(fā)明的實施例的soc的框圖；

圖17是根據(jù)本發(fā)明的實施例的對比使用軟件指令變換器將源指令集中的二進制指令變換成目標指令集中的二進制指令的框圖。

具體實施方式

描述

很多使用復數(shù)的計算試圖還使用這些數(shù)的復共軛。如在背景中討論的，a+jb的復共軛是a-jb。圖3a至3f示出被設(shè)計成接受表示虛數(shù)的矢量輸入信息并提供該虛數(shù)的相應復共軛作為結(jié)果的矢量指令的不同實施例的邏輯操作。

在圖3a的方法中，輸入矢量301_a被構(gòu)造成使得輸入復數(shù)被打包，且同一復數(shù)的實項和虛項在輸入矢量內(nèi)彼此相鄰。這樣，為了返回相應的復共軛，第一組交替的輸入元素302_a穿過執(zhí)行邏輯303_a，且第一組之外的第二組交替的輸入元素304_a的相應符號由執(zhí)行邏輯303_a改變。這樣，結(jié)果305_a由其交替元素的符號被改變的輸入矢量301_a構(gòu)成。

在實施例中，每個輸入元素被指定為具有尾數(shù)項(mantissaterm)和指數(shù)項的浮點值。尾數(shù)項包括指定該數(shù)是正還是負的位。在操作中，邏輯303_a通過反轉(zhuǎn)輸入元素304_a的相應符號位中的每一個的值并且不反轉(zhuǎn)其它輸入元素302_a的相應符號位的值來改變輸入元素304_a的符號。

在圖3b的方法中，輸入矢量301_b將多個復數(shù)的實項打包在輸入矢量的一側(cè)，且將復數(shù)的虛項打包在輸入矢量的另一側(cè)。這樣，虛項像圖3a的實施例那樣改變符號，但由于不同的輸入矢量格式而根據(jù)不同的模式。

在圖3c的方法中，輸入矢量301_c采用圖3b的方法形式，但提供圖3a形式的結(jié)果305_c。這樣，執(zhí)行邏輯303_c改變輸入矢量元素的次序，并且改變表示復數(shù)的虛部的那些元素的符號。

在圖3d的方法中，輸入矢量301_d采用圖3a的方法形式，但提供圖3b形式的結(jié)果305_d。這樣，執(zhí)行邏輯303_d改變輸入矢量元素的次序，并且改變表示復數(shù)的虛部的那些元素的符號。

在圖3e的方法中，第一輸入矢量操作數(shù)301_1_e僅包括實項，而第二輸入矢量操作數(shù)301_2_e僅包括相應的虛項。指令執(zhí)行邏輯303_e將來自兩個輸入操作數(shù)的元素合并，并提供圖3a形式的結(jié)果305_e。在這里，注意結(jié)果矢量305_e的尺寸是每個輸入矢量301_1_e、301_2_e的兩倍。

在圖3f的方法中，結(jié)果305_f采用圖3b的形式。其它組合也是可能的(例如，其中類似于圖3a構(gòu)造輸入)。

圖4示出被設(shè)計成提供輸入復數(shù)的復共軛的指令執(zhí)行邏輯電路所執(zhí)行的方法。根據(jù)圖4的方法，接收對應于多個輸入復數(shù)的實部和虛部的輸入矢量元素，401。改變虛數(shù)的符號，402，并且給出實數(shù)和符號被改變的虛數(shù)作為結(jié)果，403。

圖5a示出被設(shè)計成提供輸入復數(shù)的復共軛的執(zhí)行單元的邏輯電路的第一實施例。根據(jù)圖5的設(shè)計，輸入矢量寄存器501接收具有復數(shù)的實項和虛項的輸入矢量。寄存器501可駐留在以下任一者上：i)矢量寄存器空間、ii)指令執(zhí)行流水線的數(shù)據(jù)取出級的輸出、iii)執(zhí)行單元的輸入。

在形成結(jié)果時，邏輯電路503改變虛項的符號，但不改變實項的符號。邏輯電路503還可改變各輸入元素的次序，以形成其實項和虛項的格式不同于輸入矢量的格式的輸出矢量。執(zhí)行單元還包括寫掩碼電路506，該寫掩碼電路506施加從掩碼寄存器507接收的寫掩碼?？刹捎昧阊诖a(經(jīng)掩碼的元素被強制饋送0值)或直寫(writethrough)掩碼(經(jīng)掩碼的元素在目的地中保留其最初值)。在實施例中，執(zhí)行單元可接收和/或提供不同格式的虛數(shù)。在又一個實施例中，在立即操作數(shù)中指定施加到輸入和/或輸出矢量的格式。在另一個實施例中，在操作碼中指定所施加的格式(例如，存在用于不同輸入和/或輸出格式的不同操作碼)。

圖5b示出被設(shè)計成提供輸入復數(shù)的復共軛的執(zhí)行單元的邏輯電路的第二實施例。圖5b的設(shè)計類似于圖5a的設(shè)計，且具有接收兩個輸入矢量的附加功能。此處，邏輯電路503_b將來自兩個不同的輸入矢量的輸入元素合并以形成單個輸出矢量(例如，如圖3e和3f所觀察到的)。

示例性指令格式

本文中所描述的指令的實施例可以不同的格式體現(xiàn)。例如，本文描述的指令可體現(xiàn)為vex、通用矢量友好或其它格式。以下討論vex和通用矢量友好格式的細節(jié)。另外，在下文中詳述示例性系統(tǒng)、架構(gòu)、以及流水線。指令的實施例可在這些系統(tǒng)、架構(gòu)、以及流水線上執(zhí)行，但是不限于詳述的系統(tǒng)、架構(gòu)、以及流水線。

vex指令格式

vex編碼允許指令具有兩個以上操作數(shù)，并且允許simd矢量寄存器比128位長。vex前綴的使用提供了三操作數(shù)(或者更多)句法。例如，先前的兩個操作數(shù)指令執(zhí)行改寫源操作數(shù)的操作(諸如a＝a+b)。vex前綴的使用使操作數(shù)執(zhí)行非破壞性操作，諸如a＝b+c。

圖6a示出示例性avx指令格式，包括vex前綴602、實操作碼字段630、modr/m字節(jié)640、sib字節(jié)650、位移字段662以及imm8672。圖6b示出來自圖6a的哪些字段構(gòu)成完整操作碼字段674和基礎(chǔ)操作字段642。圖6c示出來自圖6a的哪些字段構(gòu)成寄存器索引字段644。

vex前綴(字節(jié)0-2)602以三字節(jié)形式進行編碼。第一字節(jié)是格式字段640(vex字節(jié)0，位[7：0])，該格式字段640包含明確的c4字節(jié)值(用于區(qū)分c4指令格式的唯一值)。第二-第三字節(jié)(vex字節(jié)1-2)包括提供專用能力的大量位字段。具體地，rex字段605(vex字節(jié)1，位[7-5])由vex.r位字段(vex字節(jié)1，位[7]-r)、vex.x位字段(vex字節(jié)1，位[6]-x)以及vex.b位字段(vex字節(jié)1，位[5]-b)組成。這些指令的其他字段對如在本領(lǐng)域中已知的寄存器索引的較低三個位(rrr、xxx以及bbb)進行編碼，由此rrrr、xxxx以及bbbb可通過增加vex.r、vex.x以及vex.b來形成。操作碼映射字段615(vex字節(jié)1，位[4：0]-mmmmm)包括對隱含的領(lǐng)先操作碼字節(jié)進行編碼的內(nèi)容。w字段664(vex字節(jié)2，位[7]-w)由記號vex.w表示，并且取決于該指令提供了不同的功能。vex.vvvv620(vex字節(jié)2，位[6：3]-vvvv)的作用可包括如下：1)vex.vvvv對以顛倒(1(多個)補碼)的形式指定第一源寄存器操作數(shù)進行編碼，且對具有兩個或兩個以上源操作數(shù)的指令有效；2)vex.vvvv針對特定矢量位移對以1(多個)補碼的形式指定的目的地寄存器操作數(shù)進行編碼；或者3)vex.vvvv不對任何操作數(shù)進行編碼，保留該字段，并且應當包含1111b。如果vex.l668大小的字段(vex字節(jié)2，位[2]-l)＝0，則它指示128位矢量；如果vex.l＝1，則它指示256位矢量。前綴編碼字段625(vex字節(jié)2，位[1：0]-pp)提供了用于基礎(chǔ)操作字段的附加位。

實操作碼字段630(字節(jié)3)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中指定。

modr/m字段640(字節(jié)4)包括mod字段642(位[7-6])、reg字段644(位[5-3])、以及r/m字段646(位[2-0])。reg字段644的作用可包括如下：對目的地寄存器操作數(shù)或源寄存器操作數(shù)(rfff中的rrr)進行編碼；或者被視為操作碼擴展且不用于對任何指令操作數(shù)進行編碼。r/m字段646的作用可包括如下：對參考存儲器地址的指令操作數(shù)進行編碼；或者對目的地寄存器操作數(shù)或源寄存器操作數(shù)進行編碼。

縮放索引基址(sib)-縮放字段650(字節(jié)5)的內(nèi)容包括用于存儲器地址生成的ss652(位[7-6])。先前已經(jīng)針對寄存器索引xxxx和bbbb參考了sib.xxx654(位[5-3])和sib.bbb656(位[2-0])的內(nèi)容。

位移字段662和立即數(shù)字段(imm8)672包含地址數(shù)據(jù)。

通用矢量友好指令格式

矢量友好指令格式是適于矢量指令(例如，存在專用于矢量操作的特定字段)的指令格式。盡管描述了其中通過矢量友好指令格式支持矢量和標量操作兩者的實施例，但是替換實施例只通過矢量友好指令格式使用矢量操作。

圖7a-7b是示出根據(jù)本發(fā)明的實施例的通用矢量友好指令格式及其指令模板的方框圖。圖7a是示出根據(jù)本發(fā)明的實施例的通用矢量友好指令格式及其a類指令模板的框圖；而圖7b是示出根據(jù)本發(fā)明的實施例的通用矢量友好指令格式及其b類指令模板的框圖。具體地，針對通用矢量友好指令格式700定義a類和b類指令模板，兩者包括無存儲器存取705的指令模板和存儲器存取720的指令模板。在矢量友好指令格式的上下文中的術(shù)語通用指不綁定到任何專用指令集的指令格式。

盡管將描述其中矢量友好指令格式支持以下：64字節(jié)矢量操作數(shù)長度(或大小)與32位(4字節(jié))或64位(8字節(jié))數(shù)據(jù)元素寬度(或大小)(并且由此，64字節(jié)矢量由16雙字大小的元素或者替換地8雙字大小的元素組成)、64字節(jié)矢量操作數(shù)長度(或大小)與16位(2字節(jié))或8位(1字節(jié))數(shù)據(jù)元素寬度(或大小)、32字節(jié)矢量操作數(shù)長度(或大小)與32位(4字節(jié))、64位(8字節(jié))、16位(2字節(jié))、或8位(1字節(jié))數(shù)據(jù)元素寬度(或大小)、以及16字節(jié)矢量操作數(shù)長度(或大小)與32位(4字節(jié))、64位(8字節(jié))、16位(2字節(jié))、或8位(1字節(jié))數(shù)據(jù)元素寬度(或大小)的本發(fā)明的實施例，但是替換實施例可支持更大、更小、和/或不同的矢量操作數(shù)大小(例如，256字節(jié)矢量操作數(shù))與更大、更小或不同的數(shù)據(jù)元素寬度(例如，128位(16字節(jié))數(shù)據(jù)元素寬度)。

圖7a中的a類指令模板包括：1)在無存儲器訪問705的指令模板內(nèi)，示出無存儲器訪問的全部舍入(round)控制型操作710的指令模板、以及無存儲器訪問的數(shù)據(jù)變換型操作715的指令模板；以及2)在存儲器訪問720的指令模板內(nèi)，示出存儲器訪問的時間725的指令模板和存儲器訪問的非時間730的指令模板。圖7b中的b類指令模板包括：1)在無存儲器訪問705的指令模板內(nèi)，示出無存儲器訪問的寫掩碼控制的部分舍入控制型操作712的指令模板以及無存儲器訪問的寫掩碼控制的vsize型操作717的指令模板；以及2)在存儲器訪問720的指令模板內(nèi)，示出存儲器訪問的寫掩碼控制727的指令模板。

通用矢量友好指令格式700包括以下列出以在圖7a-7b中示出順序的如下字段。結(jié)合以上的討論，在實施例中，參考以下在圖7a-b和8中提供的格式細節(jié)，可利用無存儲器訪問指令類型705或存儲器訪問指令類型720。可在以下描述的寄存器地址字段744中標識讀取掩碼、輸入矢量操作數(shù)和目的地的地址。在另一個實施例中，在寫掩碼字段770中指定寫掩碼。

格式字段740-該字段中的特定值(指令格式標識符值)唯一地標識矢量友好指令格式，并且由此標識指令在指令流中以矢量友好指令格式出現(xiàn)。由此，該字段在無需只有通用矢量友好指令格式的指令集的意義上是任選的。

基礎(chǔ)操作字段742-其內(nèi)容區(qū)分不同的基礎(chǔ)操作。

寄存器索引字段744-其內(nèi)容直接或者通過地址生成指定源或目的地操作數(shù)在寄存器中或者在存儲器中的位置。這些字段包括足夠數(shù)量的位以從pxq(例如，32x512、16x128、32x1024、64x1024)個寄存器組選擇n個寄存器。盡管在一個實施例中n可高達三個源和一個目的地寄存器，但是替換實施例可支持更多或更少的源和目的地寄存器(例如，可支持高達兩個源，其中這些源中的一個源還用作目的地，可支持高達三個源，其中這些源中的一個源還用作目的地，可支持高達兩個源和一個目的地)。

修飾符(modifier)字段746-其內(nèi)容將以指定存儲器訪問的通用矢量指令格式出現(xiàn)的指令與不指定存儲器訪問的通用矢量指令格式出現(xiàn)的指令區(qū)分開；即在無存儲器訪問705的指令模板與存儲器訪問720的指令模板之間。存儲器訪問操作讀取和/或?qū)懭氲酱鎯ζ鞯燃?在一些情況下，使用寄存器中的值來指定源和/或目的地地址)，而非存儲器訪問操作不這樣(例如，源和/或目的地是寄存器)。盡管在一個實施例中，該字段還在三種不同的方式之間選擇以執(zhí)行存儲器地址計算，但是替換實施例可支持更多、更少或不同的方式來執(zhí)行存儲器地址計算。

擴充操作字段750-其內(nèi)容區(qū)分除基礎(chǔ)操作以外要執(zhí)行各種不同操作中的哪一個操作。該字段是上下文專用的。在本發(fā)明的一個實施例中，該字段被分成類字段768、α字段752、以及β字段754。擴充操作字段750允許在單一指令而非2、3或4個指令中執(zhí)行多組共同的操作。

縮放字段760-其內(nèi)容允許用于存儲器地址生成(例如，用于使用2^倍縮放*索引+基址的地址生成)的索引字段的內(nèi)容的縮放。

位移字段762a-其內(nèi)容用作存儲器地址生成的一部分(例如，用于使用2^倍縮放*索引+基址+位移的地址生成)。

位移因數(shù)字段762b(注意，位移字段762a直接在位移因數(shù)字段762b上的并置指示使用一個或另一個)-其內(nèi)容用作地址生成的一部分，它指定由存儲器訪問的大小(n)縮放的位移因數(shù)，其中n是存儲器訪問中的字節(jié)數(shù)量(例如，用于使用2^倍縮放*索引+基址+縮放的位移的地址生成)。忽略冗余的低階位，并且因此位移因數(shù)字段的內(nèi)容乘以存儲器操作數(shù)總大小以生成在計算有效地址中使用的最終位移。n的值由處理器硬件在運行時基于完整操作碼字段774(稍候在本文中描述)和數(shù)據(jù)操縱字段754c確定。位移字段762a和位移因數(shù)字段762b在它們不用于無存儲器訪問705的指令模板和/或不同的實施例可實現(xiàn)兩者中的僅一個或均未實現(xiàn)的意義上是任選的。

數(shù)據(jù)元素寬度字段764-其內(nèi)容區(qū)分使用大量數(shù)據(jù)元素寬度中的哪一個(在一些實施例中用于所有指令，在其他實施例中只用于一些指令)。該字段在如果支持僅一個數(shù)據(jù)元素寬度和/或使用操作碼的某一方面支持數(shù)據(jù)元素寬度則不需要的意義上是任選的。

寫掩碼字段770-其內(nèi)容在每一數(shù)據(jù)元素位置的基礎(chǔ)上控制目的地矢量操作數(shù)中的數(shù)據(jù)元素位置是否反映基礎(chǔ)操作和擴充操作的結(jié)果。a類指令模板支持合并-寫掩碼，而b類指令模板支持合并寫掩碼和歸零寫掩碼兩者。當合并的矢量掩碼允許在執(zhí)行任何操作(由基礎(chǔ)操作和擴充操作指定)期間保護目的地中的任何元素集免于更新時，在另一實施例中，保持其中對應掩碼位具有0的目的地的每一元素的舊值。相反，當歸零矢量掩碼允許在執(zhí)行任何操作(由基礎(chǔ)操作和擴充操作指定)期間使目的地中的任何元素集歸零時，在一個實施例中，目的地的元素在對應掩碼位具有0值時被設(shè)為0。該功能的子集是控制執(zhí)行的操作的矢量長度的能力(即，從第一個到最后一個要修改的元素的跨度)，然而，修改的元素連續(xù)是不必要的。由此，寫掩碼字段770允許部分矢量操作，包括加載、存儲、算術(shù)、邏輯等。盡管描述了其中寫掩碼字段770的內(nèi)容選擇大量寫掩碼寄存器中的包含要使用的寫掩碼的一個寫掩碼寄存器(并且由此寫掩碼字段770的內(nèi)容間接地標識要執(zhí)行的那個掩碼)的本發(fā)明的實施例，但是替換實施例相反或另外允許掩碼寫字段770的內(nèi)容直接地指定要執(zhí)行的掩碼。

立即數(shù)字段772-其內(nèi)容允許對立即數(shù)的指定。該字段在實現(xiàn)不支持立即數(shù)的通用矢量友好格式中不存在且在不使用立即數(shù)的指令中不存在的意義上是任選的。

類字段768-其內(nèi)容在指令的不同的類之間進行區(qū)分。參考圖7a-b，該字段的內(nèi)容在a類和b類指令之間進行選擇。在圖7a-b中，圓角方形用于指示專用值存在于字段中(例如，在圖7a-b中分別用于類字段768的a類768a和b類768b)。

a類指令模板

在a類非存儲器訪問705的指令模板的情況下，α字段752被解釋為其內(nèi)容區(qū)分要執(zhí)行不同擴充操作類型中的哪一種(例如，針對無存儲器訪問的舍入型操作710和無存儲器訪問的數(shù)據(jù)變換型操作715的指令模板分別指定舍入752a.1和數(shù)據(jù)變換752a.2)的rs字段752a，而β字段754區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲器訪問705指令模板中，縮放字段760、位移字段762a以及位移縮放字段762b不存在。

無存儲器訪問的指令模板-全部舍入控制型操作

在無存儲器訪問的全部舍入控制型操作710的指令模板中，β字段754被解釋為其內(nèi)容提供靜態(tài)舍入的舍入控制字段754a。盡管在本發(fā)明的所述實施例中舍入控制字段754a包括抑制所有浮點異常(sae)字段756和舍入操作控制字段758，但是替換實施例可支持、可將這些概念兩者都編碼成相同的字段或者只有這些概念/字段中的一個或另一個(例如，可只有舍入操作控制字段758)。

sae字段756-其內(nèi)容區(qū)分是否停用異常事件報告；當sae字段756的內(nèi)容指示啟用抑制時，給定指令不報告任何種類的浮點異常標志且不提起任何浮點異常處理器。

舍入操作控制字段758-其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段758允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一個實施例中，舍入操作控制字段750的內(nèi)容覆蓋該寄存器值。

無存儲器清除的指令模板-數(shù)據(jù)變換型操作

在無存儲器訪問的數(shù)據(jù)變換型操作715的指令模板中，β字段754被解釋為數(shù)據(jù)變換字段754b，其內(nèi)容區(qū)分要執(zhí)行大量數(shù)據(jù)變換中的哪一個(例如，無數(shù)據(jù)變換、拌和、廣播)的。

在a類存儲器訪問720的指令模板的情況下，α字段752被解釋為驅(qū)逐提示字段752b，其內(nèi)容區(qū)分要使用驅(qū)逐提示中的哪一個(在圖7a中，為存儲器訪問時間725指令模板和存儲器訪問非時間730的指令模板分別指定時間752b.1和非時間752b.2)，而β字段754被解釋為數(shù)據(jù)操縱字段754c，其內(nèi)容區(qū)分要執(zhí)行大量數(shù)據(jù)操縱操作(也稱為基元(primitive))中的哪一個(例如，無操縱、廣播、源的向上轉(zhuǎn)換、以及目的地的向下轉(zhuǎn)換)。存儲器訪問720的指令模板包括縮放字段760、以及任選的位移字段762a或位移縮放字段762b。

矢量存儲器指令使用轉(zhuǎn)換支持來執(zhí)行來自存儲器的矢量負載并將矢量存儲到存儲器。如同有規(guī)律的矢量指令，矢量存儲器指令以數(shù)據(jù)元素式的方式與存儲器來回傳輸數(shù)據(jù)，其中實際傳輸?shù)脑赜蛇x為寫掩碼的矢量掩碼的內(nèi)容闡述。

存儲器訪問的指令模板-時間

時間數(shù)據(jù)是可能很快地重新使用足以從高速緩存受益的數(shù)據(jù)。然而，這是提示且不同的處理器可以不同的方式實現(xiàn)它，包括完全忽略該提示。

存儲器訪問的指令模板-非時間

非時間數(shù)據(jù)是不可能很快地重新使用足以從第一級高速緩存中的高速緩存受益且應當給予驅(qū)逐優(yōu)先級的數(shù)據(jù)。然而，這是提示且不同的處理器可以不同的方式實現(xiàn)它，包括完全忽略該提示。

b類指令模板

在b類指令模板的情況下，α字段752被解釋為寫掩碼控制(z)字段752c，其內(nèi)容區(qū)分由寫掩碼字段770控制的寫掩碼應當是合并還是歸零。

在b類非存儲器訪問705的指令模板的情況下，β字段754的一部分被解釋為rl字段757a，其內(nèi)容區(qū)分要執(zhí)行不同擴充操作類型中的哪一種(例如，針對無存儲器訪問的寫掩碼控制部分舍入控制類型操作712的指令模板和無存儲器訪問的寫掩碼控制vsize型操作717的指令模板分別指定舍入757a.1和矢量長度(vsize)757a.2)，而β字段754的其余部分區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲器訪問705指令模板中，縮放字段760、位移字段762a以及位移縮放字段762b不存在。

在無存儲器訪問的寫掩碼控制的部分舍入控制型操作710的指令模板中，β字段754的其余部分被解釋為舍入操作字段759a，并且停用異常事件報告(給定指令不報告任何種類的浮點異常標志且不提起任何浮點異常處理器)。

舍入操作控制字段759a-只作為舍入操作控制字段758，其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段759a允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一個實施例中，舍入操作控制字段750的內(nèi)容覆蓋該寄存器值。

在無存儲器訪問的寫掩碼控制vsize型操作717的指令模板中，β字段754的其余部分被解釋為矢量長度字段759b，其內(nèi)容區(qū)分要執(zhí)行大量數(shù)據(jù)矢量長度中的哪一個(例如，128字節(jié)、256字節(jié)、或512字節(jié))。

在b類存儲器訪問720的指令模板的情況下，β字段754的一部分被解釋為廣播字段757b，其內(nèi)容區(qū)分是否要執(zhí)行廣播型數(shù)據(jù)操縱操作，而β字段754的其余部分被解釋為矢量長度字段759b。存儲器訪問720的指令模板包括縮放字段760、以及任選的位移字段762a或位移縮放字段762b。

針對通用矢量友好指令格式700，示出完整操作碼字段774，包括格式字段740、基礎(chǔ)操作字段742以及數(shù)據(jù)元素寬度字段764。盡管示出了其中完整操作碼字段774包括所有這些字段的一個實施例，但是完整操作碼字段774包括在不支持所有這些字段的實施例中的少于所有的這些字段。完整操作碼字段774提供操作碼(opcode)。

擴充操作字段750、數(shù)據(jù)元素寬度字段764以及寫掩碼字段770允許這些特征在每一指令的基礎(chǔ)上以通用矢量友好指令格式指定。

寫掩碼字段和數(shù)據(jù)元素寬度字段的組合創(chuàng)建各種類型的指令，其中這些指令允許基于不同的數(shù)據(jù)元素寬度應用該掩碼。

在a類和b類內(nèi)找到的各種指令模板在不同的情形下是有益的。在本發(fā)明的一些實施例中，不同處理器或者處理器內(nèi)的不同核可只有支持僅a類、僅b類、或者可支持兩類。舉例而言，期望用于通用計算的高性能通用無序核可只支持b類，期望主要用于圖形和/或科學(吞吐量)計算的核可只支持a類，并且期望用于兩者的核可支持兩者(當然，具有來自兩類的模板和指令的一些混合的核，但是并非來自兩類的所有模板和指令都在本發(fā)明的權(quán)限內(nèi))。同樣，單一處理器可包括多個核，所有核支持相同的類或者其中不同的核支持不同的類。舉例而言，在具有分離的圖形和通用核的處理器中，圖形核中的期望主要用于圖形和/或科學計算的一個核可只支持a類，而通用核中的一個或多個可以是和期望用于通用計算的支持b類的無序執(zhí)行和寄存器重命名的高性能通用核。沒有分離的圖形核的另一處理器可包括支持a類和b類兩者的一個或多個通用有序或無序核。當然，在本發(fā)明的不同實施例中，來自一類的特征還可在其他類中實現(xiàn)。以高級語言撰寫的程序可被輸入(例如，僅僅按時間編譯或者統(tǒng)計編譯)到各種不同的可執(zhí)行形式，包括：1)只有用于執(zhí)行的目標處理器支持的類的指令的形式；或者2)具有使用所有類的指令的不同組合而撰寫的替換例程且具有選擇這些例程以基于由當前正在執(zhí)行代碼的處理器支持的指令而執(zhí)行的控制流代碼的形式。

示例性專用矢量友好指令格式

圖8是示出根據(jù)本發(fā)明的實施例的示例性專用矢量友好指令格式的框圖。圖8示出在其指定位置、大小、解釋和字段的次序、以及那些字段中的一些字段的值的意義上是專用的專用矢量友好指令格式800。專用矢量友好指令格式800可用于擴展x86指令集，并且由此一些字段類似于在現(xiàn)有x86指令集及其擴展(例如，avx)中使用的那些字段或與之相同。該格式保持與具有擴展的現(xiàn)有x86指令集的前綴編碼字段、實操作碼字節(jié)字段、modr/m字段、sib字段、位移字段、以及立即數(shù)字段一致。示出來自圖8的字段映射到的來自圖7的字段。

應當理解，雖然出于說明的目的在通用矢量友好指令格式700的上下文中，本發(fā)明的實施例參考專用矢量友好指令格式800進行了描述，但是本發(fā)明不限于專用矢量友好指令格式800，聲明的地方除外。例如，通用矢量友好指令格式700構(gòu)想各種字段的各種可能的大小，而專用矢量友好指令格式800被示為具有專用大小的字段。作為具體示例，盡管在專用矢量友好指令格式800中數(shù)據(jù)元素寬度字段764被示為一位字段，但是本發(fā)明不限于此(即，通用矢量友好指令格式700構(gòu)想數(shù)據(jù)元素寬度字段764的其他大小)。

通用矢量友好指令格式700包括以下列出以在圖8a中示出的順序的如下字段。

evex前綴(字節(jié)0-3)802-以四字節(jié)形式進行編碼。

格式字段740(evex字節(jié)0，位[7：0])-第一字節(jié)(evex字節(jié)0)是格式字段740，并且它包含0x62(在本發(fā)明的一個實施例中用于區(qū)分矢量友好指令格式的唯一值)。

第二-第四字節(jié)(evex字節(jié)1-3)包括提供專用能力的大量位字段。

rex字段805(evex字節(jié)1，位[7-5])-由evex.r位字段(evex字節(jié)1，位[7]-r)、evex.x位字段(evex字節(jié)1，位[6]-x)以及(757bex字節(jié)1，位[5]-b)組成。evex.r、evex.x和evex.b位字段提供與對應vex位字段相同的功能，并且使用(多個)1補碼的形式進行編碼，即zmm0被編碼為1111b，zmm15被編碼為0000b。這些指令的其他字段對如在本領(lǐng)域中已知的寄存器索引的較低三個位(rrr、xxx、以及bbb)進行編碼，由此rrrr、xxxx以及bbbb可通過增加evex.r、evex.x以及evex.b來形成。

rex'字段710-這是rex'字段710的第一部分，并且是用于對擴展的32個寄存器集合的較高16個或較低16個寄存器進行編碼的evex.r'位字段(evex字節(jié)1，位[4]-r’)。在本發(fā)明的一個實施例中，該位與以下指示的其他位一起以位顛倒的格式存儲以(在公知x86的32位模式下)與其實操作碼字節(jié)是62的bound指令進行區(qū)分，但是在modr/m字段(在下文中描述)中不接受mod字段中的值11；本發(fā)明的替換實施例不以顛倒的格式存儲該指示的位以及其他指示的位。值1用于對較低16個寄存器進行編碼。換句話說，通過組合evex.r'、evex.r、以及來自其他字段的其他rrr來形成r'rrrr。

操作碼映射字段815(evex字節(jié)1，位[3：0]-mmmm)-其內(nèi)容對隱含的領(lǐng)先操作碼字節(jié)(0f、0f38、或0f3)進行編碼。

數(shù)據(jù)元素寬度字段764(evex字節(jié)2，位[7]-w)-由記號evex.w表示。evex.w用于定義數(shù)據(jù)類型(32位數(shù)據(jù)元素或64位數(shù)據(jù)元素)的粒度(大小)。

evex.vvvv820(evex字節(jié)2，位[6：3]-vvvv)-evex.vvvv的作用可包括如下：1)evex.vvvv對以顛倒((多個)1補碼)的形式指定的第一源寄存器操作數(shù)進行編碼且對具有兩個或兩個以上源操作數(shù)的指令有效；2)evex.vvvv針對特定矢量位移對以(多個)1補碼的形式指定的目的地寄存器操作數(shù)進行編碼；或者3)evex.vvvv不對任何操作數(shù)進行編碼，保留該字段，并且應當包含1111b。由此，evex.vvvv字段820對以顛倒((多個)1補碼)的形式存儲的第一源寄存器指定符的4個低階位進行編碼。取決于該指令，額外不同的evex位字段用于將指定符大小擴展到32個寄存器。

evex.u768類字段(evex字節(jié)2，位[2]-u)-如果evex.u＝0，則它指示a類或evex.u0，如果evex.u＝1，則它指示b類或evex.u1。

前綴編碼字段825(evex字節(jié)2，位[1：0]-pp)-提供了用于基礎(chǔ)操作字段的附加位。除了對以evex前綴格式的傳統(tǒng)sse指令提供支持以外，這也具有的壓縮simd前綴的益處(evex前綴只需要2位，而不是需要字節(jié)來表達simd前綴)。在一個實施例中，為了支持使用以傳統(tǒng)格式和以evex前綴格式的simd前綴(66h、f2h、f3h)的傳統(tǒng)sse指令，這些傳統(tǒng)simd前綴被編碼成simd前綴編碼字段；并且在運行時在提供給解碼器的pla之前被擴展成傳統(tǒng)simd前綴(因此pla可執(zhí)行傳統(tǒng)和evex格式的這些傳統(tǒng)指令，而無需修改)。雖然較新的指令可將evex前綴編碼字段的內(nèi)容直接作為操作碼擴展，但是為了一致性，特定實施例以類似的方式擴展，但允許由這些傳統(tǒng)simd前綴指定不同的含義。替換實施例可重新設(shè)計pla以支持2位simd前綴編碼，并且由此不需要擴展。

α字段752(evex字節(jié)3，位[7]-eh，也稱為evex.eh、evex.rs、evex.rl、evex.寫掩碼控制、以及evex.n，還被示為具有α)-如先前所述的，該字段是上下文專用的。

3字段754(evex字節(jié)3，位[6：4]-sss，也稱為evex.s2-0、evex.r2-0、evex.rr1、evex.ll0、evex.llb，還被示為具有βββ)-如先前所述的，該字段是內(nèi)容專用的。

rex'字段710-這是rex'字段的其余部分，并且是可用于對擴展的32個寄存器集合的較高16個或較低16寄存器進行編碼的evex.r'位字段(evex字節(jié)3，位[3]-v’)。該位以位顛倒的格式存儲。值1用于對較低16個寄存器進行編碼。換句話說，通過組合evex.v’、evex.vvvv來形成v'vvvv。

寫掩碼字段770(evex字節(jié)3，位[2：0]-kkk)-其內(nèi)容指定寫掩碼寄存器中的寄存器索引，如先前所述的。在本發(fā)明的一個實施例中，專用值evex.kkk＝000具有隱含著沒有寫掩碼用于特定指令(這可以各種方式(包括使用硬連線到所有的寫掩碼或者旁路掩碼硬件的硬件)實現(xiàn))的特別行為。

實操作碼字段830(字節(jié)4)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中指定。

modr/m字段840(字節(jié)5)包括mod字段842、reg字段844、以及r/m字段846。如先前所述的，mod字段842的內(nèi)容在存儲器訪問和非存儲器訪問的操作之間進行區(qū)分。reg字段844的作用可被歸結(jié)為兩種情形：對目的地寄存器操作數(shù)或源寄存器操作數(shù)進行編碼；或者被視為操作碼擴展且不用于對任何指令操作數(shù)進行編碼。r/m字段846的作用可包括如下：對參考存儲器地址的指令操作數(shù)進行編碼；或者對目的地寄存器操作數(shù)或源寄存器操作數(shù)進行編碼。

縮放索引基址(sib)字節(jié)(字節(jié)6)-如先前所述的，縮放字段750的內(nèi)容用于存儲器地址生成。sib.xxx854和sib.bbb856-先前已經(jīng)針對寄存器索引xxxx和bbbb參考了這些字段的內(nèi)容。

位移字段762a(字節(jié)7-10)-當mod字段842包含10時，字節(jié)7-10是位移字段762a，并且它與傳統(tǒng)32位位移(disp32)一樣地工作，并且以字節(jié)粒度工作。

位移因數(shù)字段762b(字節(jié)7)-當mod字段842包含01時，字節(jié)7是位移因數(shù)字段762b。該字段的位置與傳統(tǒng)x86指令集8位位移(disp8)的位置相同，它以字節(jié)粒度工作。由于disp8是符號擴展的，因此它可只在-128和127字節(jié)偏移量之間尋址，在64字節(jié)的高速緩存線的方面，disp8使用可被設(shè)為僅四個真正有用的值-128、-64、0和64的8位；由于常常需要更大的范圍，所以使用disp32；然而，disp32需要4個字節(jié)。與disp8和disp32對比，位移因數(shù)字段762b是disp8的重新解釋；當使用位移因數(shù)字段762b時，實際位移通過位移因數(shù)字段的內(nèi)容乘以存儲器操作數(shù)訪問的大小(n)確定。該類型的位移被稱為disp8*n。這減小了平均指令長度(用于位移但具有大得多的范圍的單一字節(jié))。這種壓縮位移基于有效位移是存儲器訪問的粒度的倍數(shù)的假設(shè)，并且由此地址偏移量的冗余低階位不需要被編碼。換句話說，位移因數(shù)字段762b替代傳統(tǒng)x86指令集8位位移。由此，位移因數(shù)字段762b以與x86指令集8位位移相同的方式(因此在modrm/sib編碼規(guī)則中沒有變化)進行編碼，唯一的不同在于，disp8超載至disp8*n。換句話說，在編碼規(guī)則或者編碼長度中沒有變化，只在通過硬件對位移值的解釋中有變化(這需要使位移縮放存儲器操作數(shù)的大小以獲得字節(jié)式地址偏移量)。

立即數(shù)字段772如先前所述地操作。

完整操作碼字段

圖8b是示出根據(jù)本發(fā)明的實施例的構(gòu)成完整操作碼字段774的具有專用矢量友好指令格式800的字段的方框圖。具體地，完整操作碼字段774包括格式字段740、基礎(chǔ)操作字段742、以及數(shù)據(jù)元素寬度(w)字段764。基礎(chǔ)操作字段742包括前綴編碼字段825、操作碼映射字段815以及實操作碼字段830。

寄存器索引字段

圖8c是示出根據(jù)本發(fā)明的一個實施例的構(gòu)成寄存器索引字段744的具有專用矢量友好指令格式800的字段的方框圖。具體地，寄存器索引字段744包括rex字段805、rex'字段810、modr/m.reg字段844、modr/m.r/m字段846、vvvv字段820、xxx字段854以及bbb字段856。

擴充操作字段

圖8d是示出根據(jù)本發(fā)明的一個實施例的構(gòu)成擴充操作字段750的具有專用矢量友好指令格式800的字段的方框圖。當類(u)字段768包含0時，它表達evex.u0(a類768a)；當它包含1時，它表達evex.u1(b類768b)。當u＝0且mod字段842包含11(表達無存儲器訪問操作)時，α字段752(evex字節(jié)3，位[7]-eh)被解釋為rs字段752a。當rs字段752a包含1(舍入752a.1)時，β字段754(evex字節(jié)3，位[6：4]-sss)被解釋為舍入控制字段754a。舍入控制字段754a包括一位sae字段756和兩位舍入操作字段758。當rs字段752a包含0(數(shù)據(jù)變換752a.2)時，β字段754(evex字節(jié)3，位[6：4]-sss)被解釋為三位數(shù)據(jù)變換字段754b。當u＝0且mod字段842包含00、01或10(表達存儲器訪問操作)時，α字段752(evex字節(jié)3，位[7]-eh)被解釋為驅(qū)逐提示(eh)字段752b且β字段754(evex字節(jié)3，位[6：4]-sss)被解釋為三位數(shù)據(jù)操縱字段754c。

當u＝1時，α字段752(evex字節(jié)3，位[7]-eh)被解釋為寫掩碼控制(z)字段752c。當u＝1且mod字段842包含11(表達無存儲器訪問操作)時，β字段754的一部分(evex字節(jié)3，位[4]-s0)被解釋為rl字段757a；當它包含1(舍入757a.1)時，β字段754的其余部分(evex字節(jié)3，位[6-5]-s2-1)被解釋為舍入操作字段759a，而當rl字段757a包含0(vsize757.a2)時，β字段754的其余部分(evex字節(jié)3，位[6-5]-s2-1)被解釋為矢量長度字段759b(evex字節(jié)3，位[6-5]-l1-0)。當u＝1且mod字段842包含00、01或10(表達存儲器訪問操作)時，β字段754(evex字節(jié)3，位[6：4]-sss)被解釋為矢量長度字段759b(evex字節(jié)3，位[6-5]-l1-0)和廣播字段757b(evex字節(jié)3，位[4]-b)。

示例性寄存器架構(gòu)

圖9是根據(jù)本發(fā)明的一個實施例的寄存器架構(gòu)900的框圖。在所示出的實施例中，有32個512位寬的矢量寄存器910；這些寄存器被引用為zmm0到zmm31。較低的16zmm寄存器的較低階256個位覆蓋在寄存器ymm0-16上。較低的16zmm寄存器的較低階128個位(ymm寄存器的較低階128個位)覆蓋在寄存器xmm0-15上。專用矢量友好指令格式800對這些覆蓋的寄存器組操作，如在以下表格中所示的。

換句話說，矢量長度字段759b在最大長度與一個或多個其他較短長度之間進行選擇，其中每一這種較短長度是前一長度的一半，并且沒有矢量長度字段759b的指令模板對最大矢量長度操作。此外，在一個實施例中，專用矢量友好指令格式800的b類指令模板對打包或標量單/雙精度浮點數(shù)據(jù)以及打包或標量整數(shù)數(shù)據(jù)操作。標量操作是在zmm/ymm/xmm寄存器中的最低階數(shù)據(jù)元素位置上執(zhí)行的操作；取決于本實施例，較高階數(shù)據(jù)元素位置保持與在指令之前相同或者歸零。

寫掩碼寄存器915-在所示的實施例中，存在8個寫掩碼寄存器(k0至k7)，每一寫掩碼寄存器的大小是64位。在替換實施例中，寫掩碼寄存器915的大小是16位。如先前所述的，在本發(fā)明的一個實施例中，矢量掩碼寄存器k0無法用作寫掩碼；當正?？芍甘緆0的編碼用作寫掩碼時，它選擇硬連線的寫掩碼0xffff，從而有效地停用該指令的寫掩碼。

通用寄存器925——在所示出的實施例中，有十六個64位通用寄存器，這些寄存器與現(xiàn)有的x86尋址模式來尋址存儲器操作數(shù)一起使用。這些寄存器通過名稱rax、rbx、rcx、rdx、rbp、rsi、rdi、rsp，以及r8到r15來引用。

標量浮點堆棧寄存器組(x87堆棧)945，在其上面混疊mmx打包整數(shù)平坦寄存器組950——在所示出的實施例中，x87堆棧是用于使用x87指令集擴展來對32/64/80位浮點數(shù)據(jù)執(zhí)行標量浮點操作的八元素堆棧；而使用mmx寄存器來對64位打包整數(shù)數(shù)據(jù)執(zhí)行操作，以及為在mmx和xmm寄存器之間執(zhí)行的某些操作保存操作數(shù)。

本發(fā)明的替換實施例可以使用較寬的或較窄的寄存器。另外，本發(fā)明的替換實施例可以使用多一些，少一些或不同的寄存器組和寄存器。

示例性核架構(gòu)、處理器和計算機架構(gòu)

處理器核可以用出于不同目的的不同方式在不同的處理器中實現(xiàn)。例如，這樣的核的實現(xiàn)可以包括：1)旨在用于通用計算的通用有序核；2)預期用于通用計算的高性能通用無序核；3)主要預期用于圖形和/或科學(吞吐量)計算的專用核。不同處理器的實現(xiàn)可包括：包括預期用于通用計算的一個或多個通用有序核和/或預期用于通用計算的一個或多個通用無序核的cpu；以及2)包括主要預期用于圖形和/或科學(吞吐量)的一個或多個專用核的協(xié)處理器。這樣的不同處理器導致不同的計算機系統(tǒng)架構(gòu)，其可包括：1)在與cpu分開的芯片上的協(xié)處理器；2)在與cpu相同的封裝中但分開的管芯上的協(xié)處理器；3)與cpu在相同管芯上的協(xié)處理器(在該情況下，這樣的協(xié)處理器有時被稱為諸如集成圖形和/或科學(吞吐量)邏輯等專用邏輯，或被稱為專用核)；以及4)可以將所描述的cpu(有時被稱為應用核或應用處理器)、以上描述的協(xié)處理器和附加功能包括在同一管芯上的片上系統(tǒng)。接著描述示例性核架構(gòu)，隨后描述示例性處理器和計算機架構(gòu)。

示例性核架構(gòu)

有序和無序核框圖

圖10a是示出根據(jù)本發(fā)明的各實施例的示例性有序流水線和示例性的寄存器重命名的無序發(fā)布/執(zhí)行流水線的框圖。圖10b是示出根據(jù)本發(fā)明的各實施例的要包括在處理器中的有序架構(gòu)核的示例性實施例和示例性的寄存器重命名的無序發(fā)布/執(zhí)行架構(gòu)核的框圖。圖10a-10b中的實線框解說了有序流水線和有序核，而虛線框中的可選附加項解說了寄存器重命名的、無序發(fā)布/執(zhí)行流水線和核。給定有序方面是無序方面的子集的情況下，無序方面將被描述。

在圖10a中，處理器流水線1000包括取出級1002、長度解碼級1004、解碼級1006、分配級1008、重命名級1010、調(diào)度(也稱為分派或發(fā)布)級1012、寄存器讀/存儲器讀取級1014、執(zhí)行級1016、寫回/存儲器寫入級1018、異常處理級1022和提交級1024。

圖10b示出了包括耦合到執(zhí)行引擎單元1050的前端單元1030的處理器核1090，且執(zhí)行引擎單元和前端單元兩者都耦合到存儲器單元1070。核1090可以是精簡指令集計算(risc)核、復雜指令集計算(cisc)核、非常長的指令字(vliw)核或混合或替代核類型。作為又一選項，核1090可以是專用核，諸如例如網(wǎng)絡(luò)或通信核、壓縮引擎、協(xié)處理器核、通用計算圖形處理器單元(gpgpu)核、或圖形核等等。

前端單元1030包括耦合到指令高速緩存單元1034的分支預測單元1032，該指令高速緩存單元1034被耦合到指令翻譯后備緩沖器(tlb)1036，該指令翻譯后備緩沖器1036被耦合到指令取出單元1038，指令取出單元1038被耦合到解碼單元1040。解碼單元1040(或解碼器)可解碼指令，并生成從原始指令解碼出的、或以其他方式反映原始指令的、或從原始指令導出的一個或多個微操作、微代碼進入點、微指令、其他指令、或其他控制信號作為輸出。解碼單元1040可使用各種不同的機制來實現(xiàn)。合適的機制的示例包括但不限于查找表、硬件實現(xiàn)、可編程邏輯陣列(ola)、微代碼只讀存儲器(rom)等。在一個實施例中，核1090包括存儲(例如，在解碼單元1040中或否則在前端單元1030內(nèi)的)某些宏指令的微代碼的微代碼rom或其他介質(zhì)。解碼單元1040被耦合到執(zhí)行引擎單元1050中的重命名/分配單元1052。

執(zhí)行引擎單元1050包括重命名/分配器單元1052，該重命名/分配器單元1052耦合至引退單元1054和一個或多個調(diào)度器單元1056的集合。調(diào)度器單元1056表示任何數(shù)目的不同調(diào)度器，包括預留站、中央指令窗等。調(diào)度器單元1056被耦合到物理寄存器文件單元1058。每個物理寄存器組單元1058表示一個或多個物理寄存器組，其中不同的物理寄存器組存儲一種或多種不同的數(shù)據(jù)類型，諸如標量整數(shù)、標量浮點、打包整數(shù)、打包浮點、矢量整數(shù)、矢量浮點、狀態(tài)(例如，作為要執(zhí)行的下一指令的地址的指令指針)等。在一個實施例中，物理寄存器組單元1058包括矢量寄存器單元、寫掩碼寄存器單元和標量寄存器單元。這些寄存器單元可以提供架構(gòu)矢量寄存器、矢量掩碼寄存器、和通用寄存器。物理寄存器組單元1058被引退單元1054覆蓋以示出可以用來實現(xiàn)寄存器重命名和無序執(zhí)行的各種方式(例如，使用記錄器緩沖器和引退寄存器組；使用將來的文件、歷史緩沖器和引退寄存器組；使用寄存器圖和寄存器池等等)。引退單元1054和物理寄存器組單元1058被耦合到執(zhí)行群集1060。執(zhí)行群集1060包括一個或多個執(zhí)行單元1062的集合和一個或多個存儲器訪問單元1064的集合。執(zhí)行單元1062可以執(zhí)行各種操作(例如，移位、加法、減法、乘法)，以及對各種類型的數(shù)據(jù)(例如，標量浮點、打包整數(shù)、打包浮點、矢量整型、矢量浮點)執(zhí)行。盡管某些實施例可以包括專用于特定功能或功能集合的多個執(zhí)行單元，但其他實施例可包括全部執(zhí)行所有函數(shù)的僅一個執(zhí)行單元或多個執(zhí)行單元。調(diào)度器單元1056、物理寄存器組單元1058和執(zhí)行群集1060被示為可能有多個，因為某些實施例為某些類型的數(shù)據(jù)/操作(例如，標量整型流水線、標量浮點/打包整型/打包浮點/矢量整型/矢量浮點流水線，和/或各自具有其自己的調(diào)度器單元、物理寄存器單元和/或執(zhí)行群集的存儲器訪問流水線——以及在分開的存儲器訪問流水線的情況下，實現(xiàn)其中僅該流水線的執(zhí)行群集具有存儲器訪問單元1064的某些實施例)創(chuàng)建分開的流水線。還應當理解，在分開的流水線被使用的情況下，這些流水線中的一個或多個可以為無序發(fā)布/執(zhí)行，并且其余流水線可以為有序發(fā)布/執(zhí)行。

存儲器訪問單元1064的集合被耦合到存儲器單元1070，該存儲器單元1070包括耦合到數(shù)據(jù)高速緩存單元1074的數(shù)據(jù)tlb單元1072，其中數(shù)據(jù)高速緩存單元1074耦合到二級(l2)高速緩存單元1076。在一個示例性實施例中，存儲器訪問單元1064可以包括加載單元、存儲地址單元和存儲數(shù)據(jù)單元，這些單元中的每一個單元被耦合到存儲器單元1070中的數(shù)據(jù)tlb單元1072。指令高速緩存單元1034還被耦合到存儲器單元1070中的二級(l2)高速緩存單元1076。l2高速緩存單元1076被耦合到一個或多個其他級的高速緩存，并最終耦合到主存儲器。

作為示例，示例性寄存器重命名的、無序發(fā)布/執(zhí)行核架構(gòu)可以如下實現(xiàn)流水線1000：1)指令取出1038執(zhí)行取出和長度解碼級1002和1004；2)解碼單元1040執(zhí)行解碼級1006；3)重命名/分配器單元1052執(zhí)行分配級1008和重命名級1010；4)調(diào)度器單元1056執(zhí)行調(diào)度級1012；5)物理寄存器文件單元1058和存儲器單元1070執(zhí)行寄存器讀取/存儲器讀取級1014；執(zhí)行群集1060執(zhí)行執(zhí)行級1016；6)存儲器單元1070和物理寄存器文件單元1058執(zhí)行寫回/存儲器寫入級1018；7)各單元可牽涉到異常處理級1022；以及8)引退單元1054和物理寄存器文件單元1058執(zhí)行提交級1024。

核1090可支持一個或多個指令集(例如，x86指令集(具有與較新版本一起添加的某些擴展)；加利福尼亞州桑尼維爾市的mips技術(shù)公司的mips指令集；加利福尼州桑尼維爾市的arm控股的arm指令集(具有諸如neon等可選附加擴展))，其中包括本文中描述的各指令。在一個實施例中，核1090包括支持打包數(shù)據(jù)指令集擴展(例如，avx1、avx2和/或先前描述的一些形式的一般矢量友好指令格式(u＝0和/或u＝1))的邏輯，從而允許很多多媒體應用使用的操作能夠使用打包數(shù)據(jù)來執(zhí)行。

應當理解，核可支持多線程化(執(zhí)行兩個或更多個并行的操作或線程的集合)，并且可以按各種方式來完成該多線程化，此各種方式包括時分多線程化、同步多線程化(其中單個物理核為物理核正同步多線程化的各線程中的每一個線程提供邏輯核)、或其組合(例如，時分取出和解碼以及此后諸如用超線程化技術(shù)來同步多線程化)。

盡管在無序執(zhí)行的上下文中描述了寄存器重命名，但應當理解，可以在有序架構(gòu)中使用寄存器重命名。盡管所解說的處理器的實施例還包括分開的指令和數(shù)據(jù)高速緩存單元1034/1074以及共享l2高速緩存單元1076，但替換實施例可以具有用于指令和數(shù)據(jù)兩者的單個內(nèi)部高速緩存，諸如例如一級(l1)內(nèi)部高速緩存或多個級別的內(nèi)部緩存。在某些實施例中，該系統(tǒng)可包括內(nèi)部高速緩存和在核和/或處理器外部的外部高速緩存的組合。或者，所有高速緩存都可以在核和/或處理器的外部。

具體的示例性有序核架構(gòu)

圖11a-b示出了更具體的示例性有序核架構(gòu)的框圖，該核將是芯片中的若干邏輯塊之一(包括相同類型和/或不同類型的其他核)。這些邏輯塊通過高帶寬的互連網(wǎng)絡(luò)(例如，環(huán)形網(wǎng)絡(luò))與某些固定的功能邏輯、存儲器i/o接口和其它必要的i/o邏輯通信，這依賴于應用。

圖11a是根據(jù)本發(fā)明的各實施例的單個處理器核連同它與管芯上互連網(wǎng)絡(luò)1102的連接以及其二級(l2)高速緩存1104的本地子集的框圖。在一個實施例中，指令解碼器1100支持具有打包數(shù)據(jù)指令集擴展的x86指令集。l1高速緩存1106允許對標量和矢量單元中的高速緩存存儲器的低等待時間訪問。盡管在一個實施例中(為了簡化設(shè)計)，標量單元1108和矢量單元1110使用分開的寄存器集合(分別為標量寄存器1112和矢量寄存器1114)，并且在這些寄存器之間轉(zhuǎn)移的數(shù)據(jù)被寫入到存儲器并隨后從一級(l1)高速緩存1106讀回，但是本發(fā)明的替換實施例可以使用不同的方法(例如使用單個寄存器集合或包括允許數(shù)據(jù)在這兩個寄存器組之間傳輸而無需被寫入和讀回的通信路徑)。

l2高速緩存的本地子集1104是全局l2高速緩存的一部分，該全局l2高速緩存被劃分成多個分開的本地子集，即每個處理器核一個本地子集。每個處理器核具有到其自己的l2高速緩存1104的本地子集的直接訪問路徑。被處理器核讀出的數(shù)據(jù)被存儲在其l2高速緩存子集1104中，并且可以被快速訪問，該訪問與其他處理器核訪問其自己的本地l2高速緩存子集并行。被處理器核寫入的數(shù)據(jù)被存儲在其自己的l2高速緩存子集1104中，并在必要的情況下從其它子集清除。環(huán)形網(wǎng)絡(luò)確保共享數(shù)據(jù)的一致性。環(huán)形網(wǎng)絡(luò)是雙向的，以允許諸如處理器核、l2高速緩存和其它邏輯塊之類的代理在芯片內(nèi)彼此通信。每個環(huán)形數(shù)據(jù)路徑為每個方向1012位寬。

圖11b是根據(jù)本發(fā)明的各實施例的圖11a中的處理器核的一部分的展開圖。圖11b包括作為l1高速緩存1104的l1數(shù)據(jù)高速緩存1106a部分，以及關(guān)于矢量單元1110和矢量寄存器1114的更多細節(jié)。具體地說，矢量單元1110是16寬矢量處理單元(vpu)(見16寬alu1128)，該單元執(zhí)行整型、單精度浮點以及雙精度浮點指令中的一個或多個。該vpu通過混合單元1120支持對寄存器輸入的混合、通過數(shù)值轉(zhuǎn)換單元1122a-b支持數(shù)值轉(zhuǎn)換，并通過復制單元1124支持對存儲器輸入的復制。寫掩碼寄存器1126允許斷言所得的矢量寫入。

具有集成存儲器控制器和圖形器件的處理器

圖12是根據(jù)本發(fā)明的各實施例可能具有一個以上核、可能具有集成存儲器控制器、以及可能具有集成圖形的處理器1200的框圖。圖12中的實線框解說具有單個核1202a、系統(tǒng)代理1210、一個或多個總線控制器單元1216的集合的處理器1200，而虛線框中的可選附加項解說具有多個核1202a-n、系統(tǒng)代理單元1210中的一個或多個集成存儲器控制器單元1214的集合以及專用邏輯1208的替換處理器1200。

因此，處理器1200的不同實現(xiàn)可包括：1)cpu，其中專用邏輯1208是集成圖形和/或科學(吞吐量)邏輯(其可包括一個或多個核)，并且核1202a-n是一個或多個通用核(例如，通用的有序核、通用的無序核、這兩者的組合)；2)協(xié)處理器，其中核1202a-n是主要預期用于圖形和/或科學(吞吐量)的大量專用核；以及3)協(xié)處理器，其中核1202a-n是大量通用有序核。因此，處理器1200可以是通用處理器、協(xié)處理器或?qū)Ｓ锰幚砥?，諸如例如網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、gpgpu(通用圖形處理單元)、高吞吐量的集成眾核(mic)協(xié)處理器(包括30個或更多核)、或嵌入式處理器等。該處理器可以被實現(xiàn)在一個或多個芯片上。處理器1200可以是一個或多個襯底的一部分，和/或可以使用諸如例如bicmos、cmos或nmos等的多個加工技術(shù)中的任何一個技術(shù)將其實現(xiàn)在一個或多個襯底上。

存儲器層次結(jié)構(gòu)包括在各核內(nèi)的一個或多個級別的高速緩存、一個或多個共享高速緩存單元1206的集合、以及耦合至集成存儲器控制器單元1214的集合的外部存儲器(未示出)。該共享高速緩存單元1206的集合可以包括一個或多個中間級高速緩存，諸如二級(l2)、三級(l3)、四級(l4)或其他級別的高速緩存、末級高速緩存(llc)、和/或其組合。盡管在一個實施例中，基于環(huán)的互連單元1212將集成圖形邏輯1208、共享高速緩存單元1206的集合以及系統(tǒng)代理單元1210/集成存儲器控制器單元1214互連，但替代實施例可使用任何數(shù)量的公知技術(shù)來將這些單元互連。在一個實施例中，可以維護一個或多個高速緩存單元1206和核1202a-n之間的一致性(coherency)。

在某些實施例中，核1202a-n中的一個或多個核能夠多線程化。系統(tǒng)代理1210包括協(xié)調(diào)和操作核1202a-n的那些組件。系統(tǒng)代理單元1210可包括例如功率控制單元(pcu)和顯示單元。pcu可以是或包括調(diào)整核1202a-n和集成圖形邏輯1208的功率狀態(tài)所需的邏輯和組件。顯示單元用于驅(qū)動一個或多個外部連接的顯示器。

核1202a-n在架構(gòu)指令集方面可以是同構(gòu)的或異構(gòu)的；即，這些核1202a-n中的兩個或更多個核可能能夠執(zhí)行相同的指令集，而其他核可能能夠執(zhí)行該指令集的僅僅子集或不同的指令集。

示例性計算機架構(gòu)

圖13-16是示例性計算機架構(gòu)的框圖。本領(lǐng)域已知的對膝上型設(shè)備、臺式機、手持pc、個人數(shù)字助理、工程工作站、服務器、網(wǎng)絡(luò)設(shè)備、網(wǎng)絡(luò)集線器、交換機、嵌入式處理器、數(shù)字信號處理器(dsp)、圖形設(shè)備、視頻游戲設(shè)備、機頂盒、微控制器、蜂窩電話、便攜式媒體播放器、手持設(shè)備以及各種其他電子設(shè)備的其他系統(tǒng)設(shè)計和配置也是合適的。一般來說，能夠納入本文中所公開的處理器和/或其它執(zhí)行邏輯的大量系統(tǒng)和電子設(shè)備一般都是合適的。

現(xiàn)在參見圖13，所示為根據(jù)本發(fā)明的一個實施例的系統(tǒng)1300的框圖。系統(tǒng)1300可以包括一個或多個處理器1310、1315，這些處理器耦合到控制器中樞1320。在一個實施例中，控制器中樞1320包括圖形存儲器控制器中樞(gmch)1390和輸入/輸出中樞(ioh)1350(其可以在分開的芯片上)；gmch1390包括存儲器1340和協(xié)處理器1345耦合到的存儲器和圖形控制器；ioh1350將輸入/輸出(i/o)設(shè)備1360耦合到gmch1390?；蛘?，存儲器和圖形控制器中的一個或兩者可以被集成在處理器中(如本文中所描述的)，存儲器1340和協(xié)處理器1345被直接耦合到處理器1310以及在具有ioh1350的單個芯片中的控制器中樞1320。

附加處理器1315的可選性質(zhì)用虛線表示在圖13中。每一處理器1310、1315可包括本文中描述的處理核中的一個或多個，并且可以是處理器1200的某一版本。

存儲器1340可以是例如動態(tài)隨機存取存儲器(dram)、相變化存儲器(pcm)或這兩者的組合。對于至少一個實施例，控制器中樞1320經(jīng)由諸如前側(cè)總線(fsb)之類的多點總線(multi-dropbus)、諸如快速通道互連(qpi)之類的點對點接口、或者類似的連接1395與處理器1310、1315進行通信。

在一個實施例中，協(xié)處理器1345是專用處理器，諸如例如高吞吐量mic處理器、網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、gpgpu、或嵌入式處理器等等。在一個實施例中，控制器中樞1320可以包括集成圖形加速計。

在物理資源1310、1315之間可以存在包括架構(gòu)、微架構(gòu)、熱、和功率消耗特征等的一連串品質(zhì)度量方面的各種差異。

在一個實施例中，處理器1310執(zhí)行控制一般類型的數(shù)據(jù)處理操作的指令。嵌入在這些指令中的可以是協(xié)處理器指令。處理器1310識別如具有應當由附連的協(xié)處理器1345執(zhí)行的類型的這些協(xié)處理器指令。因此，處理器1310在協(xié)處理器總線或者其他互連上將這些協(xié)處理器指令(或者表示協(xié)處理器指令的控制信號)發(fā)布到協(xié)處理器1345。協(xié)處理器1345接受并執(zhí)行所接收的協(xié)處理器指令。

現(xiàn)在參考圖14，所示為根據(jù)本發(fā)明的一實施例的更具體的第一示例性系統(tǒng)1400的框圖。如圖14所示，多處理器系統(tǒng)1400是點對點互連系統(tǒng)，并包括經(jīng)由點對點互連1450耦合的第一處理器1470和第二處理器1480。處理器1470和1480中的每一個都可以是處理器1200的某一版本。在本發(fā)明的一個實施例中，處理器1470和1480分別是處理器1310和1315，而協(xié)處理器1438是協(xié)處理器1345。在另一實施例中，處理器1470和1480分別是處理器1310和協(xié)處理器1345。

處理器1470和1480被示為分別包括集成存儲器控制器(imc)單元1472和1482。處理器1470還包括作為其總線控制器單元的一部分的點對點(p-p)接口1476和1478；類似地，第二處理器1480包括點對點接口1486和1488。處理器1470、1480可以使用點對點(p-p)接口電路1478、1488經(jīng)由p-p接口1450來交換信息。如圖14所示，imc1472和1482將各處理器耦合至相應的存儲器，即存儲器1432和存儲器1434，這些存儲器可以是本地附連至相應的處理器的主存儲器的一部分。

處理器1470、1480可各自使用點對點接口電路1476、1494、1486、1498經(jīng)由各個p-p接口1452、1454與芯片組1490交換信息。芯片組1490可以可選地經(jīng)由高性能接口1439與協(xié)處理器1438交換信息。在一個實施例中，協(xié)處理器1438是專用處理器，諸如例如高吞吐量mic處理器、網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、gpgpu、或嵌入式處理器等等。

共享高速緩存(未示出)可以被包括在任一處理器之內(nèi)或被包括兩個處理器外部但仍經(jīng)由p-p互連與這些處理器連接，從而如果將某處理器置于低功率模式時，可將任一處理器或兩個處理器的本地高速緩存信息存儲在該共享高速緩存中。

芯片組1490可經(jīng)由接口1496耦合至第一總線1416。在一個實施例中，第一總線1416可以是外圍部件互連(pci)總線，或諸如pciexpress總線或其它第三代i/o互連總線之類的總線，但本發(fā)明的范圍并不受此限制。

如圖14所示，各種i/o設(shè)備1414可以連同總線橋1418耦合到第一總線1416，總線橋1418將第一總線1416耦合至第二總線1420。在一個實施例中，諸如協(xié)處理器、高吞吐量mic處理器、gpgpu的處理器、加速計(諸如例如圖形加速計或數(shù)字信號處理器(dsp)單元)、場可編程門陣列或任何其他處理器的一個或多個附加處理器1415被耦合到第一總線1416。在一個實施例中，第二總線1420可以是低引腳計數(shù)(lpc)總線。各種設(shè)備可以被耦合至第二總線1420，在一個實施例中這些設(shè)備包括例如鍵盤/鼠標1422、通信設(shè)備1427以及諸如可包括指令/代碼和數(shù)據(jù)1430的盤驅(qū)動器或其它海量存儲設(shè)備的存儲單元1428。此外，音頻i/o1424可以被耦合至第二總線1420。注意，其它架構(gòu)是可能的。例如，取代圖14的點對點架構(gòu)，系統(tǒng)可以實現(xiàn)多站總線或其它這類架構(gòu)。

現(xiàn)在參考圖15，所示為根據(jù)本發(fā)明的一實施例的更具體的第二示例性系統(tǒng)1500的框圖。圖14和圖15中的相同部件用相同附圖標記表示，并從圖15中省去了圖14中的某些方面，以避免使圖15的其它方面變得難以理解。

圖15示出處理器1470、1480可分別包括集成存儲器和i/o控制邏輯(“cl”)1472和1482。因此，cl1472、1482包括集成存儲器控制器單元并包括i/o控制邏輯。圖15不僅解說了耦合至cl1472、1482的存儲器1432、1434，而且還解說了同樣耦合至控制邏輯1472、1482的i/o設(shè)備1514。傳統(tǒng)i/o設(shè)備1515被耦合至芯片組1490。

現(xiàn)在參考圖16，所示為根據(jù)本發(fā)明的一實施例的soc1600的框圖。在圖12中，相似的部件具有同樣的附圖標記。另外，虛線框是更先進的soc的可選特征。在圖16中，互連單元1602被耦合至：應用處理器1610，該應用處理器包括一個或多個核202a-n的集合以及共享高速緩存單元1206；系統(tǒng)代理單元1210；總線控制器單元1216；集成存儲器控制器單元1214；一組或一個或多個協(xié)處理器1620，其可包括集成圖形邏輯、圖像處理器、音頻處理器和視頻處理器；靜態(tài)隨機存取存儲器(sram)單元1630；直接存儲器存取(dma)單元1632；以及用于耦合至一個或多個外部顯示器的顯示單元1640。在一個實施例中，協(xié)處理器1620包括專用處理器，諸如例如網(wǎng)絡(luò)或通信處理器、壓縮引擎、gpgpu、高吞吐量mic處理器、或嵌入式處理器等等。

本文公開的機制的各實施例可以被實現(xiàn)在硬件、軟件、固件或這些實現(xiàn)方法的組合中。本發(fā)明的實施例可實現(xiàn)為在可編程系統(tǒng)上執(zhí)行的計算機程序或程序代碼，該可編程系統(tǒng)包括至少一個處理器、存儲系統(tǒng)(包括易失性和非易失性存儲器和/或存儲元件)、至少一個輸入設(shè)備以及至少一個輸出設(shè)備。

可將程序代碼(諸如圖14中解說的代碼1430)應用于輸入指令，以執(zhí)行本文描述的各功能并生成輸出信息。輸出信息可以按已知方式被應用于一個或多個輸出設(shè)備。為了本申請的目的，處理系統(tǒng)包括具有諸如例如數(shù)字信號處理器(dsp)、微控制器、專用集成電路(asic)或微處理器之類的處理器的任何系統(tǒng)。

程序代碼可以用高級程序化語言或面向?qū)ο蟮木幊陶Z言來實現(xiàn)，以便與處理系統(tǒng)通信。程序代碼也可以在需要的情況下用匯編語言或機器語言來實現(xiàn)。事實上，本文中描述的機制不僅限于任何特定編程語言的范圍。在任一情形下，語言可以是編譯語言或解釋語言。

至少一個實施例的一個或多個方面可以通過存儲在機器可讀介質(zhì)上的代表性的指令來實現(xiàn)，指令表示處理器內(nèi)的各種邏輯，指令在由機器讀取時使機器制造執(zhí)行此處所描述的技術(shù)的邏輯。被稱為“ip核”的這些表示可以被存儲在有形的機器可讀介質(zhì)上，并被提供給多個客戶或生產(chǎn)設(shè)施以加載到實際制造該邏輯或處理器的制造機器中。

這樣的機器可讀存儲介質(zhì)可以包括但不限于通過機器或設(shè)備制造或形成的物品的非瞬態(tài)、有形安排，其包括存儲介質(zhì)，諸如硬盤；任何其它類型的盤，包括軟盤、光盤、緊致盤只讀存儲器(cd-rom)、緊致盤可重寫(cd-rw)的以及磁光盤；半導體器件，例如只讀存儲器(rom)、諸如動態(tài)隨機存取存儲器(dram)和靜態(tài)隨機存取存儲器(sram)的隨機存取存儲器(ram)、可擦除可編程只讀存儲器(eprom)、閃存、電可擦除可編程只讀存儲器(eeprom)；相變化存儲器(pcm)；磁卡或光卡；或適于存儲電子指令的任何其它類型的介質(zhì)。

因此，本發(fā)明的各實施例還包括非瞬態(tài)、有形機器可讀介質(zhì)，該介質(zhì)包含指令或包含設(shè)計數(shù)據(jù)，諸如硬件描述語言(hdl)，它定義本文中描述的結(jié)構(gòu)、電路、裝置、處理器和/或系統(tǒng)特性。這些實施例也被稱為程序產(chǎn)品。

仿真(包括二進制變換、代碼變形等)

在某些情況下，指令轉(zhuǎn)換器可用來將指令從源指令集轉(zhuǎn)換至目標指令集。例如，指令轉(zhuǎn)換器可以變換(例如使用靜態(tài)二進制變換、包括動態(tài)編譯的動態(tài)二進制變換)、變形、仿真或以其它方式將指令轉(zhuǎn)換成將由核來處理的一個或多個其它指令。指令轉(zhuǎn)換器可以用軟件、硬件、固件、或其組合實現(xiàn)。指令轉(zhuǎn)換器可以在處理器上、在處理器外、或者部分在處理器上部分在處理器外。

圖17是根據(jù)本發(fā)明的各實施例的對照使用軟件指令轉(zhuǎn)換器將源指令集中的二進制指令轉(zhuǎn)換成目標指令集中的二進制指令的框圖。在所示的實施例中，指令轉(zhuǎn)換器是軟件指令轉(zhuǎn)換器，但作為替代該指令轉(zhuǎn)換器可以用軟件、固件、硬件或其各種組合來實現(xiàn)。圖17示出了用高級語言1702的程序可以使用x86編譯器1704來編譯，以生成可以由具有至少一個x86指令集核1716的處理器原生執(zhí)行的x86二進制代碼1706。具有至少一個x86指令集核1716的處理器表示任何處理器，這些處理器能通過兼容地執(zhí)行或以其他方式處理以下內(nèi)容來執(zhí)行與具有至少一個x86指令集核的英特爾處理器基本相同的功能：1)英特爾x86指令集核的指令集的本質(zhì)部分，或2)被定向為在具有至少一個x86指令集核的英特爾處理器上運行的應用或其它程序的對象代碼版本，以便取得與具有至少一個x86指令集核的英特爾處理器基本相同的結(jié)果。x86編譯器1704表示用于生成x86二進制代碼1706(例如，對象代碼)的編譯器，該二進制代碼1706可通過或不通過附加的鏈接處理在具有至少一個x86指令集核1716的處理器上執(zhí)行。類似地，圖17示出用高級語言1702的程序可以使用替代的指令集編譯器1708來編譯，以生成可以由不具有至少一個x86指令集核1714的處理器(例如具有執(zhí)行加利福尼亞州桑尼維爾市的mips技術(shù)公司的mips指令集，和/或執(zhí)行加利福尼亞州桑尼維爾市的arm控股公司的arm指令集的核的處理器)原生執(zhí)行的替代指令集二進制代碼1710。指令轉(zhuǎn)換器1712被用來將x86二進制代碼1706轉(zhuǎn)換成可以由不具有x86指令集核1714的處理器原生執(zhí)行的代碼。該轉(zhuǎn)換后的代碼不大可能與替換性指令集二進制代碼1710相同，因為能夠這樣做的指令轉(zhuǎn)換器難以制造；然而，轉(zhuǎn)換后的代碼將完成一般操作并由來自替換性指令集的指令構(gòu)成。因此，指令轉(zhuǎn)換器1712通過仿真、模擬或任何其它過程來表示允許不具有x86指令集處理器或核的處理器或其它電子設(shè)備執(zhí)行x86二進制代碼1706的軟件、固件、硬件或其組合。