本發(fā)明涉及半導體設計輔助裝置、半導體設計輔助方法和半導體設計輔助。

背景技術：

1、近年來，電路被大規(guī)模化，為了應對大規(guī)模的電路，使用抽象度比硬件描述語言(vhdl(vhsic(very?high?speed?integrated?circuits?program：超高速集成電路程序)hardware?description?language)等)高的語言(c++等)自動地生成電路的高位合成的研究正在進行。

2、以往，在高位合成中存在如下課題：在2個進程處理的數(shù)組變量存在依存關系的情況下，在針對一個進程處理的數(shù)組變量的寫入未完成時，另一個進程無法開始處理。

3、非專利文獻1公開了如下技術：作為解決該課題的手段，參照源代碼對在進程間交換的變量進行分析，制作用于保持分析后的變量的fifo(first?in?first?out：先進先出)緩沖器或ping-pong緩沖器，根據(jù)表示full或empty的信號自動地生成通過數(shù)據(jù)驅動進行動作的電路。根據(jù)該技術，自動地生成各進程能夠并行進行動作的電路。

4、現(xiàn)有技術文獻

5、非專利文獻

6、非專利文獻1：“vitis高位合成用戶引導”、賽靈思株式會社、v2021.1、2021年8月

技術實現(xiàn)思路

1、發(fā)明要解決的課題

2、在非專利文獻1公開的技術中，在由于針對在進程間交換的變量的訪問模式簡單而能夠比較容易地分析變量的情況下，能夠使用fifo緩沖器，以比較少的存儲器量進行數(shù)據(jù)轉送。但是，在該技術中，在由于訪問模式不簡單而無法分析變量的情況下，使用數(shù)組大小的2倍的存儲器量進行基于ping-pong緩沖器的數(shù)據(jù)轉送。因此，該技術存在如下課題：在針對在進程間交換的變量的訪問模式不簡單的情況下，在進程間對數(shù)據(jù)進行中轉的接口部使用的存儲器量增大到必要以上。

3、本發(fā)明的目的在于，在高位合成中，在針對在進程間交換的變量的訪問模式不簡單的情況下，使在進程間對數(shù)據(jù)進行中轉的接口部使用的存儲器量比較少。

4、用于解決課題的手段

5、本發(fā)明的半導體設計輔助裝置具有接口規(guī)格制定部，該接口規(guī)格制定部根據(jù)表示2個函數(shù)的源代碼以及所述源代碼所示的所述2個函數(shù)之間的數(shù)據(jù)流，參照表示與所述2個函數(shù)各自的各輸入輸出有關的訪問模式和吞吐量的定義的輸入輸出信息，制定在所述2個函數(shù)之間對數(shù)據(jù)進行中轉的接口部的規(guī)格，其中，所述2個函數(shù)在2個電路模塊之間進行數(shù)據(jù)交換的情況下，通過能夠定義針對函數(shù)的輸入輸出的語言定義了所述2個電路模塊各自進行的處理。

6、發(fā)明效果

7、根據(jù)本發(fā)明，接口規(guī)格制定部參照表示與2個函數(shù)各自的各輸入輸出有關的訪問模式和吞吐量的定義的輸入輸出信息，制定在2個函數(shù)之間對數(shù)據(jù)進行中轉的接口部的規(guī)格。因此，根據(jù)本發(fā)明，在高位合成中，在針對在進程間交換的變量的訪問模式不簡單的情況下，能夠使在進程間對數(shù)據(jù)進行中轉的接口部使用的存儲器量比較少。

技術特征：

1.一種半導體設計輔助裝置，其中，

2.根據(jù)權利要求1所述的半導體設計輔助裝置，其中，

3.根據(jù)權利要求1或2所述的半導體設計輔助裝置，其中，

4.根據(jù)權利要求3所述的半導體設計輔助裝置，其中，

5.根據(jù)權利要求1～4中的任意一項所述的半導體設計輔助裝置，其中，

6.根據(jù)權利要求1～5中的任意一項所述的半導體設計輔助裝置，其中，

7.一種半導體設計輔助方法，其中，

8.一種半導體設計輔助程序，其中，

技術總結
半導體設計輔助裝置(100)具有接口規(guī)格制定部(120)，該接口規(guī)格制定部(120)根據(jù)表示2個函數(shù)的源代碼(51)以及源代碼(51)所示的2個函數(shù)之間的數(shù)據(jù)流，參照表示與2個函數(shù)各自的各輸入輸出有關的訪問模式和吞吐量的定義的輸入輸出信息，制定在2個函數(shù)之間對數(shù)據(jù)進行中轉的接口部的規(guī)格，其中，該2個函數(shù)在2個電路模塊之間進行數(shù)據(jù)交換的情況下，通過能夠定義針對函數(shù)的輸入輸出的語言定義了2個電路模塊各自進行的處理。

技術研發(fā)人員：立見駿介,山本亮
受保護的技術使用者：三菱電機株式會社
技術研發(fā)日：
技術公布日：2024/11/14