本技術(shù)涉及集成電路設(shè)計自動化，具體涉及一種集成電路設(shè)計中考慮離子注入層約束的布局合法化檢查和填充單元插入方法及裝置、設(shè)備、介質(zhì)。

背景技術(shù)：

1、在集成電路的物理實(shí)現(xiàn)中，離子注入層技術(shù)發(fā)揮著至關(guān)重要的作用，通過在版圖上劃分不同區(qū)域并注入不同劑量的離子，來設(shè)定各個區(qū)域晶體管的閾值電壓，特別是在28納米及以下的工藝節(jié)點(diǎn)的集成電路設(shè)計中，離子注入層技術(shù)被廣泛應(yīng)用于多閾值電壓設(shè)計，以在功耗和時序間達(dá)到平衡點(diǎn)。

2、然而，隨著集成電路特征尺寸的不斷減小，植入層的設(shè)計規(guī)則變得更加嚴(yán)格。在合法化階段和填充單元插入階段，需要檢查設(shè)計是否符合行內(nèi)及行間的最小寬度、間距等工藝規(guī)則。

3、目前，現(xiàn)有的方案中，有些僅考慮了行內(nèi)約束規(guī)則，比如參考文獻(xiàn)[1-2]；有些雖然考慮了行間約束規(guī)則，但是考慮并不全面，缺少對行間最小間距約束的考慮，且大多依賴于啟發(fā)式算法，比如參考文獻(xiàn)[3-5]；還有些雖然考慮了較為全面的規(guī)則，但是只基于簡單的例子，并未考慮工業(yè)例子上的宏塊等問題，從而導(dǎo)致最終設(shè)計無法滿足高性能和高可靠性的要求，比如參考文獻(xiàn)[6]。

4、另外，現(xiàn)有的方案往往只考慮了合法化時的約束，而未考慮填充單元插入的要求。

5、因此，現(xiàn)有做法無法全面遵守行內(nèi)和行間的約束規(guī)則，導(dǎo)致無法滿足工藝節(jié)點(diǎn)縮小至28nm及以下時的需求。

6、基于此，需要一種新的集成電路設(shè)計方法。

7、參考文獻(xiàn)：

8、[1]kahng?ab,lee?h.minimum?implant?area-aware?gate?sizing?andplacement[c]//proceedings?of?the?24th?edition?of?the?great?lakes?symposium?onvlsi.2014:57-62.

9、[2]tseng?k?h,chang?y?w,liu?c?c?c.minimum-implant-area-aware?detailedplacement?with?spacing?constraints[c]//proceedings?of?the?53rd?annual?designautomation?conference.2016:1-6.

10、[3]han?k,kahng?ab,lee?h.scalabledetailed?placement?legalization?forcomplex?sub-14nm?constraints[c]//2015ieee/acm?international?conference?oncomputer-aided?design(iccad).ieee,2015:867-873.

11、[4]mak?w?k,kuo?w?s,zhang?s?h,et?al.minimum?implant?area-awareplacement?and?threshold?voltage?refinement[j].ieee?transactions?on?computer-aided?design?of?integrated?circuits?and?systems,2017,36(7):1103-1112.

12、[5]chen?g,zeng?z,zhu?b,et?al.mixed-cell-height?placement?withminimum-implant-area?and?drain-to-drain?abutment?constraints[c]//2023?60thacm/ieee?design?automation?conference(dac).ieee,2023:1-6.

13、[6]zou?p,chen?g,lin?z,et?al.toward?optimal?filler?cell?insertion?withcomplex?implant?layer?constraints[c]//2023?60th?acm/ieee?design?automationconference(dac).ieee,2023:1-6.

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本說明書實(shí)施例提供一種布局合法化檢查和填充單元插入方法及裝置、設(shè)備、介質(zhì)，通過在合法化階段預(yù)先考慮填充單元的最佳插入策略，結(jié)合預(yù)處理階段根據(jù)工藝節(jié)點(diǎn)的約束形式生成的查找表，快速準(zhǔn)確地識別并修復(fù)設(shè)計中的違規(guī)問題，不僅加快了違規(guī)檢測和修復(fù)的速度，而且確保了設(shè)計滿足離子注入層的嚴(yán)格工藝要求，實(shí)現(xiàn)了版圖設(shè)計的全面合法化。

2、本說明書實(shí)施例提供以下技術(shù)方案：

3、本說明書實(shí)施例提供一種集成電路版圖布局合法化檢查方法，包括：

4、根據(jù)工藝節(jié)點(diǎn)和離子注入層約束，通過動態(tài)規(guī)劃將電路設(shè)計版圖生成對應(yīng)的查找表；其中，所述離子注入層約束至少包括：行內(nèi)最小寬度約束、行內(nèi)最小間距約束、行間最小寬度約束和行間最小間距約束；所述查找表包括：推理模式查找表和違規(guī)模式查找表；

5、對每一個待布局單元和放置位置進(jìn)行如下遍歷來得到合法化的版圖布局結(jié)果：

6、將當(dāng)前待布局單元嘗試放置在當(dāng)前指定的放置位置，然后以當(dāng)前待布局單元為中心，根據(jù)預(yù)設(shè)的識別窗口最佳大小生成當(dāng)前處理窗口，并在當(dāng)前處理窗口給定一個離子注入層，接著根據(jù)所述推理模式查找表對當(dāng)前處理窗口內(nèi)的空白位點(diǎn)進(jìn)行所述離子注入層的預(yù)填充推理，直至無法進(jìn)一步推理，最后根據(jù)所述違規(guī)模式查找表判斷當(dāng)前處理窗口是否存在違規(guī)，并根據(jù)違規(guī)情況和已放置的其他單元放置情況，決定下一輪遍歷對應(yīng)的待布局單元和放置位置；

7、其中，待布局單元包括待布局的邏輯單元和填充單元。

8、本說明書還提供一種集成電路版圖布局填充單元插入方法，包括：

9、基于任意一項(xiàng)所述的集成電路版圖布局合法化檢查方法，獲取出填充單元對應(yīng)的填充位置；

10、在所述填充位置上進(jìn)行填充處理；

11、利用違規(guī)模式查找表對填充后的所述填充單元，進(jìn)行合法性檢測。

12、本說明書實(shí)施例還提供一種集成電路版圖布局合法化檢查裝置，所述集成電路版圖布局合法化檢查裝置包括：查找表生成模塊和版圖布局生成模塊；

13、所述查找表生成模塊，用于根據(jù)工藝節(jié)點(diǎn)和離子注入層約束，通過動態(tài)規(guī)劃將電路設(shè)計版圖生成對應(yīng)的查找表；其中，所述離子注入層約束至少包括：行內(nèi)最小寬度約束、行內(nèi)最小間距約束、行間最小寬度約束和行間最小間距約束；所述查找表包括：推理模式查找表和違規(guī)模式查找表；

14、所述版圖布局生成模塊，用于對每一個待布局單元和放置位置進(jìn)行如下遍歷來得到合法化的版圖布局結(jié)果：

15、將當(dāng)前待布局單元嘗試放置在當(dāng)前指定的放置位置，然后以當(dāng)前待布局單元為中心，根據(jù)預(yù)設(shè)的識別窗口最佳大小生成當(dāng)前處理窗口，并在當(dāng)前處理窗口給定一個離子注入層，接著根據(jù)所述推理模式查找表對當(dāng)前處理窗口內(nèi)的空白位點(diǎn)進(jìn)行所述離子注入層的預(yù)填充推理，直至無法進(jìn)一步推理，最后根據(jù)所述違規(guī)模式查找表判斷當(dāng)前處理窗口是否存在違規(guī)，并根據(jù)違規(guī)情況和已放置的其他單元放置情況，決定下一輪遍歷對應(yīng)的待布局單元和放置位置；

16、其中，待布局單元包括待布局的邏輯單元和填充單元。

17、本說明書實(shí)施例還提供一種電子設(shè)備，包括：

18、至少一個處理器；以及，與所述至少一個處理器通信連接的存儲器；其中，所述存儲器存儲有可被所述至少一個處理器執(zhí)行的指令，所述指令被所述至少一個處理器執(zhí)行，以使所述至少一個處理器能夠執(zhí)行：任一項(xiàng)所述的集成電路版圖布局合法化檢查方法，或者所述的集成電路版圖布局填充單元插入方法。

19、本說明書實(shí)施例還提供一種計算機(jī)存儲介質(zhì)，所述計算機(jī)存儲介質(zhì)存儲有計算機(jī)可執(zhí)行指令，所述計算機(jī)可執(zhí)行指令被處理器執(zhí)行時執(zhí)行：任一項(xiàng)所述的集成電路版圖布局合法化檢查方法，或者所述的集成電路版圖布局填充單元插入方法。

20、與現(xiàn)有技術(shù)相比，本說明書實(shí)施例采用的上述至少一個技術(shù)方案能夠達(dá)到的有益效果至少包括：

21、本技術(shù)在集成電路設(shè)計的合法化階段模擬填充單元插入，在填充單元實(shí)際插入前提前檢測出潛在的違規(guī)問題，并通過單元移動消除違規(guī)，實(shí)現(xiàn)合法化階段與填充單元插入階段相互協(xié)同，確保了填充單元插入階段后，物理電路設(shè)計不違反離子注入層約束，從而顯著提升了整體設(shè)計的合規(guī)性，使得版圖設(shè)計在滿足復(fù)雜工藝要求的同時，有效縮短了設(shè)計周期。