技術(shù)特征：

1.一種半雙工的片間spi訪問寄存器的方法，其特征在于，用于通過自帶arm處理器的主側(cè)fpga對(duì)未帶arm處理器的從側(cè)fpga進(jìn)行讀寫操作，所述主側(cè)fpga包括依次連接的arm處理器、連接器、轉(zhuǎn)換器、主側(cè)寄存器以及主側(cè)spi接口；所述從側(cè)fpga包括互連的從側(cè)spi接口和從側(cè)寄存器；所述方法包括寫狀態(tài)和/或讀狀態(tài)；

2.根據(jù)權(quán)利要求1所述的半雙工的片間spi訪問寄存器的方法，其特征在于，在寫狀態(tài)下，基于所述axi4協(xié)議的握手準(zhǔn)則：在轉(zhuǎn)換器準(zhǔn)備好的情況下，轉(zhuǎn)換器將寫地址通道和寫數(shù)據(jù)通道的準(zhǔn)備信號(hào)發(fā)送給連接器，表示轉(zhuǎn)換器已經(jīng)準(zhǔn)備好，此時(shí)連接器將寫地址和寫數(shù)據(jù)發(fā)送至轉(zhuǎn)換器；在連接器準(zhǔn)備好的情況下，連接器將寫回復(fù)通道的準(zhǔn)備信號(hào)發(fā)送給轉(zhuǎn)換器，表示連接器已經(jīng)準(zhǔn)備好，此時(shí)轉(zhuǎn)換器將寫回復(fù)數(shù)據(jù)發(fā)送至連接器；

3.根據(jù)權(quán)利要求1所述的半雙工的片間spi訪問寄存器的方法，其特征在于，在寫狀態(tài)下，

4.根據(jù)權(quán)利要求3所述的半雙工的片間spi訪問寄存器的方法，其特征在于，在寫狀態(tài)下，spi寫使能信號(hào)為高電平時(shí)，觸發(fā)主側(cè)spi接口的工作邏輯：

5.根據(jù)權(quán)利要求3所述的半雙工的片間spi訪問寄存器的方法，其特征在于，在寫狀態(tài)下，從側(cè)spi接口的工作邏輯為：

6.一種半雙工的片間spi訪問寄存器的系統(tǒng)，其特征在于，用于通過自帶arm處理器的主側(cè)fpga對(duì)未帶arm處理器的從側(cè)fpga進(jìn)行讀寫操作，所述主側(cè)fpga包括依次連接的arm處理器、連接器、轉(zhuǎn)換器、主側(cè)寄存器以及主側(cè)spi接口；所述從側(cè)fpga包括互連的從側(cè)spi接口和從側(cè)寄存器；所述系統(tǒng)包括寫狀態(tài)執(zhí)行模塊和/或讀狀態(tài)執(zhí)行模塊；

技術(shù)總結(jié)
本發(fā)明公開了信息通信領(lǐng)域的一種半雙工的片間SPI訪問寄存器的方法及系統(tǒng)，用于主側(cè)FPGA對(duì)從側(cè)FPGA進(jìn)行讀寫操作，主側(cè)FPGA包括依次連接的ARM處理器、連接器、轉(zhuǎn)換器、主側(cè)寄存器以及主側(cè)SPI接口；從側(cè)FPGA包括互連的從側(cè)SPI接口和從側(cè)寄存器；方法包括寫狀態(tài)和/或讀狀態(tài)；在寫狀態(tài)下，由ARM處理發(fā)起寫指令，經(jīng)過數(shù)據(jù)鏈路，通過PCB走線到達(dá)從側(cè)FPGA，最終寫進(jìn)從側(cè)寄存器的相應(yīng)地址；在讀狀態(tài)下，由ARM處理器發(fā)起讀指令，經(jīng)過數(shù)據(jù)鏈路，通過PCB走線到達(dá)從側(cè)FPGA，經(jīng)過數(shù)據(jù)鏈路，最終讀取從側(cè)寄存器的相應(yīng)地址的數(shù)據(jù)，再經(jīng)過反向的數(shù)據(jù)鏈路，通過PCB走線返回到主側(cè)FPGA，最后經(jīng)過數(shù)據(jù)鏈路返送回ARM處理器；本發(fā)明能夠?qū)崿F(xiàn)主側(cè)FPGA向從側(cè)FPGA讀寫寄存器的功能。

技術(shù)研發(fā)人員：陳仲甫,徐捷
受保護(hù)的技術(shù)使用者：南京典格通信科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19