專利名稱：虛擬通道存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器的存儲(chǔ)器系統(tǒng)，尤其是涉及提供有多個(gè)虛擬存取通道由多個(gè)存儲(chǔ)主體簡化存取的存儲(chǔ)器系統(tǒng)。
常規(guī)數(shù)據(jù)處理系統(tǒng)通常包括多個(gè)處理器處理過程，它們共用系統(tǒng)存儲(chǔ)器，多個(gè)處理器/處理過程(即存儲(chǔ)主設(shè)備)以多任務(wù)方式存取系統(tǒng)存儲(chǔ)器(例如，常規(guī)系統(tǒng)存儲(chǔ)器或圖形幀緩沖存儲(chǔ)器)。存儲(chǔ)器主控器包括中央處理單元(CPUS)，圖形處理器，PCI總線設(shè)備和EISA/ISA總線控制器。每個(gè)存儲(chǔ)器主控存取表現(xiàn)地址位置、時(shí)間位置和/或一特定數(shù)據(jù)組尺寸的部分系統(tǒng)存儲(chǔ)器。因此將需要有一種能以有效的方式使多個(gè)存儲(chǔ)器主設(shè)備存取存儲(chǔ)器的存儲(chǔ)器系統(tǒng)。還需要這樣一種存儲(chǔ)器系統(tǒng)能夠動(dòng)態(tài)地修改以寄存不同類型的存儲(chǔ)主控體。


圖1是多處理系統(tǒng)100的方框圖，它采用了共用存儲(chǔ)器體系結(jié)構(gòu)。系統(tǒng)100包括處理器101a-101c，專用高速緩沖存儲(chǔ)器101a-102c，專用高速緩存控制器103a-103c，系統(tǒng)總線104，總體主存儲(chǔ)器105和存儲(chǔ)控制器106。處理器101a-101c通過公共并行系統(tǒng)總線104共用主存儲(chǔ)器105。高速緩沖存儲(chǔ)器(簡稱高速緩存)102A-102C典型地由相對高速SRAM陣列構(gòu)成的。主存儲(chǔ)器105是使用相對低速和低成本的DRAM陣列構(gòu)成。象系統(tǒng)100這樣的系統(tǒng)在下列參考文件中已描述(1)“協(xié)議保持?jǐn)?shù)據(jù)一致”(Protocals keepDate Consistent″，John Gallantat著，EDN 1991年3月14日，41-50頁，及(2)“高速存儲(chǔ)器系統(tǒng)”，A、V、Pohm和O、P、A grawal著，Reston出版，1983年，79-83年。
專用高速緩存102a-102c減少了每個(gè)處理器101a-101c存取主存儲(chǔ)器105的頻率。這就減少了系統(tǒng)總線104的流通量。然而，高速緩存102a-102c是相對昂貴的。本系統(tǒng)100中，為每個(gè)附加的處理器必須加上一附加的昂貴的高速緩存。以外，系統(tǒng)100需要控制邏輯以保持在高速緩存102a-102c和主存儲(chǔ)器105中數(shù)據(jù)的一致性(即高速緩沖相關(guān)性)。高速緩沖相關(guān)性已在1992年Kluwer學(xué)院出版的，由M.Duois和S.S.Thakkar著的“能比例共用存儲(chǔ)器的多處理器”中153-166頁中描述。需要提供高速緩沖相關(guān)性的控制邏輯增加了成本并降低了系統(tǒng)100的性能。此外，如果取進(jìn)高速緩存102a-102c的數(shù)據(jù)值是沒用的，那么主存儲(chǔ)器105和系統(tǒng)總線104的效率會(huì)降低。
圖2是另一常規(guī)多處理器系統(tǒng)200的方框圖，它包括一總體主存儲(chǔ)器204，它被劃分為模塊206a-206c。每個(gè)主存儲(chǔ)器模塊206a-206c分別連接于一單個(gè)相對應(yīng)的高速緩存模塊205a-205c。每個(gè)高速緩沖模塊205a-205c連接于一主存儲(chǔ)器總線202。處理器201A-201C(也與主總線202連接。處理器201a-201c)共同分享高速緩存模塊205a-205c和主存儲(chǔ)模塊206a-206c。系統(tǒng)200在Pohin著的“高速存儲(chǔ)器系統(tǒng)”中第75-79頁中加以描述。當(dāng)處理器數(shù)量大致與存儲(chǔ)器模塊數(shù)(即高速緩存模塊)相等時(shí)，高速緩存系統(tǒng)顛簸可能發(fā)生。高速緩存系統(tǒng)顛簸涉及高速緩存線路的恒定的替換。高速緩沖系統(tǒng)顛簸實(shí)際上降低了系統(tǒng)的性能。
為降低SRAM高速緩沖存儲(chǔ)器的成本，某些已有技術(shù)系統(tǒng)使用另外的預(yù)取緩沖用于指令和數(shù)據(jù)。這些預(yù)取緩存在不需要大的高速緩沖存儲(chǔ)器的情況下增加了高速緩存的命中率。這樣的預(yù)取緩沖在由Karnamadakala Krishnamohan等的名為“預(yù)取進(jìn)高速緩沖存儲(chǔ)器以最小化計(jì)算機(jī)系統(tǒng)中主存儲(chǔ)器存取時(shí)間和高速緩沖存儲(chǔ)器的容量”PCT專利申請PCT/US93/01814(WO/18459)中已有描述。該預(yù)取高速緩沖存儲(chǔ)器是采用傳統(tǒng)的分離高速緩沖存儲(chǔ)器結(jié)構(gòu)，且存儲(chǔ)器的帶寬是由預(yù)取操作和高速高速緩存操作二者使用的。需要一增強(qiáng)的預(yù)取算法(具有預(yù)取正確信息的一致的高概率)和足夠的高速緩存器尺寸和結(jié)構(gòu)(以提供高的高速緩存命中率)以傳遞超過傳統(tǒng)高速緩存方式的任何系統(tǒng)性能的改進(jìn)。
其它常規(guī)系統(tǒng)使用DRAM陣列的讀出放大器作為高速緩沖存儲(chǔ)器。(見Farmwald等的PCT專利申請PCT/US91/02590)。使用DRAM陣列的讀出放大器作為(高速緩沖存儲(chǔ)器在主存儲(chǔ)器和高速緩存之間提供了低成本、高傳遞帶寬。相等于進(jìn)行CAS(列存取)所需要時(shí)間的高速緩存命中存取時(shí)間是相對較短的。然而，高速緩存錯(cuò)過的這樣一個(gè)系統(tǒng)的存取時(shí)間實(shí)際上是比DRAM陣列的正常存儲(chǔ)取時(shí)間長(沒有使用讀出放大器作為高速緩存)。這是因?yàn)楫?dāng)讀出放大器被用作高速緩存時(shí)，既使DRAM陣列不被存取，DRAM陣列也是保持在頁模式(或激活的模式)。因此高速緩存的錯(cuò)過需要DRAM陣列進(jìn)行由RAS(行存取)操作和CAS(列存取)操跟隨的一預(yù)充電操作。進(jìn)行預(yù)充電操作所需的時(shí)間(即預(yù)充電時(shí)間)大致是進(jìn)行RAS操作所需時(shí)間的兩倍長。因此，總的存儲(chǔ)器存取時(shí)間是等于DRAM陣列預(yù)充電時(shí)間、RAS存取時(shí)間和CAS存取時(shí)間的總和。相對比，在DRAM陣列的正常操作中，當(dāng)DRAM陣列沒有被存取時(shí)它是在預(yù)充電狀態(tài)，而存儲(chǔ)器存儲(chǔ)時(shí)間等于DRAM陣列的RAS存取時(shí)間加CAS存取時(shí)間。
另一已有技術(shù)的高速緩沖存儲(chǔ)器系統(tǒng)包括一集成一到DRAM陣列的SRAM高速緩沖存儲(chǔ)器，該DRAM陣列包括集合地作為主系統(tǒng)存儲(chǔ)器的四個(gè)存儲(chǔ)單元。該SRAM高速緩沖存儲(chǔ)器包括高速緩沖行寄存器，它具有存儲(chǔ)來自DRAM陣列的一個(gè)單元的整行數(shù)據(jù)。最后行讀出(LRR)地址鎖存器存儲(chǔ)從DRAM陣列中讀出的最后行地址。在當(dāng)時(shí)讀出存取的行地址與在LRR地址鎖存器中存儲(chǔ)的行地址相等時(shí)，從行寄存器中讀出所需要的數(shù)據(jù)值，而不是從DRAM陣列。因此，在高速緩沖行寄存器中有一高速緩存進(jìn)口，它是由DRAM陣列的四個(gè)單元的每個(gè)所共用的。這個(gè)已有技術(shù)存儲(chǔ)器系統(tǒng)在Ramtron國際公司的序言記錄表，“DM2202EDRAM 1MBX4強(qiáng)化的動(dòng)態(tài)RAM”的1-18頁有詳細(xì)的描述。
因此需要有一種存儲(chǔ)器系統(tǒng)，它可以克服了已有技術(shù)存儲(chǔ)器系統(tǒng)中前面所描述的缺點(diǎn)。
根據(jù)本發(fā)明的存儲(chǔ)器系統(tǒng)，它包括一主存儲(chǔ)器和與主存儲(chǔ)器并行連接的多個(gè)虛擬存取通道。主存儲(chǔ)器通常包括多個(gè)存儲(chǔ)單元。每個(gè)虛擬存取通道包括用于存取主存儲(chǔ)器的一組存儲(chǔ)器存取源，這些存儲(chǔ)器存取源可以包括，如，高速緩沖源、突發(fā)存取控制源，及存儲(chǔ)器預(yù)充電源。每個(gè)虛擬存取的通道是可由外部存儲(chǔ)主控體獨(dú)立定址的。
通過使虛擬存取通道可以被外部存儲(chǔ)器主設(shè)備編址，虛擬存取通道可以靈活地分配服務(wù)于與存儲(chǔ)器系統(tǒng)連接的數(shù)據(jù)處理系統(tǒng)所需的不同的存儲(chǔ)器主設(shè)備。例如，一個(gè)存儲(chǔ)器主設(shè)備可以被分配存取兩個(gè)虛擬存取通道，同時(shí)另外幾個(gè)存儲(chǔ)器主設(shè)備可以被分配共享一單個(gè)虛擬存取通道的存取。在該存儲(chǔ)器系統(tǒng)的操作中這些分配可以是固定的，或者可以是動(dòng)態(tài)可變的。為了連接不同的數(shù)據(jù)處理系統(tǒng)，這些分配也是可修改的。
在一個(gè)實(shí)施例中，虛擬存取通道包括多個(gè)可高速緩存的虛擬存取通道，它們能執(zhí)行高速緩存操作。在這樣一個(gè)實(shí)施例中，每個(gè)可高速緩存虛擬存取通道包括用于存儲(chǔ)一個(gè)或更多個(gè)高速緩存數(shù)據(jù)入口的高速緩存數(shù)據(jù)存儲(chǔ)器，和用于存儲(chǔ)一個(gè)或更多個(gè)相應(yīng)的高速緩沖地址入口的高速緩存地址存儲(chǔ)器。通過分配一可高速緩存虛擬存取通道以服務(wù)于每個(gè)存儲(chǔ)器主設(shè)備，每個(gè)存儲(chǔ)器主設(shè)備被預(yù)先提供了一專用的高速緩存貯器源。虛擬存取通道也可以包括不能高速緩存的虛擬存取通道，其能在當(dāng)發(fā)生高速緩存未命中時(shí)使可高速緩沖虛擬存取通道被旁路。
本發(fā)明還包括存取存儲(chǔ)器的一種方法，它包括如下步驟(1)對存儲(chǔ)器陣列連接一虛擬存取系統(tǒng)，其中虛擬存取系統(tǒng)具有多個(gè)與存儲(chǔ)器陣列并行連接的虛擬存取通道，每個(gè)虛擬存取通道設(shè)有用于存儲(chǔ)器陣列的一組存儲(chǔ)器存取源，(2)對存取一個(gè)或更多的虛擬存取通道分配各個(gè)存儲(chǔ)器主設(shè)備，(3)自存儲(chǔ)器主設(shè)備向虛擬存取系統(tǒng)提供一存取地址，(4)根據(jù)存取地址存取一選定的虛擬存取通道。
這種方法還可以包括步驟(5)在選擇的虛擬存取通道中存儲(chǔ)高速緩存入口和相應(yīng)的高速緩存地址入口，(6)將存取地址與高速緩存地址入口進(jìn)行此較，(7)如果存取地址與高速緩存地址入口一致則存取該高速緩存入口。如果存取地址與高速緩存地址入口不一致，那么存儲(chǔ)器陣列可以通過一總線旁路電路存取。在這種情況下，選擇的虛擬存儲(chǔ)通道的高速緩存入口被更新以反映通過總線旁路電路存取的數(shù)據(jù)值，而高速緩存地址入口被更新以反映存取的地址。
在這種方法的變化中，在同一時(shí)間可以激勵(lì)兩個(gè)虛擬存取通道，一個(gè)虛擬存取通道在虛擬存取通道和存儲(chǔ)主控體之間接口處進(jìn)行操作同時(shí)，另一虛擬存取通道在虛擬存取通道和存儲(chǔ)器之間接口處進(jìn)行操作。這就在存儲(chǔ)器系統(tǒng)中方便地提供了改善的一致性操作。
在此方法的另一變形中，每個(gè)虛擬存取通道的操作模式是獨(dú)立程序化的。例如，每個(gè)虛擬存取通道可以獨(dú)立地程序化以具有特定的高速緩存鏈模式、突發(fā)數(shù)據(jù)組長度和預(yù)充電模式。這能使虛擬存取通道可以獨(dú)立地適合以最好的服務(wù)于相應(yīng)存儲(chǔ)器主設(shè)備的操作需要。
通過下面結(jié)合附圖的描述，本發(fā)明將變得更加清楚易于理解。
圖1是采用共享存儲(chǔ)器體系結(jié)構(gòu)的常規(guī)多處理系統(tǒng)的方框圖；圖2是包含被劃分為模塊總體主存儲(chǔ)器的另一常規(guī)多處理器系統(tǒng)的方框圖；圖3是本發(fā)明的一個(gè)實(shí)施例存儲(chǔ)器系統(tǒng)的方框圖；圖4是本發(fā)明一實(shí)施例中通道行高速緩存和高速緩存行地址寄存器的示意圖；圖5是根據(jù)本發(fā)明的一實(shí)施例實(shí)現(xiàn)圖3的存儲(chǔ)器系統(tǒng)的一加速圖形處理器的方框圖；圖6是本發(fā)明的另一實(shí)施例實(shí)現(xiàn)圖3存儲(chǔ)器系統(tǒng)的流水線圖形系統(tǒng)的方框圖。
圖3是本發(fā)明的一實(shí)施例存儲(chǔ)器系統(tǒng)300的方框圖。存儲(chǔ)器系統(tǒng)300包括存儲(chǔ)單元301-304、單元行接口電路401-404、存儲(chǔ)器單元接口總線310、虛擬通道系統(tǒng)320、存儲(chǔ)器系統(tǒng)接口總線312、存儲(chǔ)器系統(tǒng)接口314和系統(tǒng)總線315。存儲(chǔ)器系統(tǒng)接口314是通過系統(tǒng)總線315與一個(gè)或更多外部存儲(chǔ)器主設(shè)備(未示出)連接的。
虛擬通道系統(tǒng)320包括存儲(chǔ)器單元接口總線310、通道行高速緩存接口電路501-507、通道行高速緩存601-607、高速緩存行地址寄存器701-707、通道行高速緩存接口電路801-807、總線旁路電路311、存儲(chǔ)器系統(tǒng)接口總線312、及虛擬通道控制電路325。
通常，虛擬通道系統(tǒng)320設(shè)有多個(gè)獨(dú)立的存儲(chǔ)器存取源，它們在后面被稱“虛擬存取通道”。每個(gè)虛擬存取通道位于存儲(chǔ)器單元301-304和存儲(chǔ)器系統(tǒng)接口314之間。虛擬通道系統(tǒng)320包括八個(gè)虛擬存取通道1-8。七個(gè)可高速緩存虛擬存取通道是由七個(gè)通道行高速緩存電路601-607、它們的七個(gè)相應(yīng)高速緩存行地址寄存器701-707及它們的相應(yīng)有通道行高速緩存接口電路501-507和801-807限定的。一個(gè)不能高速緩存的虛擬存取通道8是由總線旁路電路311所限定的。如下面更詳細(xì)描述的，每個(gè)可高速緩存的虛擬存取通道是能夠作為一獨(dú)立的高速緩沖存儲(chǔ)器，不能高速緩存的虛擬通道8是為引導(dǎo)存取存儲(chǔ)器單元301-304設(shè)置的。
每個(gè)虛擬存取通道1-8是可以通過設(shè)置有存儲(chǔ)器系統(tǒng)300的基片上的針跳線由外部分別單獨(dú)選擇的。虛擬存取通道1-8可以通過虛擬通道控制電路325分別定址的。因此，與系統(tǒng)總線315連接的存儲(chǔ)器主設(shè)備提供了三位(Bit)地址信號(hào)至虛擬通道控制電路325(通過存儲(chǔ)器系統(tǒng)接口314)。根據(jù)這個(gè)三位地址信號(hào)，虛擬通道控制電路325啟動(dòng)或選擇八個(gè)虛擬存取通道1-8中的一個(gè)。在這種方式中，不同的存儲(chǔ)器主設(shè)備(例如，CPU、存儲(chǔ)器控制器或圖形控制器)可以映象到每個(gè)虛擬存取通道，下面表1列出了本發(fā)明一實(shí)施例中虛擬存取通道地址排列。
表1三位虛擬尋址的虛擬通道通道地址(限定的單元參照量)000 1(inc.501、601、701、801)001 2(inc.502、602、702、802)010 3(inc.503、603、703、803)011 4(inc.504、604、704、804)100 5(inc.505、605、705、805)101 6(inc.506、606、706、806)110 7(inc.507、607、707、807)111 8(inc.311)虛擬存取通道提供每個(gè)存儲(chǔ)器主設(shè)備用它自已的通道存取存儲(chǔ)器系統(tǒng)300，以便對存儲(chǔ)器單元301-304高速無阻礙的存取。其結(jié)果，多個(gè)存儲(chǔ)器主設(shè)備可以同時(shí)操作，每個(gè)都具有自己的虛擬存取通道。根據(jù)自身需要，每個(gè)主控體操作它自身速度，以按需要存取存儲(chǔ)器單元301-304。存儲(chǔ)器單元301-304和虛擬存取通道1-8之間的信號(hào)總線310表示在任何給定的時(shí)間在存儲(chǔ)器單元301-304的虛擬存取通道1-8之間僅能有一個(gè)操作(讀/寫)。虛擬存取通道1-8和存儲(chǔ)器系統(tǒng)接口314之間分開的總線312表示在任何給定的時(shí)間在虛擬取通道1-8和存儲(chǔ)器系統(tǒng)接口314之間僅能是一種操作。然而，存儲(chǔ)器單元301-304和虛擬存取通道1-8之間的操作和虛擬存取通道1-8和存儲(chǔ)接口系統(tǒng)314之間的操作可以同時(shí)發(fā)生。
一旦虛擬存取通道1-7已被裝載，存儲(chǔ)器系統(tǒng)300可以對外部存儲(chǔ)器主設(shè)備提供很快的讀和寫存取。虛擬存取通道是使用與標(biāo)準(zhǔn)同步DRAM(SDRAM)操作相同的操作和時(shí)序裝載的。在所描述的實(shí)施例中，一兩相命令/數(shù)據(jù)格式是以命令是在第一相時(shí)鐘信號(hào)解碼并在第二相對鐘信號(hào)執(zhí)行的方式完成的。由于所有的可高速緩存虛擬存取通道1-7是直接由來自外部的主機(jī)存儲(chǔ)器控制器管理的，其能夠?qū)Σ煌拇鎯?chǔ)器主設(shè)備安排不同的通道以避免相互干擾，所以可高速緩存虛擬存取通道1-7以一峰值命中率操作，具有一點(diǎn)或沒有高速緩存系統(tǒng)顛簸，所以通過允許主存儲(chǔ)器控制器直接管理通道，可高速緩存虛擬存取1-7在自動(dòng)跟蹤各種的動(dòng)態(tài)改變空間和暫存位置方面是有效的。并且在多任務(wù)系統(tǒng)環(huán)境中為全部處理過程提供了快的高速緩存存取。
當(dāng)可高速緩存器存虛擬存取通道1-7不執(zhí)行高速緩存支能時(shí)，存儲(chǔ)器系統(tǒng)300麥現(xiàn)出SDRAM的存取速度，當(dāng)可高速緩存虛擬存儲(chǔ)通道1-7執(zhí)行高速緩存功能時(shí)，存儲(chǔ)器系統(tǒng)300表現(xiàn)出PC第二級(L-2)高速緩存的存取速度。因此存儲(chǔ)器系統(tǒng)300的速度提高到可高速緩存虛擬存取通道1-7的全存取速度，當(dāng)然，這個(gè)表現(xiàn)是受到存儲(chǔ)器系統(tǒng)接口314和系統(tǒng)總線315帶寬表現(xiàn)的限制的。在特定的實(shí)施例中，單個(gè)存儲(chǔ)器主設(shè)備可以存取一個(gè)以上的虛擬存取通道，從而使高速緩存系統(tǒng)顛簸的概率最小。
現(xiàn)在將詳細(xì)的描述本發(fā)明。在所描述的實(shí)施例中，存儲(chǔ)器單元301-304是常規(guī)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)陣列。由于每個(gè)存儲(chǔ)器單元需要相對小的布置區(qū)，所以采用DRAM陣列。然而，本發(fā)明是不受用于存儲(chǔ)器單元301-304的存儲(chǔ)器類型限制的。在另一實(shí)施例中，存儲(chǔ)器單元301-304可以使用靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列實(shí)現(xiàn)。
在所述的實(shí)施列中，每個(gè)存儲(chǔ)器存儲(chǔ)單元301-304包括512行和8192列存儲(chǔ)器單元。該8192列確定1024個(gè)8位字節(jié)。因此，每個(gè)存儲(chǔ)器單元301-304的容量是512K字節(jié)，而存儲(chǔ)器單元301-304的總?cè)萘渴?M字節(jié)。本發(fā)明是不受本實(shí)施例中描述的存儲(chǔ)器容量或行/列結(jié)構(gòu)限制的。代表行和列數(shù)的存儲(chǔ)器單元的編排是由存儲(chǔ)器存儲(chǔ)單元內(nèi)并行需要和模尺寸有效系數(shù)的限制所確定的。
此外，雖然圖形中示出了四個(gè)存儲(chǔ)器301-304，而在本發(fā)明的其它實(shí)施例中，還可使用任何數(shù)目的存儲(chǔ)單元，例如，在不同的實(shí)施例中，存儲(chǔ)單元301-304可用單一的存儲(chǔ)單元、2個(gè)存儲(chǔ)單元、8個(gè)存儲(chǔ)單元或者說6個(gè)存儲(chǔ)單元來代替。在存儲(chǔ)器系統(tǒng)中的存儲(chǔ)單元的個(gè)數(shù)是由提供并行操作的需要來決定的。當(dāng)預(yù)先限定的總存儲(chǔ)器客量被分為很多的存儲(chǔ)單元時(shí)存儲(chǔ)器系統(tǒng)的粒度增加。此外，當(dāng)使用權(quán)更多的存儲(chǔ)單元時(shí)，可以激發(fā)更多數(shù)目的存儲(chǔ)單元(例如在地址的到達(dá)的準(zhǔn)備中與它們的相應(yīng)的讀出放大器相連來執(zhí)行讀或?qū)懖僮?來執(zhí)行各種的操作而其它的存儲(chǔ)單元被諸如激發(fā)、預(yù)充電、讀、寫或更新操作等不受干擾的操作所占據(jù)。與此同時(shí)，被用于提供一給定存儲(chǔ)容量的存儲(chǔ)單元的數(shù)目也被模片尺寸的可行性及包含存儲(chǔ)器系統(tǒng)300的存儲(chǔ)蕊片的成本所限定。
存儲(chǔ)單元301-304的每一個(gè)都包含一讀出放大器電路，每個(gè)讀出放大器電路與相應(yīng)存儲(chǔ)單元內(nèi)的比特(列)線相連接，這樣的話在讀或?qū)懖僮髌陂g，每個(gè)讀出放大器電路存儲(chǔ)一個(gè)整個(gè)的數(shù)據(jù)行(1024字節(jié))。這樣的讀出放大器電路是已知技術(shù)。在存儲(chǔ)單元301-304的讀出放大器電路分別與存儲(chǔ)單元行接口電路線401-404連接。存儲(chǔ)單元行接口電路401-404，受來自虛擬通道控制電路325的控制，在存儲(chǔ)單元301-304的讀出放大器電路與存儲(chǔ)單元接口總線301之間接供數(shù)據(jù)路徑。對儲(chǔ)存體行接口401-404進(jìn)行控制從而保證存儲(chǔ)單元陣列301-304中只有一個(gè)在任何給定的時(shí)間來驅(qū)動(dòng)存儲(chǔ)單元接口總310。同樣對儲(chǔ)存體行接口電路401-404進(jìn)行控制，這樣存儲(chǔ)單元301-304中的一個(gè)或幾個(gè)都能同時(shí)從存儲(chǔ)單元接口總線310接收數(shù)據(jù)。
在不同的實(shí)施例中，存儲(chǔ)單元接口總線310比存儲(chǔ)單元301-304的讀出放大器電路寬或窄。在所述的實(shí)施例中，每個(gè)讀出放大器電路的寬度都為存儲(chǔ)單元接口總線310的寬度的整數(shù)倍。更具體地說，每個(gè)讀出放大器電路為1024字節(jié)寬(即存儲(chǔ)單元301-304的物理行寬度)，而存儲(chǔ)單元接口總線310才為64字節(jié)(51比特)寬。在此情況下，在讀操作期間，所選擇的存儲(chǔ)單元向其相關(guān)的讀出放大器電路提供1024字節(jié)數(shù)據(jù)行。與所選擇的存儲(chǔ)單元對應(yīng)的存儲(chǔ)單元接口電路將存在于1024字節(jié)中的16個(gè)64字節(jié)字中的一個(gè)傳送到存儲(chǔ)單元接口總線310。在此情況下，所選擇的儲(chǔ)存體行接口電路執(zhí)行了一個(gè)多路復(fù)用的功能。
相反地，在一個(gè)寫操作中，被寫在所選的存儲(chǔ)單元中的64字節(jié)字被提供到存儲(chǔ)單元接口總線310。相應(yīng)的存儲(chǔ)單元行接口電路執(zhí)行一個(gè)去多路復(fù)用功能來將經(jīng)64字節(jié)字傳送到位于相應(yīng)的讀出放大器電路中的所選出的16個(gè)64字節(jié)字的其中一個(gè)上。在此情況下，存儲(chǔ)單元行接口電路401-404執(zhí)行雙向的多路復(fù)用/去多路復(fù)用功能。
可替代地，存儲(chǔ)單元接口總線310的寬度為讀出放大器電路的寬度的整數(shù)倍。在此情況下，存儲(chǔ)單元行接口是401-404的每一個(gè)執(zhí)行一去多路復(fù)用功能來將從所選的存儲(chǔ)單元讀出的數(shù)據(jù)(同時(shí)可讀取多個(gè)存儲(chǔ)單元)發(fā)送到存儲(chǔ)單元接口總線310的總線的所選出的子線上。類似地，存儲(chǔ)單元行接口電路401-404中的每一個(gè)執(zhí)行一個(gè)多路復(fù)用功能來將被寫到存儲(chǔ)單元301-304的數(shù)據(jù)從存儲(chǔ)單元接口總線310的總線的子線發(fā)送到所選出的讀出放大器電路。
存儲(chǔ)單元接口總線310平行地從儲(chǔ)存體行接口電路401-404延伸到信道行高速緩沖存儲(chǔ)器接口電路501-507及總線旁路電路311。通道行高速緩存器接口電路501-507在存儲(chǔ)單元接口總線310與相應(yīng)的通道行高速緩存器電路601-607之間提供一接口。通道行高速緩存電路601-607的寬度可以比存儲(chǔ)單元接口總線310的寬度寬或窄。由此，通道行高速緩存器接口電路501-507可在存儲(chǔ)單元接口總線310與通道行高速緩存器電路601-607之間在需要的情況下執(zhí)行多路復(fù)用及去多路復(fù)用功能。在所述的實(shí)施例中，信道行高速緩沖電路601-607及存儲(chǔ)單元接口總線310都具有64字節(jié)的寬度。由此，在此實(shí)施例中不需要多路復(fù)用功能。正如下面所詳細(xì)描述的，通過虛擬通道控制電路325來控制通道行高速緩存接口電路501-507的操作。
隱含在存儲(chǔ)單元接口總線310設(shè)計(jì)中的為一定時(shí)控制，根據(jù)存儲(chǔ)單元301-304是否執(zhí)行了一個(gè)讀或?qū)懖僮髌鋵碜源鎯?chǔ)單元301-304或通道行高速緩存電路601-607的信號(hào)等送到存儲(chǔ)全接口總線310。更具體地說，隱含的定時(shí)控制保證通道行高速緩存接口電路501-507在對存儲(chǔ)單元301-304的寫操作期間只驅(qū)動(dòng)存儲(chǔ)單元接口線310，類似地，定時(shí)控制保證存儲(chǔ)單元行接口電路401-404在從存儲(chǔ)單元301-304的讀操作期間只驅(qū)動(dòng)存體儲(chǔ)接口總線310。
如前所述，每個(gè)通道行高速緩存接口電路501-507與相應(yīng)的通道行高速緩存存儲(chǔ)器601-607中的一個(gè)連接。通道行高速緩存存儲(chǔ)器601-607的數(shù)目限定了在存儲(chǔ)器系統(tǒng)300中的高速緩存虛擬存取取通道的數(shù)目。雖然在所述的實(shí)施例中存在七個(gè)高速緩存虛擬存取取通道，任何的整數(shù)的緩沖存取通道數(shù)都是可以的，例如，在另一個(gè)實(shí)施例中，使用15個(gè)可高速緩存虛擬存取通道。高速緩存虛擬存取通道的個(gè)數(shù)可大于等于或少于存儲(chǔ)單元的數(shù)目。通道行緩沖存儲(chǔ)器601-607中的每一個(gè)都具有整數(shù)N個(gè)單獨(dú)裝入及定址的緩沖入口，其中N為大于或等于1的整數(shù)。也即，通道行緩沖存儲(chǔ)器601-607中的每一個(gè)都具有至少一個(gè)緩沖入口。每個(gè)高速緩存入口具有存儲(chǔ)多個(gè)存儲(chǔ)單元301-304中的一個(gè)的全部或部分行對應(yīng)的數(shù)據(jù)字節(jié)的容量(寬度)。通道行緩沖存儲(chǔ)器601-607中的每一個(gè)可并行地從存儲(chǔ)單元301-304中的任何一個(gè)裝入。
通道行高速緩存存儲(chǔ)器601-607中的每一個(gè)都與相應(yīng)的緩沖行地址寄存器701-707中的一個(gè)相關(guān)聯(lián)。緩沖行地址寄存器701-707中的每一個(gè)存儲(chǔ)N個(gè)緩沖地址。也即，在通道行高速緩存存儲(chǔ)器601-607中的每個(gè)緩沖入口都具有-相應(yīng)的存在相應(yīng)的緩沖行地址寄存器701-707中的一個(gè)中的緩沖地址。
圖4為根據(jù)本發(fā)明的一個(gè)實(shí)施例的通道行高速緩存存儲(chǔ)器601及緩沖行地址寄存器701的示意圖。在此實(shí)施例中，N等于2，這樣在通道行高速緩存存儲(chǔ)器601中有2個(gè)高速緩存入口601a、601b，而在高速緩沖存儲(chǔ)器行地址寄存器701中有兩個(gè)相應(yīng)的高速緩沖存儲(chǔ)器地址701a、701b。在信道行高速緩沖存儲(chǔ)器601中的第一個(gè)高速緩存入口601a為64字節(jié)字Bo-B63。在信道行地址寄存器701中的第一個(gè)高速緩沖存儲(chǔ)器地址710a存儲(chǔ)一個(gè)地址，它表示(1)存儲(chǔ)單元(2)行地址及(3)與64字節(jié)字B0-B63對應(yīng)的列地址。例如，在高速緩沖存儲(chǔ)器行地址寄存器701中的第一個(gè)高速緩沖存儲(chǔ)器地址可表示在通道行高速緩存器601中的第一個(gè)高速緩存入口601a是從存儲(chǔ)單元302、行數(shù)256及列位置64接收的。類似地，第二高速緩存入口601b為64-字節(jié)字B｀0-B｀63，其用第二緩沖地址701b來確認(rèn)。
雖然高速緩沖存儲(chǔ)器行地址寄存器701-707是作為存儲(chǔ)器系統(tǒng)300的一部分示出的，在其它實(shí)施例中，這些高速緩沖存儲(chǔ)器行地址寄存器可被設(shè)置在存取存儲(chǔ)器系統(tǒng)300的存儲(chǔ)主設(shè)備的控制器中。通道行高速緩存器接口電路801-807將通道行高速緩存存儲(chǔ)器601-607及高速緩沖存儲(chǔ)器行地址寄存器701-707與存儲(chǔ)器系統(tǒng)接口總線312連接。需注意的是，圖3清楚地描述了存儲(chǔ)器系統(tǒng)300中的數(shù)據(jù)路徑，而非地址路徑。由于通道行高速緩存601-607具有64字節(jié)的寬度，而存儲(chǔ)器系統(tǒng)接口總線312的寬度為1字節(jié)，通道行高速緩存接口電路801-807執(zhí)行多路復(fù)用及去多路復(fù)用功能以使數(shù)據(jù)在這些元件之間轉(zhuǎn)換。正如下面所詳細(xì)描述的，虛擬通道控制電路325控制信通行高速緩沖存儲(chǔ)器電路801-807。
總線旁路電路311在存儲(chǔ)單元301與存儲(chǔ)器系統(tǒng)接口總線312之間提供一個(gè)非緩沖的虛擬存取通道。由于存儲(chǔ)單元接口總線310的寬主為64字節(jié)，而存儲(chǔ)器系統(tǒng)接口總線312的寬度為1字節(jié)，總線旁路電路311執(zhí)行多路復(fù)用及去多路復(fù)用功能以使數(shù)據(jù)在這些總線間傳送?？偩€旁路電路311如下面詳細(xì)描述的受虛擬通道控制電路325控制。
存儲(chǔ)器系統(tǒng)接口總線312為并行總線，其將通道行高速緩存器接口電路801-807、總線旁路電路311及虛擬通道控制電路325與存儲(chǔ)器系統(tǒng)接口314耦合。存儲(chǔ)器系統(tǒng)接口總線312可為多路復(fù)用地址/數(shù)據(jù)總線?？商娲兀ㄟ^存儲(chǔ)器系統(tǒng)接口總線312可提供專用數(shù)據(jù)及地址路徑。存儲(chǔ)器系統(tǒng)接口314包括與存儲(chǔ)器系統(tǒng)300相關(guān)的輸入/輸出插腳驅(qū)動(dòng)器。如果存儲(chǔ)器系統(tǒng)接口314與地址/數(shù)據(jù)多路復(fù)用總線相耦合，則在存儲(chǔ)器系統(tǒng)接口214中也提供相應(yīng)的去多路復(fù)用。存儲(chǔ)器系統(tǒng)接口314還提供需要執(zhí)行任何邏輯電壓轉(zhuǎn)換的線路。
虛擬通道控制電路325包括用于控制存儲(chǔ)單元行接口電路401-404，信道行接口電路501-507，緩沖行地址寄存器701-707、信道行接口電路801-807及總線旁路電路311的控制邏輯。存儲(chǔ)器系統(tǒng)300的操作程序如下。首先，與系統(tǒng)總線315耦合的外部處理系統(tǒng)確定哪個(gè)存儲(chǔ)器主機(jī)要存取哪個(gè)虛擬存取通道。也即，外部處理系統(tǒng)將兩個(gè)存儲(chǔ)器主機(jī)分配給一個(gè)或多個(gè)虛擬存取通道。每個(gè)虛擬存取通道被一個(gè)或多個(gè)外部存儲(chǔ)設(shè)備存取。這些分配是由存儲(chǔ)控制器邏輯、系統(tǒng)BIOS、或操作系統(tǒng)的存儲(chǔ)控制管理器部分來決定的。這種分配可為靜態(tài)的(即一旦確定不再改變)或動(dòng)態(tài)的(即當(dāng)系統(tǒng)源變化時(shí)存儲(chǔ)管理器改變虛擬通道的分配)。根據(jù)需要虛擬通道可由系統(tǒng)處理器進(jìn)行分配。
為了開始存儲(chǔ)器存取，外部存儲(chǔ)設(shè)備向存儲(chǔ)器系統(tǒng)接口314提供如下信息(1)當(dāng)時(shí)存取地址，包括存儲(chǔ)單元、當(dāng)時(shí)存取的行和列地址(2)確定存取為讀或?qū)懖僮鞯淖x/寫信號(hào)(3)如果當(dāng)時(shí)存取為一個(gè)寫操作時(shí)寫數(shù)據(jù)字節(jié)，及(4)用于確定存取信道被存儲(chǔ)主設(shè)備存取的多個(gè)虛信選擇信號(hào)。
存儲(chǔ)器系統(tǒng)向虛擬通道控制電路325提供虛擬通道選擇信號(hào)，從而通知虛擬存取通道的虛擬通道控制電路325已被存儲(chǔ)主設(shè)備存取。存儲(chǔ)器系統(tǒng)接口314還向虛擬通道控制電路325提供當(dāng)時(shí)存取地址。與此相對應(yīng)地，虛擬通道控制電路325將當(dāng)時(shí)的存取地址與存儲(chǔ)在所選擇的虛擬存取通道中的高速緩沖存儲(chǔ)器行地址寄存器中的緩沖地址進(jìn)行比較。例如，如果虛擬通道選擇信號(hào)確定了包含信道高速緩沖存儲(chǔ)器行存儲(chǔ)器601和高速緩沖存儲(chǔ)器行地址寄存器701的虛擬存取通道，則虛擬通道控制電路325將當(dāng)時(shí)地址與高速緩沖存儲(chǔ)器行地址寄存器701中的高速緩沖存儲(chǔ)器地址701a、701b進(jìn)行比較以確定是否存在匹配(高速緩沖存儲(chǔ)器命中)。讀操作如果不存在匹配(緩沖錯(cuò)過)且讀/寫信號(hào)表示存儲(chǔ)器存取為一個(gè)讀操作，則虛擬通道控制電路325造成1024字節(jié)的數(shù)據(jù)行被從存儲(chǔ)單元301-304中的一個(gè)讀出。與當(dāng)時(shí)存取地址對應(yīng)地選出特定的行及存儲(chǔ)單元。通過使用傳統(tǒng)的SDRAM RAS-RAS命令序列來存取所選擇的存儲(chǔ)單元。將被賦予地址的數(shù)據(jù)字節(jié)行提供到與所選地址存儲(chǔ)單元對應(yīng)的存儲(chǔ)單元行接口電路。虛擬通道控制電路325還使得此相應(yīng)的存儲(chǔ)單元行接口電路來將來自1024數(shù)據(jù)字節(jié)行的64字節(jié)字傳遞到存儲(chǔ)單元接口總線310。此64字節(jié)字是針對當(dāng)時(shí)存取地址的列地址所選出的。所選出的64字節(jié)字包含與當(dāng)時(shí)存取地址及63個(gè)其它的數(shù)據(jù)字節(jié)相對應(yīng)的數(shù)據(jù)字節(jié)。被賦予地址的數(shù)據(jù)字節(jié)被從總線旁路電路311傳送到存儲(chǔ)器系統(tǒng)接口314并被提供到存儲(chǔ)主設(shè)備。需注意，總線旁路電路311只傳送所接收到的64字節(jié)字的一個(gè)選出的字節(jié)。
此外，64字節(jié)字被從存儲(chǔ)單元接口總線310傳送到通道行高速緩存器接口電路501-507。虛擬通道控制電路325只保證與所選出的虛擬存取通道對應(yīng)的信道行接口電路，從而使得64字節(jié)字被作為對所選出的虛擬存取通道的通道行高速緩存存儲(chǔ)器的高速緩存入口來寫。例如，虛擬通道控制電路325可使高速緩沖存儲(chǔ)器行接口電路501來將64字節(jié)字被寫到通道行高速緩存存儲(chǔ)器601的高速緩存入口601a。虛擬通道控制電路325還使當(dāng)時(shí)存取地址存儲(chǔ)單元地址、行地址及列地址的一部分(即限定64-字節(jié)的列位置的部分)被寫到所選擇的虛擬存取通道的高速緩沖存儲(chǔ)器行地址寄存器、例如，虛擬通道控制電路325能夠當(dāng)時(shí)存取地址的相應(yīng)部分被作為高速緩沖存儲(chǔ)器行址寄存器701中的高速緩沖存儲(chǔ)器地址701a而寫。
如果每個(gè)虛擬存取通道只有一個(gè)高速緩存入口，則在前面的高速緩存入口及前面的所選出的虛擬存取通道內(nèi)的相應(yīng)緩沖地址的重寫中高速緩沖存儲(chǔ)器遺失結(jié)果。如果虛擬存取通道深度大于1，則緩沖在其中的一個(gè)高速緩存入口的更改中及在所選出的虛擬存取通道的相應(yīng)高速緩沖存儲(chǔ)器地址中遺失結(jié)果。被用于選擇被修改的高速緩存入口的方法可以包括，但不僅限于下面的一種或多種方法(1)改寫最后使用的高速緩存入口(2)改寫round-robin(3)基礎(chǔ)隨機(jī)改寫高速緩存入口及(4)改寫行地址與新的行地址最接近的高速緩存入口。
虛擬通道控制電路325檢驗(yàn)當(dāng)時(shí)存取地址是否與存儲(chǔ)在用虛擬通道選擇信號(hào)確認(rèn)的虛擬存取通道的高速緩沖存儲(chǔ)器行地址寄存器中的高速緩沖存儲(chǔ)器地址匹配(高速緩沖存儲(chǔ)器命中)。在檢測到高速緩沖存儲(chǔ)器命中的情況下，虛擬通道控制電路325使所選的虛擬存取通道的高速緩沖存儲(chǔ)器行接口電路(801-807)將被選取地址的數(shù)據(jù)字節(jié)從所選取的虛擬存取通道的通道行高速緩存存儲(chǔ)器傳送。例如，在當(dāng)時(shí)的存取地址與存儲(chǔ)在高速緩沖存儲(chǔ)器行地址寄存器701中的高速緩沖存儲(chǔ)器地址701a匹配對虛擬通道控制電路325可使高速緩沖存儲(chǔ)器行接口電路801從通道行高速緩存存儲(chǔ)器601的高速緩存入口601a來傳送數(shù)據(jù)字節(jié)B3。當(dāng)高速緩沖存儲(chǔ)器發(fā)生命中而不需要存取后面的存儲(chǔ)單元301-304時(shí)，存取通道行高速緩存存儲(chǔ)器601-607。虛擬通道控制電路325也可便于突發(fā)數(shù)據(jù)組讀存取。在這樣的一個(gè)實(shí)施例中，需要一個(gè)突發(fā)數(shù)據(jù)組讀存取的存儲(chǔ)設(shè)備產(chǎn)生一個(gè)突發(fā)數(shù)據(jù)組使得控制信號(hào)通知虛擬通道控制電路325讀操作為一個(gè)突發(fā)數(shù)據(jù)組讀存取。在此實(shí)施例中，虛擬通道控制電路325包含一個(gè)突發(fā)數(shù)據(jù)組存取控制寄存器(未示出)。突發(fā)數(shù)據(jù)組存取控制寄存器可為一個(gè)40-比特寄存器，其被分割為8個(gè)5比特入口。每個(gè)5比特入口都為8個(gè)虛擬存取通道的相對應(yīng)的一個(gè)確定突發(fā)數(shù)據(jù)組存取長度。例如，虛擬存取通道的突發(fā)數(shù)據(jù)組存取長度可為2，4，6，8，16，32或64字節(jié)。不同的虛擬存取通道可具有不同的突發(fā)數(shù)據(jù)組存取長度，這主要根據(jù)存取虛擬存取通道的特定存儲(chǔ)主設(shè)備的特性來定。突發(fā)數(shù)據(jù)組存取控制寄存器就數(shù)據(jù)處理系統(tǒng)的存儲(chǔ)設(shè)備的性質(zhì)而言其通過外部數(shù)據(jù)處理系統(tǒng)來設(shè)計(jì)。虛擬通道控制電路325控制突發(fā)數(shù)據(jù)組存取操作。
在一最佳實(shí)施例中，配備了通道行高速緩存器別名設(shè)備。在通道行高速緩存器別名設(shè)置通道行高速緩存器別名設(shè)置中，虛擬通道控制電路325確定當(dāng)時(shí)存取地址是否與存儲(chǔ)在緩沖行地址寄存器701-707任一個(gè)中的高速緩沖存儲(chǔ)器地址相匹配(相一致)。也即，當(dāng)時(shí)存取地址與所有的高速緩沖存儲(chǔ)器行址進(jìn)行比較，而不是僅與所賦予地址的虛擬存取通道的高速緩沖存儲(chǔ)器行地址進(jìn)行比較。如果存在這樣一種匹配，則虛擬通道控制電路325使所需的數(shù)據(jù)字節(jié)被從包含所需數(shù)據(jù)字節(jié)的虛擬存取通道抽出，即使此虛擬存取通道不是被虛擬通道選擇信號(hào)所確認(rèn)的虛擬存取通道。
寫操作如果當(dāng)時(shí)存取地址不與虛擬存取通道中的任一個(gè)的高速緩沖存儲(chǔ)器地址匹配(高速緩沖存儲(chǔ)器遺失)，而讀/寫信號(hào)表示存儲(chǔ)器存取為一個(gè)寫操作，然后虛擬通道控制電路325使由存儲(chǔ)設(shè)備提供的寫數(shù)據(jù)字節(jié)被寫到被虛擬通道選擇信號(hào)所確認(rèn)的通道行高速緩存存儲(chǔ)器601-607。虛擬通道控制電路325還改寫相應(yīng)的高速緩沖存儲(chǔ)器行地址寄存器701-707以反映當(dāng)時(shí)的存取地址。因?yàn)橹挥幸粋€(gè)字節(jié)被寫到通道行高速緩存存儲(chǔ)器(存儲(chǔ)64字節(jié))，其它的63字節(jié)從相應(yīng)的存儲(chǔ)單元提供到通道行高速緩存存儲(chǔ)器。
下面的實(shí)例將澄清對于高速緩沖存儲(chǔ)器遺失的寫操作。首先，當(dāng)時(shí)存取地址，虛擬通道選擇信號(hào)、寫控制信號(hào)及數(shù)據(jù)字節(jié)被從存儲(chǔ)設(shè)備發(fā)送到虛擬通道控制電路325。在本實(shí)例中，假設(shè)虛擬通道選擇信號(hào)確認(rèn)緩沖的虛擬存取通道1(用元件501、601及801確認(rèn))以數(shù)據(jù)字節(jié)B3為存儲(chǔ)單元301-304中的一個(gè)內(nèi)的64字節(jié)的第4個(gè)數(shù)據(jù)字節(jié)。
虛擬通道控制電路325將當(dāng)時(shí)存取地址與高速緩沖存儲(chǔ)器行地址寄存器701-707的內(nèi)容進(jìn)行比較確定不存在匹配。相應(yīng)地，虛擬通道控制電路325將當(dāng)時(shí)存取地址寫到高速緩沖存儲(chǔ)器行地址寄存器701的高速緩沖存儲(chǔ)器地址701a上。虛擬通道控制電路325還將數(shù)據(jù)字節(jié)B3寫到通道行高速緩存存儲(chǔ)器601的高速緩存入口601a中的第四字節(jié)位置。此寫操作是通過高速緩沖存儲(chǔ)器行接口電路801來進(jìn)行的?；九c此寫操作相并行地，虛擬通道控制電路325在存儲(chǔ)301-304中的當(dāng)時(shí)存取地址存取64字節(jié)字。此64-字節(jié)字被發(fā)送到高速緩沖存儲(chǔ)器接口電路501。虛擬通道控制電路325控制高速緩沖存儲(chǔ)器行接口電路501來執(zhí)行一個(gè)字節(jié)寫掩碼功能。也即，高速緩沖存儲(chǔ)器行接口電路501只將64比特字的0-2和4-63比特字發(fā)送到通道行高速緩存存儲(chǔ)器601的高速緩存入口601a。在此情況下，一個(gè)當(dāng)時(shí)的64位字節(jié)高速緩存入口被提供給通道行高速緩存存儲(chǔ)器601。
數(shù)據(jù)字節(jié)B3不立即被寫到存儲(chǔ)單元301-304(即寫被去除)。相反，數(shù)據(jù)字節(jié)B3仍保留在通道行高速緩存存儲(chǔ)器601中直到高速緩存入口601a被恢復(fù)。需注意任何隨后的對當(dāng)時(shí)存取地址的讀存取會(huì)使數(shù)據(jù)字節(jié)B3被從通道行高速緩存存儲(chǔ)器601適當(dāng)?shù)刈x出(由于高速緩沖存儲(chǔ)器行別名設(shè)置)。接著，信道行別名設(shè)置消除對高速緩沖存儲(chǔ)器探聽的必要。也即，沒有必要連續(xù)地監(jiān)控新的寫地址(探聽)以確定新的寫操作是否在沒有重寫相應(yīng)的高速緩存入口時(shí)改寫存儲(chǔ)單元301-304如果當(dāng)時(shí)的存取地址與虛擬存取通道中的任一個(gè)的高速緩沖存儲(chǔ)器地址匹配(高速緩沖存儲(chǔ)器命中)，而讀/寫信號(hào)表示存儲(chǔ)器存取為寫操作，則虛擬通道控制電路325使由存儲(chǔ)設(shè)備提供的寫數(shù)據(jù)字節(jié)被寫到導(dǎo)致高速緩沖存儲(chǔ)器命中的高速緩存入口上。
例如，如果由于當(dāng)時(shí)存取地址與存儲(chǔ)在信道地址寄存器701中的高速緩沖存儲(chǔ)器地址701a相對應(yīng)而存在高速緩沖存儲(chǔ)器命中，則虛擬通道控制電路325使新數(shù)據(jù)字節(jié)被從高速緩沖存儲(chǔ)器行接口電路801發(fā)送來改寫64比特高速緩存入口601a中的字節(jié)中的一個(gè)。是由當(dāng)時(shí)存取地址來確定被改寫的字節(jié)。此新數(shù)據(jù)字節(jié)通過高速緩沖存儲(chǔ)器行接口電路801被發(fā)送到64比特高速緩存入口601a中的相應(yīng)字節(jié)位置。高速緩沖存儲(chǔ)器行接口801根據(jù)由虛擬通道控制電路325接收的控制信號(hào)執(zhí)行多路復(fù)用功能。在此情況下，保留了存儲(chǔ)器系統(tǒng)30中的數(shù)據(jù)相關(guān)。
高速緩存入口601a不是立即被恢復(fù)到存儲(chǔ)單元301-304。相反地，此恢復(fù)操作被延遲到后面的某一時(shí)間。這使得多個(gè)相連的數(shù)據(jù)字節(jié)被寫到高速緩存入口601a而無需在每個(gè)數(shù)據(jù)字節(jié)后存取到存儲(chǔ)單元301-304。無論何時(shí)當(dāng)存儲(chǔ)設(shè)備預(yù)測到將需要一個(gè)新的高速緩存入口時(shí)，存儲(chǔ)設(shè)備都可發(fā)出一個(gè)使高速緩存入口的內(nèi)容被寫到對應(yīng)的存儲(chǔ)單元的對應(yīng)行的恢復(fù)命令。此恢復(fù)命令可與虛擬存取通道與存儲(chǔ)器系統(tǒng)接口314間的另一個(gè)操作(讀或?qū)?同時(shí)進(jìn)行。在所述的實(shí)施例中，多個(gè)恢復(fù)操作可在多個(gè)存儲(chǔ)單元301-304中同時(shí)進(jìn)行。針對存儲(chǔ)設(shè)備在不同的時(shí)間發(fā)出恢復(fù)命令事實(shí)而言，防礙了儲(chǔ)存體間的恢復(fù)操作的同時(shí)發(fā)生。這種交錯(cuò)保證存儲(chǔ)單元接口總線310被用在不同的時(shí)間來完成從虛擬存取通道1-8到存儲(chǔ)單元301-304的數(shù)據(jù)傳輸操作。為了保證主存儲(chǔ)控制器方便地跟蹤總線310的狀態(tài)，恢復(fù)操作被限定具有一具體數(shù)目的時(shí)鐘周期。
根據(jù)本發(fā)明的另一個(gè)方面，可通過虛擬存取通道完成其它的存儲(chǔ)器存取功能。例如，虛擬存取通道還可在存儲(chǔ)器系統(tǒng)300內(nèi)完成預(yù)取操作。預(yù)取是指是當(dāng)在從虛擬存取通道讀取其它數(shù)據(jù)字節(jié)期間從存儲(chǔ)器到301-304來抽取數(shù)據(jù)字節(jié)。控制主存儲(chǔ)控制器以保證任何需要的恢復(fù)操作在執(zhí)行預(yù)取操作前來完成。
通過存儲(chǔ)設(shè)備可發(fā)出預(yù)取命令。預(yù)取命令特指從存儲(chǔ)單元301-304中的特定的一個(gè)來讀取特定的行并借助存儲(chǔ)單元接口總線310來載入虛擬存取通道1-8的特定的一個(gè)的特定入口中。預(yù)取操作可與包含存儲(chǔ)器系統(tǒng)接口總線312上的虛擬存取信道1-8與存儲(chǔ)器系統(tǒng)接口314間的數(shù)據(jù)的讀或?qū)懖僮魍瑫r(shí)進(jìn)行。此外，存儲(chǔ)單元301-304中的每一個(gè)可針對在不同的虛擬存取通道中的不同緩沖入口來執(zhí)行各自的預(yù)取操作。當(dāng)然，就預(yù)取命令是在不同的時(shí)間發(fā)出/發(fā)起而言，存儲(chǔ)單元301-304間的同時(shí)預(yù)取操作是流水線狀的(在不同的操作階段交錯(cuò))。此外，執(zhí)行的交錯(cuò)階段還保證在使用存儲(chǔ)單元接口總線310來將數(shù)據(jù)從存儲(chǔ)單元301-304傳送到虛擬存取通道1-8中是不沖突的。
根據(jù)本發(fā)明的另一個(gè)方面，虛擬通道控制電路325可包含一個(gè)8-比特預(yù)充電控制寄存器，其對8個(gè)虛擬存取通道中的每一個(gè)都包含1個(gè)預(yù)充電控制比特。如果預(yù)充電控制比特具有第一邏輯值，則在相應(yīng)的虛擬存取通道中完成自動(dòng)預(yù)充電。在自動(dòng)預(yù)充電模式中，在完成每一個(gè)對通道行高速緩存存儲(chǔ)器的寫操作后，對存儲(chǔ)單元301＝304執(zhí)行相應(yīng)的寫操作。如果預(yù)充電控制比特只有一第二邏輯值，則在相應(yīng)的虛擬存取通道內(nèi)執(zhí)行非自動(dòng)預(yù)充電。
如前所述，在任何時(shí)間在存儲(chǔ)單元接口總線310上只能執(zhí)行一個(gè)操作。類似地，在任何時(shí)間在存儲(chǔ)器系統(tǒng)接口總線312上只能執(zhí)行一個(gè)操作。然而，在存儲(chǔ)單元接口總線310及存儲(chǔ)器系統(tǒng)接口總線312上可完成同時(shí)的操作。例如，數(shù)據(jù)可被從存儲(chǔ)單元預(yù)取到通道行高速緩存存儲(chǔ)器而與此同時(shí)數(shù)據(jù)被從通道行高速緩存存儲(chǔ)器讀取至存儲(chǔ)器系統(tǒng)接口314。類似地，可從通道行高速緩存存儲(chǔ)器到存儲(chǔ)單元執(zhí)行一恢復(fù)操作而與此同時(shí)數(shù)據(jù)被從通道行高速緩存存儲(chǔ)器讀取至存儲(chǔ)器系統(tǒng)接口314。
在另一個(gè)實(shí)施例中，多個(gè)存儲(chǔ)器系統(tǒng)(蕊片)可并聯(lián)以產(chǎn)生一較大的通道行高速緩存存儲(chǔ)器及一個(gè)較寬的輸出總線。例如，如果與存儲(chǔ)器系統(tǒng)300相一致的8個(gè)存儲(chǔ)器系統(tǒng)相并聯(lián)，其結(jié)果為64-比特輸出總線。8個(gè)虛擬存取通道將存在，而每個(gè)虛擬存取通道在每個(gè)存儲(chǔ)器系統(tǒng)中包含一個(gè)通道行高速緩存存儲(chǔ)器。因此，8個(gè)虛擬存取通道中的每一個(gè)都具有512字節(jié)(8×64字節(jié))的寬度。
在另一個(gè)實(shí)施例中，通過將通道行高速緩存存儲(chǔ)器中的兩個(gè)相鏈接可增加通道行高速緩存存儲(chǔ)器的有效長度。例如，通道行高速緩存存儲(chǔ)器601及602可被鏈接如下。首先，存儲(chǔ)單元301中的一行內(nèi)64比特字被寫到通道行高速緩存存儲(chǔ)器601中的高速緩存入口上。此第一個(gè)64比特字可為例如從存儲(chǔ)單元讀的數(shù)據(jù)的1024字節(jié)行的第一個(gè)64字節(jié)。然后第一個(gè)64字節(jié)字可被從通道行高速緩存存儲(chǔ)器601讀出，一次一個(gè)字節(jié)。當(dāng)?shù)谝粋€(gè)64字節(jié)字的各個(gè)字節(jié)都順序地從通道行高速緩存存儲(chǔ)器601讀出，從存儲(chǔ)單元301讀出第二個(gè)64字節(jié)字并將其存入通道行高速緩存存儲(chǔ)器602中。此第二個(gè)64字節(jié)字可為例如，存儲(chǔ)器行的第二個(gè)64字節(jié)。該第二個(gè)64字節(jié)在第一個(gè)64字節(jié)字的最后一個(gè)字節(jié)被從通道行高速緩存存儲(chǔ)器601讀出之前存入通道行高速緩存存儲(chǔ)器602中。該第二個(gè)64字節(jié)字因此以相同方式在第一個(gè)64字節(jié)字之后被從通道行高速緩存存儲(chǔ)器602讀出。
在另一個(gè)實(shí)施例中，第三個(gè)64字節(jié)字可從存儲(chǔ)單元301讀出并且存入通道行高速緩存存儲(chǔ)器601與此同時(shí)第二個(gè)64字節(jié)的字節(jié)被從通道行高速緩存存儲(chǔ)器602讀出。在此情況下，任何數(shù)目的64字節(jié)字都可鏈在一起，從而產(chǎn)生具有確定長度的通道行高速緩存存儲(chǔ)器。這樣的一種反復(fù)鏈方法特別適用于通過存儲(chǔ)器的大數(shù)據(jù)塊來“走和玩跳點(diǎn)”的存儲(chǔ)設(shè)備。這樣的存儲(chǔ)設(shè)備包含那些進(jìn)行屏幕更新操作、對3D圖像在相反的制圖操作中讀取構(gòu)造圖及視圖處理。
虛擬通道控制電路325可包括一個(gè)鏈控制寄存器，其控制各個(gè)虛擬存取通道的鏈接模式。在此實(shí)施例中，鏈控制寄存器可為16比特寄存器，一個(gè)2-比特入口與8個(gè)虛擬存取通道中的每個(gè)相對應(yīng)。這些2比特入口中的每一個(gè)都確定下面鏈操作中的一個(gè)(1)不鏈接(2)鏈接2個(gè)高速緩存入口及(3)不確定鏈接。鏈控制寄存器根據(jù)存儲(chǔ)設(shè)備的操作特性被外部數(shù)據(jù)處理系統(tǒng)所編程。
在前述方法中，每個(gè)虛擬存取通道都可提供其單獨(dú)的操作特性，因此保證虛擬存取通道能被修正為與各個(gè)存儲(chǔ)設(shè)備的操作特性相匹配。
前述的存儲(chǔ)器系統(tǒng)可被用在圖5及圖6所述的數(shù)據(jù)處理系統(tǒng)中。圖5為個(gè)人計(jì)算機(jī)(PC)1000的方框圖，在配有一個(gè)加速圖形處理器(AGP)。根據(jù)前述的實(shí)施例，PC1000配有多任務(wù)系統(tǒng)存儲(chǔ)器1009。系統(tǒng)存儲(chǔ)器1009包含多個(gè)并行連接的存儲(chǔ)器系統(tǒng)300a-300n，它們中的每一個(gè)都基本與前述的存儲(chǔ)器系統(tǒng)300相一致(圖3)。系統(tǒng)存儲(chǔ)器1009被處理器1001AGP3-D圖形處理器1002、南橋電路1003(為EISA/ISA總線1004的主設(shè)備)和PCI總線主設(shè)備1005(與PCI裝置1006接口)單獨(dú)存取(通過北橋電路1008)，AGP電路1007在AGP處理器1002及北橋電路1008間提供一個(gè)接口。在一特定結(jié)構(gòu)中，這些總線主設(shè)備(即處理器1001、AGP處理器1002、北橋電路1003及PCI總線主設(shè)備1005)中的每一個(gè)對系統(tǒng)存儲(chǔ)器1009中存在的1個(gè)或多個(gè)虛擬通道進(jìn)行控制。特定虛擬通道的設(shè)置可為硬線的、不變的(在電源開時(shí)由BIOS決定)或在操作系統(tǒng)核心下由存儲(chǔ)器控制碼來動(dòng)態(tài)管理。4個(gè)緩沖的虛擬通道被分配給(1)處理器1001指示存取(2)處理器1002數(shù)據(jù)存取，(3)AGP處理器1002結(jié)構(gòu)制圖存取及(4)PCI總線設(shè)備存取。而非緩沖的虛擬通道被分配給(1)存儲(chǔ)器更新及(2)ISA總線設(shè)備1003。
圖6為配有多任務(wù)存儲(chǔ)器系統(tǒng)300的流水線圖形系統(tǒng)1010的方框圖。
比特排列(Blit)入引擎(動(dòng)力源)1011、比特排列出引擎1012、屏幕更新引擎1013及多邊拉引擎1014(每個(gè)都為常規(guī)的處理引擎)都可單獨(dú)作為存儲(chǔ)器設(shè)備來通過存儲(chǔ)請求交叉邏輯1015存取低等待時(shí)間存儲(chǔ)器1016。還有，存儲(chǔ)器1016包括多個(gè)存儲(chǔ)器系統(tǒng)300a-300n，它們大致與前述的存儲(chǔ)器系統(tǒng)300相一致。此外，存儲(chǔ)設(shè)備1011-1014中的每一個(gè)被分配到系統(tǒng)存儲(chǔ)器1016中的1個(gè)或多個(gè)虛擬通道上。
在另一個(gè)實(shí)例中，本發(fā)明的存儲(chǔ)器系統(tǒng)被用作2D/3D圖形幀高速緩沖存儲(chǔ)器。在此實(shí)例中，4個(gè)緩沖的虛擬通道被分別分配給屏幕更新處理、3D更新處理、2D制圖及多邊填充處理、和結(jié)構(gòu)制圖寫處理。非緩沖虛擬通道被用到存儲(chǔ)更新處理。
在另外一個(gè)實(shí)施例中，本發(fā)明被與SDRAM陣列相關(guān)使用。在這樣的一個(gè)實(shí)施例中，向常規(guī)的SDRAM存儲(chǔ)器片加上另外3個(gè)插腳以便進(jìn)行四個(gè)緩沖的虛擬通道及非緩沖虛擬通道的選擇。在小的及大的塊存取上可分別實(shí)現(xiàn)2.0到2.5倍的性能增益。
在另一個(gè)實(shí)施例中，本發(fā)明被與RORAM(RAMBUS DRAM)陣列結(jié)合完成。RDRAM典型地具有2個(gè)儲(chǔ)存體，每個(gè)具有2K字節(jié)的寫高速緩沖存儲(chǔ)器。這限定了包括4個(gè)1K字節(jié)行高速緩沖存儲(chǔ)器的虛擬通道。在RDRAM中請求數(shù)據(jù)包的比特被用于選擇虛擬存取信道。在一個(gè)單一的流水線狀多任務(wù)控制器中存在多個(gè)存儲(chǔ)設(shè)備。在RDRAM存儲(chǔ)蕊片中可獲得80％的性能增益。
一般講，每個(gè)系統(tǒng)處理器可包括多個(gè)存儲(chǔ)設(shè)備，每個(gè)都執(zhí)行一特定類型的處理任務(wù)。這些存儲(chǔ)設(shè)備由所執(zhí)行的任務(wù)來決定可在不同的頻率存取存儲(chǔ)器。每個(gè)存儲(chǔ)設(shè)備對每個(gè)地址位置而言，對于連續(xù)讀/寫的字節(jié)數(shù)可執(zhí)行不同的行動(dòng)。因此，即使僅有一個(gè)物理裝置存取存儲(chǔ)器系統(tǒng)300，也可存在存儲(chǔ)設(shè)備的多重性。在大多數(shù)情況下，與存儲(chǔ)器系統(tǒng)300有多個(gè)物理裝置相連，而這些物理裝置中的每一個(gè)都可包含一個(gè)或更多的存儲(chǔ)設(shè)備。
以上已描述了本發(fā)明的原則及最佳實(shí)施例。然而，本發(fā)明不僅限于這些所述的實(shí)施例。上述的實(shí)施例僅被看成為描述性而非限定性的。對于本領(lǐng)域的技術(shù)人員而言所做的各種變化都沒有脫離后面權(quán)利要求所限定的范圍內(nèi)。
權(quán)利要求
1.一種連接于系統(tǒng)總線的存儲(chǔ)器系統(tǒng)，其特征在于，存儲(chǔ)器系統(tǒng)包括一存儲(chǔ)器總線；與該存儲(chǔ)器總線連接的一個(gè)或多于一個(gè)的存儲(chǔ)器存儲(chǔ)單元；及在系統(tǒng)總線和存儲(chǔ)器總線之前并行連接的多個(gè)虛擬存取通道，其中每個(gè)虛擬存取通道提供用于存取一個(gè)或一個(gè)以上存儲(chǔ)器存儲(chǔ)單元的一組存儲(chǔ)器存取源，其中每個(gè)虛擬存取通道是可由系統(tǒng)總線上提供的信號(hào)獨(dú)立的定址的。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其特征在于，其中的虛擬存取通道包括執(zhí)行高速緩存操作的多個(gè)可高速緩存虛擬存取通道。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其特征在于，每個(gè)可高速緩存虛擬存取通道包括一數(shù)據(jù)高速緩沖存儲(chǔ)器和相應(yīng)地址調(diào)整緩沖存儲(chǔ)器。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器系統(tǒng)，其特征在于，每個(gè)數(shù)據(jù)高速緩沖存儲(chǔ)器包括多個(gè)高速緩存入口，每個(gè)相應(yīng)地址高速緩沖存儲(chǔ)器包括相應(yīng)的多個(gè)高速緩存地址入口。
5.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其特征在于，虛擬存取通道還包括旁路可高速虛擬存取通道的一非高速緩沖存取虛擬存取通道。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其特征在于，還包括能夠根據(jù)在系統(tǒng)總線上接收的信號(hào)啟動(dòng)虛擬存取通道的一虛擬通道控制電路。
7.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其特征在于，還包括一預(yù)充電控制寄存器，它存儲(chǔ)多個(gè)預(yù)充電控制字節(jié)，每個(gè)預(yù)充電控制字節(jié)對應(yīng)于一個(gè)可高速緩存虛擬存取通道，其中每個(gè)預(yù)充電控制字節(jié)確定將由相應(yīng)的可高速緩存虛擬通道實(shí)現(xiàn)的多個(gè)預(yù)充電方式中的一個(gè)。
8.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其特征在于，還包括一突發(fā)數(shù)據(jù)組長度控制寄存器，它存儲(chǔ)多個(gè)突發(fā)數(shù)據(jù)組長度控制字節(jié)，每個(gè)突發(fā)數(shù)據(jù)組長度控制字節(jié)對應(yīng)于一個(gè)可高速緩存虛擬存取通道，其中每個(gè)突發(fā)數(shù)據(jù)組長度控制字節(jié)為相應(yīng)可高速緩存虛擬存取通道確定一突發(fā)數(shù)據(jù)組存取長度。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器系統(tǒng)，其特征在于，突發(fā)數(shù)據(jù)組長度控制字節(jié)是獨(dú)立可程序化的以根據(jù)不同的突發(fā)數(shù)據(jù)組存取長度提供不同的高速緩存虛擬存取通道。
10.根據(jù)權(quán)利要求2所述的存儲(chǔ)器系統(tǒng)，其特征在于，還包括存儲(chǔ)多個(gè)鏈控制字節(jié)的鏈控制寄存器，其中每個(gè)鏈控制字節(jié)確定了在相應(yīng)高速緩存虛擬存取通道中將執(zhí)行的多個(gè)鏈模式中的一個(gè)。
11.根據(jù)權(quán)利要求1所述的存儲(chǔ)器系統(tǒng)，其特征在于，還包括用于從存儲(chǔ)器存儲(chǔ)單元預(yù)取數(shù)據(jù)至存儲(chǔ)器總線上一特定虛擬存取通道的裝置。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器系統(tǒng)，其特征在于，用于預(yù)取數(shù)據(jù)的裝置在不同的存儲(chǔ)器存儲(chǔ)單元中同時(shí)執(zhí)行預(yù)取操作。
13.根據(jù)權(quán)利要求11所述的存儲(chǔ)器系統(tǒng)，其特征在于，為預(yù)存取數(shù)據(jù)的裝置在系統(tǒng)總線和虛擬存取通道之間傳遞數(shù)據(jù)的同時(shí)執(zhí)行預(yù)取操作。
14.根據(jù)權(quán)利要求11所述的存儲(chǔ)器系統(tǒng)，其特征在于，還包括用于將存儲(chǔ)在虛擬存取通道中存儲(chǔ)的數(shù)據(jù)再存儲(chǔ)到存儲(chǔ)器存儲(chǔ)單元的裝置。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器系統(tǒng)，其特征在于，用于再存儲(chǔ)數(shù)據(jù)的裝置在不同的存儲(chǔ)器存儲(chǔ)單元中同時(shí)執(zhí)行再存儲(chǔ)操作。
16.根據(jù)權(quán)利要求14所述的存儲(chǔ)器系統(tǒng)，其特征在于，用于再存儲(chǔ)數(shù)據(jù)的裝置在系統(tǒng)總線和虛擬存取通道之間傳遞數(shù)據(jù)的同時(shí)執(zhí)行再存儲(chǔ)操作。
17.一種存儲(chǔ)器系統(tǒng)，其特征在于，它包括用于將存儲(chǔ)器系統(tǒng)一個(gè)或一個(gè)以上外部存儲(chǔ)器主設(shè)備連接的一第一接口電路，其中第一接口電路接收來自存儲(chǔ)器主設(shè)備的地址和數(shù)據(jù)信息；與第一接口電路連接用于接收來自第一接口電路的地址和數(shù)據(jù)信息的第一總線；一主存儲(chǔ)器陣列；與主存儲(chǔ)器陣列連接接收來自主存儲(chǔ)器陣列讀出的數(shù)據(jù)值的一第二總線；連接第一總線至第二總線的一總線旁路電路；在第一總線和第二總線之間并行連接的多個(gè)高速緩沖存儲(chǔ)器陣列，其中每個(gè)高速緩沖存儲(chǔ)器陣列接收來自第一總線和第二總線的數(shù)據(jù)信息；在第一總線和第二總線之間并行連接的多個(gè)高速緩存地址陣列，每個(gè)高速緩存地址陣列接收來自第一總線的地址信息，每個(gè)高速緩存地址陣列還與相應(yīng)的一個(gè)高速緩沖存儲(chǔ)器陣列連接，其中每個(gè)高速緩存地址陣列和相應(yīng)的高速緩存陣列構(gòu)成可由一個(gè)或一個(gè)以上存儲(chǔ)器主設(shè)備獨(dú)立定址的虛擬高速緩存通道。
18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其特征在于，存儲(chǔ)器陣列包括與第二存儲(chǔ)器總線并行連接的多個(gè)存儲(chǔ)器存儲(chǔ)單元。
19.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其特征在于，存儲(chǔ)器陣列具有第一數(shù)據(jù)寬度，第二總線具有第二數(shù)據(jù)寬度，存儲(chǔ)器系統(tǒng)還包括一存儲(chǔ)器接口電路，其對通過存儲(chǔ)器陣列和第二總線之間的數(shù)據(jù)執(zhí)行多路復(fù)用功能。
20.根據(jù)權(quán)利要求19所述的存儲(chǔ)器系統(tǒng)，其特征在于，第一數(shù)據(jù)寬度大于第二數(shù)據(jù)寬度。
21.根據(jù)權(quán)利要求19所述的存儲(chǔ)器系統(tǒng)，其特征在于，第一數(shù)據(jù)寬度小于第二數(shù)據(jù)寬度。
22.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其特征在于，還包括多個(gè)高速緩存接口電路，其中每個(gè)高速緩存接口電路是連接在第二總線和一相應(yīng)的高速緩存陣列之間，其中高速緩存接口電路被控制向選擇的高速緩存陣列傳遞數(shù)據(jù)。
23.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其特征在于，還包括多個(gè)高速緩存接口電路，其中每個(gè)高速緩存接口電路是連接在第一總線和相應(yīng)的高速緩存陣列之間，其中高速緩存接口電路被控制，當(dāng)由存儲(chǔ)器主設(shè)備提供的當(dāng)時(shí)存取地址與高速緩存地址陣列中存儲(chǔ)的地址匹配時(shí)，它從選擇的高速緩存陣列中傳遞數(shù)據(jù)到第一總線。
24.根據(jù)權(quán)利要求17所述的存儲(chǔ)器系統(tǒng)，其特征在于，每個(gè)高速緩存陣列包括多個(gè)高速緩存入口，而每個(gè)高速緩存地址陣列包括相應(yīng)的多個(gè)高速緩存地址。
25.一種用多個(gè)存儲(chǔ)器主設(shè)備存取一存儲(chǔ)器陣列的方法，其特征在于，它包括如下步驟將虛擬存取系統(tǒng)與存儲(chǔ)器陣列連接，其中虛擬存取系統(tǒng)包括與存儲(chǔ)器陣列并行連接的多個(gè)虛擬存取通道，每個(gè)虛擬通道提供用于存取存儲(chǔ)器陣列的一組存儲(chǔ)器存取源；分配每個(gè)存儲(chǔ)器主設(shè)備存取一個(gè)或一個(gè)以上虛擬存取通道；從存儲(chǔ)器主設(shè)備向虛擬存取系統(tǒng)提供地址信號(hào)；及根據(jù)地址信號(hào)存取選擇的一個(gè)虛擬存取通道。
26.根據(jù)權(quán)利要求25所述的方法，其特征在于還包括如下步驟在選擇的一個(gè)虛擬存取通道中存儲(chǔ)高速緩存入口和相應(yīng)的高速緩存地址入口；將地址信號(hào)與高速緩存地址入口比較；及如果當(dāng)時(shí)存取地址與高速緩存地址入口相匹配時(shí)，存取相應(yīng)的高速緩存入口。
27.根據(jù)權(quán)利要求26所述的方法，其特征在于還包括如果地址信號(hào)與高速緩存地址不匹配時(shí)，通過一總線旁路電路存取存儲(chǔ)器陣列和更新選擇的一個(gè)虛擬存取通道以反映這個(gè)存取的步驟。
28.根據(jù)權(quán)利要求25所述的方法，其特征在于，還包括同步地激勵(lì)兩個(gè)虛擬存取通道的步驟。
29.根據(jù)權(quán)利要求25所述的方法，其特征在于，還包括鏈接多個(gè)虛擬存取通道的步驟。
30.根據(jù)權(quán)利要求25所述的方法，其特征在于，還包括對每個(gè)虛擬存取通道獨(dú)立分配突發(fā)數(shù)據(jù)組長度的步驟。
31.根據(jù)權(quán)利要求25所述的方法，其特征在于，還包括對每個(gè)虛擬存取通道獨(dú)立分配一預(yù)充電模式的步驟。
32.根據(jù)權(quán)利要求25所述的方法，其特征在于，還包括根據(jù)由一個(gè)存儲(chǔ)器主設(shè)備發(fā)出的一預(yù)取命令，從存儲(chǔ)器陣列向一選擇的虛擬存取通道預(yù)取數(shù)據(jù)的步驟。
33.根據(jù)權(quán)利要求32所述的方法，其特征在于，還包括與預(yù)取數(shù)據(jù)步驟同時(shí)地在一個(gè)存儲(chǔ)器主設(shè)備和一個(gè)虛擬存取通道之間傳遞數(shù)據(jù)的步驟。
34.根據(jù)權(quán)利要求25所述的方法，其特征在于，存儲(chǔ)器陣列包括多個(gè)存儲(chǔ)器存儲(chǔ)單元，該方法還包括根據(jù)由多個(gè)存儲(chǔ)器主設(shè)備發(fā)出的多個(gè)預(yù)取指令從多個(gè)多重存儲(chǔ)單元中向相應(yīng)的多個(gè)虛擬存取通道同時(shí)預(yù)取數(shù)據(jù)的步驟。
35.根據(jù)權(quán)利要求32所述的方法，其特征在于，還包括根據(jù)由一個(gè)存儲(chǔ)器主設(shè)備發(fā)出的再存儲(chǔ)指令從選擇的一個(gè)虛擬存取通道向存儲(chǔ)器陣列再存儲(chǔ)數(shù)據(jù)的步驟，其中再存儲(chǔ)數(shù)據(jù)步驟是與預(yù)取數(shù)據(jù)步驟同時(shí)執(zhí)行的。
36.根據(jù)權(quán)利要求25所述的方法，其特征在于，還包括根據(jù)由一個(gè)存儲(chǔ)器主設(shè)備發(fā)出的再存儲(chǔ)指令從選擇的一個(gè)虛擬存取通道向存儲(chǔ)器陣列再存儲(chǔ)數(shù)據(jù)的步驟。
37.根據(jù)權(quán)利要求36所述的方法，其特征在于，還包括與再存儲(chǔ)數(shù)據(jù)步驟同時(shí)地在一個(gè)存儲(chǔ)器主設(shè)備和一個(gè)虛擬存取通道之間傳遞數(shù)據(jù)的步驟。
38.根據(jù)權(quán)利要求25所述的方法，其特征在于，存儲(chǔ)器陣列包括多個(gè)存儲(chǔ)器存儲(chǔ)單元，該方法還包括根據(jù)由多個(gè)存儲(chǔ)器主設(shè)備發(fā)出的多個(gè)存儲(chǔ)指令從多個(gè)虛擬存取通道向相應(yīng)的多個(gè)存儲(chǔ)器存儲(chǔ)單元同時(shí)再存儲(chǔ)數(shù)據(jù)的步驟。
全文摘要
一種存儲(chǔ)器系統(tǒng),具有與多個(gè)并行虛擬存取通道連接的一主存儲(chǔ)器。每個(gè)虛擬存取通道提供一組控制主存儲(chǔ)器的存取源。這些存儲(chǔ)器存取源包括高速緩存源、突發(fā)數(shù)據(jù)組模式操作和預(yù)充電控制。多個(gè)虛擬緩存通道是可高速緩存的,每個(gè)包括存儲(chǔ)高速緩沖入口的通道行高速緩存存儲(chǔ)器和存儲(chǔ)相應(yīng)高速緩存地址入口的通道行地址寄存器。通過一總線旁路電路設(shè)置非高速緩存虛擬存取通道。每個(gè)通道是可定址的,致使存儲(chǔ)器主控體可被指定存取虛擬存取通道。
文檔編號(hào)G06F12/06GK1184971SQ9712017
公開日1998年6月17日 申請日期1997年11月18日 優(yōu)先權(quán)日1996年11月18日
發(fā)明者杰弗里·H·李, 安藤學(xué) 申請人:日本電氣株式會(huì)社