一種高速導向濾波器在fpga平臺的實現(xiàn)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于圖像處理技術(shù)領(lǐng)域，具體涉及一種高速導向濾波器在FPGA平臺的實 現(xiàn)裝置。
【背景技術(shù)】
[0002] 數(shù)字圖像平滑技術(shù)在圖像去噪、細節(jié)增強等方面均有廣泛應用。以高斯濾波為代 表的線性移不變?yōu)V波類方法因算法簡單，平滑效果顯著的特點而得到了廣泛應用。然而，由 于該類方法在本質(zhì)上屬于低通濾波，圖像中的邊緣、細節(jié)等高頻分量豐富的區(qū)域在濾波后 通常變得模糊，導致信息的損失。
[0003] 理想的平滑算法應該具有平滑的同時保持邊緣的特點。各向異性擴散、加權(quán)最小 二乘等基于偏微分方程的方法可以較好地實現(xiàn)這一目標，但其處理過程基于多次迭代，無 法滿足實時處理的要求。中值濾波也可實現(xiàn)邊緣保持的平滑，但當窗口較大時，該算法的實 時性也難以保證。雙邊濾波是一種近年來發(fā)展較快的保邊濾波算法，其應用廣泛，且有相應 的快速算法使其滿足實時處理要求，但其快速算法通常以降低處理效果為代價。
[0004] 向?qū)V波是近幾年新出現(xiàn)的一種濾波算法，可用于圖像平滑、細節(jié)增強、去霧等方 面。應用于圖像平滑時，向?qū)V波具有與雙邊濾波相似的處理效果，且處理速度快，計算復 雜度與窗口大小無關(guān)。但由于算法復雜，目前未能在FPGA平臺上實現(xiàn)。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明需要解決的技術(shù)問題為：現(xiàn)有技術(shù)難以在FPGA平臺上實現(xiàn)向?qū)V波。
[0006] 本發(fā)明的技術(shù)方案如下所述：
[0007] -種高速導向濾波器在FPGA平臺的實現(xiàn)裝置，包括四個均值濾波器 boxfilterl?boxfilter4、一個FIFO、一個延遲器和若干個加法器、乘法器、除法器：
[0008] 向?qū)D像分別輸入至boxfilterl、boxfilter2和FIFO,通過boxfilterl得到向 導圖像在以點i為中心的窗口內(nèi)所有點的像素均值瓦，通過boxfilter2得到向?qū)D像在 以點i為中心的窗口內(nèi)所有點的像素值平方的均值通過一個乘法器和一個加法器依 據(jù)式（3)得到向?qū)D像在以點i為中心的窗口內(nèi)的方差Q2;通過一個加法器和一個除法器 依據(jù)式（2)得到線性變換系數(shù)ak;通過延遲器的像素均值瓦和通過加法器的線性變換系 數(shù)ak輸入至一個乘法器，依據(jù)式（2)得到線性變換系數(shù)bk ;線性變換系數(shù)ak、bk分別通過 boxfilter3、boxfilter4得到線性變換系數(shù)均值％\ ;經(jīng)過FIFO緩存的向?qū)D像和線 性變換系數(shù)均值&輸入至一個乘法器，其處理結(jié)果與線性變換系數(shù)均值&輸入至一個加法 器，完成式（1)所示向?qū)V波：
[0009]
【主權(quán)項】
1. 一種高速導向濾波器在FPGA平臺的實現(xiàn)裝置，包括四個均值濾波器boxfilterl?boxfilter4、一個FIFO、一個延遲器和若干個加法器、乘法器、除法器，其特征在于： 向?qū)D像分別輸入至boxfilterl、boxfilter2和FIFO,通過boxfilterl得到向?qū)D像 在以點i為中心的窗口內(nèi)所有點的像素均值A(chǔ)，通過b〇xfilter2得到向?qū)D像在以點i為 中心的窗口內(nèi)所有點的像素值平方的均值;通過一個乘法器和一個加法器依據(jù)式（3)得 到向?qū)D像在以點i為中心的窗口內(nèi)的方差力2;通過一個加法器和一個除法器依據(jù)式（2) 得到線性變換系數(shù)ak ;通過延遲器的像素均值瓦和通過加法器的線性變換系數(shù)ak輸入至 一個乘法器,依據(jù)式（2)得到線性變換系數(shù)bk ;線性變換系數(shù)ak、bk分別通過boxfilter3、 boxfilter4得到線性變換系數(shù)均值f、& ;經(jīng)過FIFO緩存的向?qū)D像和線性變換系數(shù)均 值f輸入至一個乘法器，其處理結(jié)果與線性變換系數(shù)均值&輸入至一個加法器，完成式（1) 所示向?qū)V波：
式中， Pi為向?qū)D像中點i的像素值； 1為輸出圖像中點i的像素值；wk為一個窗口； w|為窗口wk內(nèi)像素的個數(shù)； k為wk窗口中每個像素點； i為wk窗口中正在處理的像素點； 4為向?qū)D像在窗口wk內(nèi)的方差； ^為向?qū)D像在窗口wk內(nèi)的均值；e為平滑系數(shù)。
2. 根據(jù)權(quán)利要求1所述的一種高速導向濾波器在FPGA平臺的實現(xiàn)裝置，其特征在于： 所述延遲器的延遲時間為（2+Ndiv)個時鐘周期，其中Ndiv為上述除法器的延遲。
3. 根據(jù)權(quán)利要求1或2所述的一種高速導向濾波器在FPGA平臺的實現(xiàn)裝置，其特征在 于：所述均值濾波器boxfilterl?boxfilter4結(jié)構(gòu)如下所述： 每個均值濾波器包括一個延遲器、一個RAM、一個FIFO、三個加法器和一個除法器，其 信號流轉(zhuǎn)關(guān)系為：首先將RAM和FIFO中的數(shù)清零；每行數(shù)據(jù)到來時，將其累積求和得到 Suml和Sum2,其中Suml為經(jīng)過延遲器延遲的累積和，二者經(jīng)加法器作差得到Sum，Sum= Sum2-Suml;將Sum寫入FIFO中，r為窗口半徑，⑴如果行數(shù)n< 2r+l，則將Sum與RAM中 對應點數(shù)據(jù)經(jīng)加法器作和再寫入RAM原位置，此時沒有最終輸出，（2)如果行數(shù)n彡2r+l， 則將讀出RAM和FIFO中的數(shù)據(jù)經(jīng)加法器作差后，一路輸出到除法器得到最終輸出，另一路 輸出RAM的輸入端，與Sum經(jīng)加法器相加后寫入RAM對應點位置。
【專利摘要】本發(fā)明屬于圖像處理技術(shù)領(lǐng)域，具體涉及一種高速導向濾波器在FPGA平臺的實現(xiàn)裝置。本發(fā)明的裝置包括四個均值濾波器boxfilter1～boxfilter4、一個FIFO、一個延遲器和若干個加法器、乘法器、除法器。本發(fā)明解決了現(xiàn)有技術(shù)難以在FPGA平臺上實現(xiàn)向?qū)V波的技術(shù)問題，設(shè)計并使用“boxfilter”均值濾波器，實現(xiàn)高速濾波算法，且濾波窗口大小實時可調(diào)整。
【IPC分類】G06F5-00, G06F1-20
【公開號】CN104571401
【申請?zhí)枴緾N201310488372
【發(fā)明人】金炎勝, 楊賀, 康敏慧, 程達
【申請人】中國航天科工集團第三研究院第八三五八研究所
【公開日】2015年4月29日
【申請日】2013年10月18日