門級仿真中驗(yàn)證時序問題的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路設(shè)計(jì)和測試，更具體地，涉及集成電路設(shè)計(jì)的門級仿真中的 驗(yàn)證時序問題的方法。
【背景技術(shù)】
[0002] 在具有數(shù)字(或，混合的數(shù)字和模擬）電路的集成電路（IC)的電子設(shè)計(jì)自動化 (EDA)設(shè)計(jì)流程期間，通常在硬件描述語言（HDL)(如，Veri log和VHDL)中使用寄存器傳輸 級（RTL)抽象來生成IC的高級別表示，從標(biāo)準(zhǔn)單元庫中選擇標(biāo)準(zhǔn)單元設(shè)計(jì)及其特性。就存 儲信號值的寄存器，以及對信號值執(zhí)行邏輯操作的組合邏輯，限定RTL描述。通常RTL描述 被轉(zhuǎn)換為門級描述(諸如，網(wǎng)表)，其由放置和路由工具使用來生成物理布局。
[0003] IC的正確操作和性能常常受時序考量限制。IC的靜態(tài)時序分析（STA)使得能夠 利用關(guān)鍵路徑和角部的定義，分析IC的簡化的延遲模型和識別諸如保持時間和建立時間 沖突、毛刺、和時鐘偏斜的問題。然而，STA約束可能是不正確的，并且可能錯失某些關(guān)鍵路 徑，因此，設(shè)計(jì)的動態(tài)門級仿真常常是必要的。
[0004] 通常，動態(tài)門級仿真基于門的輸入值確定門的輸出值。如果一個或多個輸入值是 不確定的(也即，不清楚的)，則仿真器的行為模型會導(dǎo)致也是不確定的門的輸出值。隨著仿 真進(jìn)行，這些不確定值門接著門地傳播到組合模塊的輸出。在某些EDA語言中，將不確定值 指定為X。尤其是，在VHDL中，值"^1"、"1"和"-"是元邏輯（1^丨 &1(^1〇&1)值；它們定 義模型本身的行為而不是所綜合的硬件的行為，其中"U"表示在對象在其在仿真期間被明 確分配值之前的值；"X"和"W"分別表示強(qiáng)制值和弱值，對于所述強(qiáng)制值和弱值，模型不能 區(qū)分邏輯電平，并且其與來自高阻抗源或輸出的值(被指定為Z，其可以不門接著門地傳播） 不同。不確定的X值的傳播通常導(dǎo)致仿真崩潰，增加了分析時序沖突的原因和位置的難度。
[0005] 在可能的時序沖突可以被識別為假時序沖突（也即，在物理IC中將不實(shí)際出現(xiàn)的 時序沖突）時，在某些常規(guī)的時序仿真技術(shù)中可以為標(biāo)準(zhǔn)單元設(shè)置被稱作Xfilter (X過濾 器）的參數(shù)。在這樣的技術(shù)中，在設(shè)置Xfilter參數(shù)時，所識別的單元的模型產(chǎn)生與單元輸 入值和該單元的理論功能對應(yīng)的輸出值。例如，在利用正邊沿時鐘的D觸發(fā)器的情況下，如 果設(shè)置了 Xfilter參數(shù)，則模型將產(chǎn)生確定的輸出值，其等于在時鐘的正邊沿處D輸入處的 值。另外，所有用于單元的時序檢查將被禁用，使得仿真能夠進(jìn)行而該單元不作為仿真崩潰 的原因。然而，在設(shè)置了 Xfilter參數(shù)的情況下仿真中單元的行為將不同于物理IC中的單 元。此外，Xfilter禁止用于該單元的所有時序檢查，這會掩蔽其它時間點(diǎn)處的實(shí)際時序沖 突。此外，在同步的電路模塊的情況下，可能難以識別若干時鐘信號是否處于相同的時鐘域 中，并且難以驗(yàn)證可能的時序沖突，因?yàn)樵谕挥虻臅r鐘樹、時鐘門單元以及時鐘劃分器中 可能存在許多的緩沖器。
[0006] 在IC設(shè)計(jì)中識別和分析時序沖突以及將實(shí)際時序沖突與假時序沖突區(qū)分開可能 是非常勞動密集且耗時的。尋求有效且高度自動化地進(jìn)行此的方法。
[0007] 概述
[0008] 根據(jù)本公開一個實(shí)施例，提供了一種用于在集成電路設(shè)計(jì)的門級仿真中驗(yàn)證時序 問題的系統(tǒng)，所述集成電路設(shè)計(jì)具有多個單元，所述系統(tǒng)包括：存儲器，用于存儲所述集成 電路設(shè)計(jì)和指令；以及處理器，耦接到所述存儲器，其中所述指令在所述處理器上執(zhí)行以運(yùn) 行所述集成電路設(shè)計(jì)的行為模型的仿真例程，并獲取第一仿真結(jié)果，其中所述處理器包括，
[0009] 用于如果所述第一仿真結(jié)果在單元處產(chǎn)生可能的時序沖突，與強(qiáng)制的不確定值對 應(yīng)，則強(qiáng)制所述單元的仿真輸出為第一值，重新運(yùn)行所述仿真例程，并獲取第二仿真結(jié)果的 裝置，
[0010] 用于如果所述第二仿真結(jié)果在所述單元處產(chǎn)生明顯的時序沖突，則產(chǎn)生所述單元 處的所述明顯的時序沖突的報(bào)告的裝置；
[0011] 用于如果所述第二仿真結(jié)果并不在所述單元處產(chǎn)生明顯的時序沖突，則產(chǎn)生所述 單元的仿真輸出的狀態(tài)和所述第一值的報(bào)告，強(qiáng)制所述單元的仿真輸出為第二值，重新運(yùn) 行所述仿真例程，并獲取第三仿真結(jié)果的裝置；
[0012] 用于如果所述第三仿真結(jié)果在所述單元處產(chǎn)生明顯的時序沖突，則產(chǎn)生所述單元 處的所述明顯的時序沖突的報(bào)告的裝置；以及
[0013] 用于如果所述第三仿真結(jié)果在所述單元處并不產(chǎn)生明顯的時序沖突，則完成所述 仿真的裝置。
[0014] 根據(jù)本公開另一實(shí)施例，提供了一種用于在集成電路設(shè)計(jì)的門級仿真中驗(yàn)證時序 問題的方法，所述集成電路設(shè)計(jì)具有多個單元，所述方法包括：運(yùn)行所述設(shè)計(jì)的行為模型的 仿真例程，并獲取第一仿真結(jié)果；如果所述第一仿真結(jié)果在單元處產(chǎn)生可能的時序沖突，與 強(qiáng)制的不確定值對應(yīng)，則強(qiáng)制所述單元的仿真輸出為第一值，重新運(yùn)行所述仿真例程，并獲 取第二仿真結(jié)果；如果所述第二仿真結(jié)果在所述單元處產(chǎn)生明顯的時序沖突，則產(chǎn)生所述 單元處的所述明顯的時序沖突的報(bào)告；如果所述第二仿真結(jié)果并不在所述單元處產(chǎn)生明顯 的時序沖突，則產(chǎn)生所述單元的仿真輸出的狀態(tài)和所述第一值的報(bào)告，強(qiáng)制所述單元的仿 真輸出為第二值，重新運(yùn)行所述仿真例程，并獲取第三仿真結(jié)果；如果所述第三仿真結(jié)果在 所述單元處產(chǎn)生明顯的時序沖突，則產(chǎn)生所述單元處的所述明顯的時序沖突的報(bào)告；以及 如果所述第三仿真結(jié)果在所述單元處并不產(chǎn)生明顯的時序沖突，則完成所述仿真。。
[0015] 根據(jù)本公開再一實(shí)施例，提供了一種非瞬時性計(jì)算機(jī)可讀存儲介質(zhì)，其存儲指令， 所述指令在由計(jì)算機(jī)執(zhí)行時，使所述計(jì)算機(jī)執(zhí)行在集成電路設(shè)計(jì)的門級仿真中驗(yàn)證時序問 題的方法，所述集成電路設(shè)計(jì)具有多個單元，所述方法包括：運(yùn)行所述設(shè)計(jì)的行為模型的仿 真例程，并獲取第一仿真結(jié)果；如果所述第一仿真結(jié)果在單元處產(chǎn)生可能的時序沖突，與強(qiáng) 制不確定值對應(yīng)，則強(qiáng)制所述單元的仿真輸出為第一值，重新運(yùn)行所述仿真例程，并獲取第 二仿真結(jié)果；如果所述第二仿真結(jié)果在所述單元處產(chǎn)生明顯的時序沖突，則產(chǎn)生所述單元 處的所述明顯的時序沖突的報(bào)告；如果所述第二仿真結(jié)果并不在所述單元處產(chǎn)生明顯的時 序沖突，則產(chǎn)生所述單元的仿真輸出的狀態(tài)和所述第一值的報(bào)告，強(qiáng)制所述單元的仿真輸 出為第二值，重新運(yùn)行所述仿真例程，并獲取第三仿真結(jié)果；如果所述第三仿真結(jié)果在所述 單元處產(chǎn)生明顯的時序沖突，則產(chǎn)生所述單元處的所述明顯的時序沖突的報(bào)告；以及如果 所述第三仿真結(jié)果在所述單元處并不產(chǎn)生明顯的時序沖突，則完成所述仿真。
[0016] 附圖簡要描述
[0017] 通過參考下面的對附圖中所示的本發(fā)明的實(shí)施例的說明，可以更好地理解本發(fā)明 及其目的和優(yōu)點(diǎn)。圖中的元件出于簡化和清楚的目的而示出，并且并不必然按比例繪制。
[0018] 圖1是產(chǎn)生處理裝置的門級設(shè)計(jì)以及分析其中的時序問題的常規(guī)方法的簡化流 程圖；
[0019] 圖2是作為示例給出的根據(jù)本發(fā)明一實(shí)施例的在集成電路設(shè)計(jì)的門級設(shè)計(jì)和仿 真中使用的模塊的行為模型的示意性框圖；
[0020] 圖3是根據(jù)本發(fā)明一個實(shí)施例的仿真和分析集成電路設(shè)計(jì)中的時序問題的方法 的流程圖；以及
[0021] 圖4是用于執(zhí)行本發(fā)明的方法的示例性EDA工具的示意性框圖
【具體實(shí)施方式】
[0022] 現(xiàn)在參考圖1，示出了用于產(chǎn)生集成電路（IC)