一種基于bfm驗(yàn)證大型互連芯片的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明公開一種基于BFM驗(yàn)證大型互連芯片的方法，屬于芯片設(shè)計(jì)領(lǐng)域。
【背景技術(shù)】
[0002]芯片與芯片間的長(zhǎng)距離通過互連而應(yīng)用起來，隨著高速高密互連需求的不斷提升，大型互連芯片CC規(guī)模越來越龐大，而大型互連的芯片的傳輸特性以及芯片的配置等因素影響著互連后的芯片功能，其中功能模塊之間的相關(guān)性較大，連接信號(hào)也比較多，電路復(fù)雜，需要對(duì)互連后的芯片進(jìn)行功能驗(yàn)證，確保大型互連后的芯片達(dá)到芯片配置要求，能夠完成功能任務(wù)。但是隨著互連芯片產(chǎn)品功能的增加，集成電路制造工藝的迅速發(fā)展，驗(yàn)證工作成為制約產(chǎn)品開發(fā)周期的瓶頸，而使用傳統(tǒng)的驗(yàn)證環(huán)境會(huì)極大的增加集成電路驗(yàn)證的工作量和復(fù)雜程度，無法滿足現(xiàn)有的互連芯片驗(yàn)證需求。本發(fā)明提供一種基于BFM驗(yàn)證大型互連芯片的方法，利用BFM就是將總線的功能封裝在一個(gè)模型里，它可以通過調(diào)用其中的任務(wù)，模擬總線時(shí)序，實(shí)現(xiàn)各種總線功能。BFM實(shí)現(xiàn)了驗(yàn)證抽象層次的提高，因?yàn)樵谑褂肂FM進(jìn)行驗(yàn)證時(shí)，在驗(yàn)證代碼里調(diào)用其中包含的任務(wù)，而不直接處理底層的信號(hào)，減少了驗(yàn)證的工作量，提高了驗(yàn)證效率。
[0003]BFM,Bus Funct1n Model，總線功能模型，BFM應(yīng)該描述的是具有某種具體功能的電路。BFM模型是一種進(jìn)行系統(tǒng)級(jí)的仿真驗(yàn)證方法?；贐FM的驗(yàn)證是一種典型的事務(wù)級(jí)驗(yàn)證，具有合理的定義。使用BFM能夠提高集成電路的驗(yàn)證效率，縮短產(chǎn)品周期。
[0004]testbench是一種驗(yàn)證的手段。模擬實(shí)際環(huán)境的輸入激勵(lì)和輸出校驗(yàn)的一種“虛擬平臺(tái)”，在這個(gè)平臺(tái)上你可以對(duì)你的設(shè)計(jì)從軟件層面上進(jìn)行分析和校驗(yàn)。testbench里面包含了:激勵(lì)生成，這個(gè)只用來生成輸出，沒有輸入，按照一定的規(guī)律設(shè)計(jì)激勵(lì)，激勵(lì)通過設(shè)計(jì)的輸入端口送到設(shè)計(jì)中；設(shè)計(jì)本身，即DUT-design under testbench或者DUV，designunder verificat1n。輸出校驗(yàn)，校驗(yàn)輸出。接收設(shè)計(jì)的輸入，然后通過校驗(yàn)，找出對(duì)應(yīng)的問題。然后報(bào)錯(cuò)，或者統(tǒng)計(jì)錯(cuò)誤。

【發(fā)明內(nèi)容】

[0005]本發(fā)明針對(duì)大型互連芯片的傳統(tǒng)的驗(yàn)證環(huán)境會(huì)極大的增加集成電路驗(yàn)證的工作量和復(fù)雜程度，無法滿足現(xiàn)有的互連芯片驗(yàn)證需求的問題，提供一種基于BFM驗(yàn)證大型互連芯片的方法，適合應(yīng)用在任何類型的設(shè)計(jì)中，特別是在設(shè)計(jì)具有比較大的測(cè)試空間或者數(shù)量較多的交互情景，利用BFM就是將總線的功能封裝在一個(gè)模型里，它可以通過調(diào)用其中的任務(wù)，模擬總線時(shí)序，實(shí)現(xiàn)各種總線功能。BFM實(shí)現(xiàn)了驗(yàn)證抽象層次的提高，因?yàn)樵谑褂肂FM進(jìn)行驗(yàn)證時(shí)，在驗(yàn)證代碼里調(diào)用其中包含的任務(wù)，而不直接處理底層的信號(hào)，減少了驗(yàn)證的工作量，提高了驗(yàn)證效率。
[0006]本發(fā)明提出的具體方案是:
一種基于BFM驗(yàn)證大型互連芯片的方法，
在testbench環(huán)境下，利用BFM模擬節(jié)點(diǎn)之間芯片的router和物理層通路，實(shí)現(xiàn)總線協(xié)議命令發(fā)送的操作；BFM通過pli接口與同一節(jié)點(diǎn)的芯片相連，BFM在節(jié)點(diǎn)之間模擬socket模型，將該模型的代碼以子程序的形式封裝起來，建立BFM邏輯驗(yàn)證環(huán)境；
由system C在BFM端模擬CPU發(fā)出激勵(lì)信號(hào)給邏輯驗(yàn)證環(huán)境，邏輯驗(yàn)證環(huán)境中的socket模型根據(jù)激勵(lì)數(shù)據(jù)通過pli接口發(fā)送驗(yàn)證數(shù)據(jù)給芯片，芯片響應(yīng)后，記錄芯片反饋數(shù)據(jù)，并由system C實(shí)現(xiàn)錯(cuò)誤檢測(cè)記錄。
[0007]BFM邏輯驗(yàn)證環(huán)境包括接口信號(hào)，調(diào)度任務(wù)，驗(yàn)證層接口 ；接口信號(hào)是BFM同DUT相連的引腳信號(hào)，是信號(hào)總線；不同調(diào)度任務(wù)分別對(duì)應(yīng)不同的總線周期，實(shí)現(xiàn)該總線周期的操作；驗(yàn)證層接口是BFM通過物理層向上層的驗(yàn)證層提供的接口，提供上層調(diào)用BFM中任務(wù)所需的方法。
[0008]所述的BFM分為主動(dòng)模式和被動(dòng)模式；所述的BFM模擬節(jié)點(diǎn)之間芯片的router和物理層通路，此BFM為主動(dòng)模式下實(shí)現(xiàn)總線協(xié)議命令發(fā)送的操作；BFM邏輯驗(yàn)證環(huán)境中的BFM兼具主動(dòng)模式及被動(dòng)模式。
[0009]所述BFM邏輯驗(yàn)證環(huán)境中的BFM還具有檢測(cè)模式，從總線抓取激勵(lì)信號(hào)，分析各組信號(hào)間邏輯時(shí)序關(guān)系，檢查是否滿足協(xié)議所固定的邏輯時(shí)序關(guān)系。
[0010]本發(fā)明的有益之處是:本發(fā)明設(shè)計(jì)實(shí)現(xiàn)的BFM，將該模型的代碼以子程序的形式封裝起來，用task的形式將需要實(shí)現(xiàn)的信號(hào)操作也封裝起來。編寫驗(yàn)證激勵(lì)時(shí)，調(diào)用這些task后BFM就會(huì)將其轉(zhuǎn)化成底層信號(hào)；BFM將驗(yàn)證的抽象層次從底層的信號(hào)層提高到了事務(wù)層次，顯著的提高了驗(yàn)證效率，由于BFM獨(dú)立性，BFM的重用在目前的驗(yàn)證工作中非常普遍，在后續(xù)針對(duì)類似設(shè)計(jì)的驗(yàn)證中復(fù)用。不斷的提高驗(yàn)證的抽象層次是目前驗(yàn)證發(fā)展的一個(gè)重要方向?？傊景l(fā)明使用BFM進(jìn)行系統(tǒng)級(jí)的驗(yàn)證簡(jiǎn)化了驗(yàn)證大型互連芯片，降低了驗(yàn)證的復(fù)雜度、保證了驗(yàn)證的全面性、提高了驗(yàn)證激勵(lì)的通用性，還利用System C作為軟件語言的優(yōu)勢(shì)實(shí)現(xiàn)抽象程度更高的操作和數(shù)據(jù)監(jiān)測(cè)。
【附圖說明】
[0011]圖1 BFM搭建的NC核心邏輯驗(yàn)證平臺(tái)示意圖。
【具體實(shí)施方式】
[0012]Intel公司的BFM環(huán)境由system C代碼編寫，可以通過pli接口與verilog的testbench相連，并且我們可以通過在BFM下用system C代碼編寫各種不同的激勵(lì)，監(jiān)測(cè)機(jī)制以及相應(yīng)的各種規(guī)則。采用基于BFM的驗(yàn)證方法能夠在較高層次上快速完成對(duì)大型互連芯片的驗(yàn)證，較好的滿足芯片驗(yàn)證需求，為后續(xù)的FPGA (Field Programmable GateArrary)驗(yàn)證和量產(chǎn)芯片提供重要支持和質(zhì)量保證。
[0013]一種基于BFM驗(yàn)證大型互連芯片的方法，
在testbench環(huán)境下，利用BFM模擬節(jié)點(diǎn)之間芯片的router和物理層通路，實(shí)現(xiàn)總線協(xié)議命令發(fā)送的操作；BFM通過pli接口與同一節(jié)點(diǎn)的芯片相連，BFM在節(jié)點(diǎn)之間模擬socket模型，將該模型的代碼以子程序的形式封裝起來，建立BFM邏輯驗(yàn)證環(huán)境；BFM模擬節(jié)點(diǎn)之間芯片的router和物理層通路，可以通過本地接口實(shí)現(xiàn)，可以由項(xiàng)目設(shè)計(jì)者根據(jù)驗(yàn)證的實(shí)際情況具體設(shè)計(jì)。
[0014]BFM邏輯驗(yàn)證環(huán)境包括接口信號(hào)，調(diào)度任務(wù)，驗(yàn)證層接口 ；接口信號(hào)是BFM同DUT相連的引腳信號(hào)，是信號(hào)總線；不同調(diào)度任務(wù)分別對(duì)應(yīng)不同的總線周期，實(shí)現(xiàn)該總線周期的操作；驗(yàn)證層接口是BFM通過物理層向上層的驗(yàn)證層提供的接口，提供上層調(diào)用BFM中任務(wù)所需的方法；
BFM分為主動(dòng)模式和被動(dòng)模式；所述的BFM模擬節(jié)點(diǎn)之間芯片的router和物理層通路，此BFM為主動(dòng)模式下實(shí)現(xiàn)總線協(xié)議命令發(fā)送的操作；BFM邏輯驗(yàn)證環(huán)境中的BFM兼具主動(dòng)模式及被動(dòng)模式。
[0015]此外BFM邏輯驗(yàn)證環(huán)境中的BFM還具有檢測(cè)模式，從總線抓取激勵(lì)信號(hào)，分析各組信號(hào)間邏輯時(shí)序關(guān)系，檢查是否滿足協(xié)議所固定的邏輯時(shí)序關(guān)系。
[0016]由system C在BFM端模擬CPU發(fā)出激勵(lì)信號(hào)給邏輯驗(yàn)證環(huán)境，邏輯驗(yàn)證環(huán)境中的socket模型根據(jù)激勵(lì)數(shù)據(jù)通過pli接口發(fā)送驗(yàn)證數(shù)據(jù)給芯片，芯片響應(yīng)后，記錄芯片反饋數(shù)據(jù)，并由system C實(shí)現(xiàn)錯(cuò)誤檢測(cè)記錄。
[0017]當(dāng)socket模型為SELECT模型，在單線程的情況下默認(rèn)是64個(gè)socket連接?？梢栽谀M驗(yàn)證的服務(wù)端開辟2個(gè)線程，一個(gè)線程用來監(jiān)聽客戶端的連接請(qǐng)求，另一個(gè)用來處理客戶端的請(qǐng)求。該模型不停的去遍歷所有的客戶端套接字集合，詢問是否有數(shù)據(jù)到來。
[0018]socket模型為WSAASYNCSELECT模型，利用的是消息機(jī)制發(fā)送線程。
[0019]socket模型為WSAEVENTSELECT模型，采用事件驅(qū)動(dòng)方式，單個(gè)線程不超過64個(gè)事件。
【主權(quán)項(xiàng)】
1.一種基于BFM驗(yàn)證大型互連芯片的方法，其特征是: 在testbench環(huán)境下，利用BFM模擬節(jié)點(diǎn)之間芯片的router和物理層通路，實(shí)現(xiàn)總線協(xié)議命令發(fā)送的操作；BFM通過pli接口與同一節(jié)點(diǎn)的芯片相連，BFM在節(jié)點(diǎn)之間模擬socket模型，將該模型的代碼以子程序的形式封裝起來，建立BFM邏輯驗(yàn)證環(huán)境； 由system C在BFM端模擬CPU發(fā)出激勵(lì)信號(hào)給邏輯驗(yàn)證環(huán)境，邏輯驗(yàn)證環(huán)境中的socket模型根據(jù)激勵(lì)數(shù)據(jù)通過pli接口發(fā)送驗(yàn)證數(shù)據(jù)給芯片，芯片響應(yīng)后，記錄芯片反饋數(shù)據(jù)，并由system C實(shí)現(xiàn)錯(cuò)誤檢測(cè)記錄。
2.根據(jù)權(quán)利要求1所述的一種基于BFM驗(yàn)證大型互連芯片的方法，其特征是BFM邏輯驗(yàn)證環(huán)境包括接口信號(hào)，調(diào)度任務(wù)，驗(yàn)證層接口 ；接口信號(hào)是BFM同DUT相連的引腳信號(hào)，是信號(hào)總線；不同調(diào)度任務(wù)分別對(duì)應(yīng)不同的總線周期，實(shí)現(xiàn)該總線周期的操作；驗(yàn)證層接口是BFM通過物理層向上層的驗(yàn)證層提供的接口，提供上層調(diào)用BFM中任務(wù)所需的方法。
3.根據(jù)權(quán)利要求2所述的一種基于BFM驗(yàn)證大型互連芯片的方法，其特征是所述的BFM分為主動(dòng)模式和被動(dòng)模式；所述的BFM模擬節(jié)點(diǎn)之間芯片的router和物理層通路，此BFM為主動(dòng)模式下實(shí)現(xiàn)總線協(xié)議命令發(fā)送的操作；BFM邏輯驗(yàn)證環(huán)境中的BFM兼具主動(dòng)模式及被動(dòng)模式。
4.根據(jù)權(quán)利要求3所述的一種基于BFM驗(yàn)證大型互連芯片的方法，其特征是所述BFM邏輯驗(yàn)證環(huán)境中的BFM還具有檢測(cè)模式，從總線抓取激勵(lì)信號(hào)，分析各組信號(hào)間邏輯時(shí)序關(guān)系，檢查是否滿足協(xié)議所固定的邏輯時(shí)序關(guān)系。
【專利摘要】本發(fā)明公開一種基于BFM驗(yàn)證大型互連芯片的方法，屬于芯片設(shè)計(jì)領(lǐng)域；具體過程為：利用BFM模擬節(jié)點(diǎn)之間芯片的router和物理層通路，實(shí)現(xiàn)總線協(xié)議命令發(fā)送的操作；BFM通過pli接口與同一節(jié)點(diǎn)的芯片相連，BFM在節(jié)點(diǎn)之間模擬socket模型，建立BFM邏輯驗(yàn)證環(huán)境；由system C在BFM端模擬CPU發(fā)出激勵(lì)信號(hào)給邏輯驗(yàn)證環(huán)境，socket模型根據(jù)激勵(lì)數(shù)據(jù)通過pli接口發(fā)送驗(yàn)證數(shù)據(jù)給芯片，芯片響應(yīng)后，記錄芯片反饋數(shù)據(jù)，并由system C實(shí)現(xiàn)錯(cuò)誤檢測(cè)記錄；本發(fā)明降低了驗(yàn)證的復(fù)雜度、保證了驗(yàn)證的全面性、提高了驗(yàn)證激勵(lì)的通用性，且System C作為軟件語言的優(yōu)勢(shì)實(shí)現(xiàn)抽象程度更高的操作和數(shù)據(jù)監(jiān)測(cè)。
【IPC分類】G06F11-25, G01R31-28
【公開號(hào)】CN104714870
【申請(qǐng)?zhí)枴緾N201510135900
【發(fā)明人】丁雪
【申請(qǐng)人】浪潮集團(tuán)有限公司
【公開日】2015年6月17日
【申請(qǐng)日】2015年3月26日