一種混合緩存器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲(chǔ)器件技術(shù)領(lǐng)域，尤其涉及一種混合緩存器。
【背景技術(shù)】
[0002]隨著計(jì)算機(jī)相關(guān)技術(shù)的發(fā)展，計(jì)算機(jī)已經(jīng)應(yīng)用在生活中的方方面面。計(jì)算機(jī)一般是由處理器，存儲(chǔ)器和輸入輸出等部分組成，其中最重要的是處理器和存儲(chǔ)器，處理器用來(lái)處理數(shù)據(jù)，而存儲(chǔ)器用來(lái)緩沖和存儲(chǔ)數(shù)據(jù)。最初的計(jì)算機(jī)存儲(chǔ)結(jié)構(gòu)主要是由處理器和單一的存儲(chǔ)器構(gòu)成，但是隨著集成電路的發(fā)展，處理器的處理數(shù)據(jù)的速度越來(lái)越快，相應(yīng)的雖然存儲(chǔ)器的讀寫速度也在變快，但是處理器I的速度和存儲(chǔ)器的讀寫速度之間的差異越來(lái)越大，也就是說(shuō)數(shù)據(jù)從存儲(chǔ)器傳輸?shù)教幚砥鞯倪^(guò)程中的延遲越來(lái)越大，相應(yīng)的功耗也越來(lái)越大。
[0003]為了解決由于處理器的速度和存儲(chǔ)器讀寫速度之間的差異所帶來(lái)的延時(shí)和功耗問(wèn)題，人們提出了目前廣為應(yīng)用的計(jì)算機(jī)多級(jí)存儲(chǔ)結(jié)構(gòu)，以用于解決由于處理器的速度和存儲(chǔ)器讀寫速度之間的差異所帶來(lái)的延時(shí)和功耗問(wèn)題，人們提出了目前廣為應(yīng)用的計(jì)算機(jī)多級(jí)存儲(chǔ)結(jié)構(gòu)由處理器、片上緩存器、內(nèi)存和片外大容量存儲(chǔ)器構(gòu)成，片上緩存器一般采用靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)實(shí)現(xiàn)，內(nèi)存一般采用動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)實(shí)現(xiàn)，片外大容量存儲(chǔ)器可以為硬盤驅(qū)動(dòng)器(HDD，Hard Disk Driver)，也可以為固態(tài)存儲(chǔ)器(SSD，Solid StateDriver)。在目前的計(jì)算機(jī)系統(tǒng)中片上緩存器、內(nèi)存和片外大容量存儲(chǔ)器中讀取數(shù)據(jù)的速度依次降低，延時(shí)依次增大，讀取數(shù)據(jù)的功耗依次增大，片上緩存器、內(nèi)存和片外大容量存儲(chǔ)器的存儲(chǔ)密度依次增大，相應(yīng)的成本依次減小，因此處理器要讀取片外大容量存儲(chǔ)器中的數(shù)據(jù)時(shí)，一般是先從片外大容量存儲(chǔ)器中把數(shù)據(jù)讀到內(nèi)存中，再把數(shù)據(jù)從內(nèi)存讀到片上緩存器中，最后處理器從片上緩存器中直接讀取數(shù)據(jù)。對(duì)于目前廣為應(yīng)用的計(jì)算機(jī)系統(tǒng)來(lái)說(shuō)，因?yàn)槠暇彺嫫鞯某杀咎?，所以片上緩存器的存?chǔ)密度一般都較小，因此在片上緩存器和內(nèi)存之間就會(huì)有大量的數(shù)據(jù)搬動(dòng)，也就是說(shuō)會(huì)消耗大量的能量，而且由于內(nèi)存是用動(dòng)態(tài)隨機(jī)存儲(chǔ)器實(shí)現(xiàn)，動(dòng)態(tài)隨機(jī)存儲(chǔ)器由于漏電流的存在，存儲(chǔ)的信息會(huì)出現(xiàn)丟失的現(xiàn)象，所以為了保證存儲(chǔ)的信息不丟失，動(dòng)態(tài)隨機(jī)存儲(chǔ)器一般經(jīng)過(guò)一定的周期就會(huì)進(jìn)行自刷新操作，而動(dòng)態(tài)隨機(jī)存儲(chǔ)器的自刷新操作也會(huì)使增加額外的功耗。所以說(shuō)片上緩存器、內(nèi)存和大容量片外存儲(chǔ)器之間的存儲(chǔ)密度比率決定著計(jì)算機(jī)的性能，如果大容量片外存儲(chǔ)器很大，而片上緩存和內(nèi)存很小，那么在大容量片外存儲(chǔ)器和內(nèi)存、片上緩存之間就存在著大量的數(shù)據(jù)搬動(dòng)，這樣處理器在讀寫數(shù)據(jù)時(shí)就會(huì)有大量的延遲，消耗更多的能量。如果增大片上緩存器和內(nèi)存的存儲(chǔ)密度，那么雖然處理器在讀寫數(shù)據(jù)時(shí)的延遲和功耗都減小了，但是卻因?yàn)槠暇彺嫫骱蛢?nèi)存的成本較大，增加了系統(tǒng)的成本，同時(shí)由于內(nèi)存自刷新操作會(huì)帶來(lái)一定的功耗，從而使系統(tǒng)的功耗增大。

【發(fā)明內(nèi)容】

[0004]針對(duì)上述技術(shù)問(wèn)題，本申請(qǐng)?zhí)峁┝艘环N混合存儲(chǔ)器，應(yīng)用于計(jì)算機(jī)的存儲(chǔ)結(jié)構(gòu)中，所述混合存儲(chǔ)器包括:
[0005]動(dòng)態(tài)隨機(jī)存儲(chǔ)器，包括若干個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)芯片；
[0006]非易失性存儲(chǔ)器，包括若干個(gè)非易失性存儲(chǔ)芯片，所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器與所述非易失性存儲(chǔ)器之間為并行結(jié)構(gòu)或串行結(jié)構(gòu)，以用于數(shù)據(jù)的緩存或存儲(chǔ)；
[0007]自學(xué)習(xí)模塊，分別與所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器和所述非易失性存儲(chǔ)器連接，以用于定期檢查學(xué)習(xí)所述計(jì)算機(jī)用戶的操作數(shù)據(jù)和使用習(xí)慣，并根據(jù)學(xué)習(xí)的結(jié)果控制所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器與所述非易失性存儲(chǔ)器之間為并行結(jié)構(gòu)或串行結(jié)構(gòu)；
[0008]較佳的，所述自學(xué)習(xí)模塊根據(jù)學(xué)習(xí)的結(jié)果，將所述計(jì)算機(jī)用戶一段時(shí)間內(nèi)最頻繁訪問(wèn)的數(shù)據(jù)存儲(chǔ)在所述非易失性存儲(chǔ)器之中。
[0009]較佳的，所述自學(xué)模塊設(shè)置在所述混合存儲(chǔ)器內(nèi)部或外部，由硬件電路或軟件實(shí)現(xiàn)。
[0010]較佳的，所述計(jì)算機(jī)的存儲(chǔ)結(jié)構(gòu)還包括處理器和片上緩存，所述混合存儲(chǔ)器通過(guò)所述片上緩存與所述處理器連接，以用于數(shù)據(jù)的緩存或存儲(chǔ)。
[0011]較佳的，所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器與所述非易失性存儲(chǔ)器之間為串行結(jié)構(gòu)時(shí)，所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器通過(guò)所述片上緩存與所述處理器連接，以用于數(shù)據(jù)的緩存或存儲(chǔ)。
[0012]較佳的，所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器與所述非易失性存儲(chǔ)器之間為并行結(jié)構(gòu)時(shí)，所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器和所述非易失性存儲(chǔ)器均通過(guò)所述片上緩存與所述處理器連接，以用于數(shù)據(jù)的緩存或存儲(chǔ)。
[0013]較佳的，所述非易失性存儲(chǔ)器為3D新型非易失性存儲(chǔ)器。
[0014]較佳的，所述動(dòng)態(tài)隨機(jī)存儲(chǔ)器為嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器。
[0015]本發(fā)明還提供了一種計(jì)算機(jī)存儲(chǔ)結(jié)構(gòu)，包括所述的混合存儲(chǔ)器，以用于所述計(jì)算機(jī)數(shù)據(jù)的存儲(chǔ)。
[0016]本發(fā)明還提供了一種最后一級(jí)混合緩存器，包括所述的混合存儲(chǔ)器，以用于所述計(jì)算機(jī)數(shù)據(jù)的緩存。
[0017]綜上所述，由于采用了上述技術(shù)方案，本申請(qǐng)的有益效果有:所述最后一級(jí)混合緩存器中的自學(xué)習(xí)模塊經(jīng)過(guò)一定時(shí)間學(xué)習(xí)當(dāng)前用戶的行為或使用習(xí)慣，根據(jù)當(dāng)前用戶的行為或使用習(xí)慣動(dòng)態(tài)的配置所述最后一級(jí)混合緩存器中的嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器和3D新型非易失性存儲(chǔ)器的結(jié)構(gòu)，從而使系統(tǒng)達(dá)到最優(yōu)的能效；將嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器和3D新型非易失性存儲(chǔ)器混合在一起作為處理器最后一級(jí)緩存，因?yàn)?D新型非易失性存儲(chǔ)器采用3D工藝制造，所以存儲(chǔ)密度可以很大，所以我們可以將和特定用戶一定時(shí)間內(nèi)使用習(xí)慣相關(guān)的大量的數(shù)據(jù)存儲(chǔ)在3D新型非易失性存儲(chǔ)器中，減小了處理器在讀寫該數(shù)據(jù)時(shí)數(shù)據(jù)的搬動(dòng)，從而減小了由于數(shù)據(jù)搬動(dòng)所帶來(lái)的延遲和功耗，同時(shí)在最后一級(jí)混合緩存器中加入一自學(xué)習(xí)模塊，經(jīng)過(guò)一定時(shí)間的定期檢查學(xué)習(xí)，將特定用戶這段時(shí)間最頻繁使用的應(yīng)用程序或數(shù)據(jù)存儲(chǔ)在3D新型非易失性存儲(chǔ)器中，減小了處理器處理這些應(yīng)用程序和數(shù)據(jù)的延遲和功耗。
【附圖說(shuō)明】
[0018]圖1本發(fā)明提出的最后一級(jí)混合緩存器結(jié)構(gòu)；
[0019]圖2本發(fā)明提出的最后一級(jí)混合緩存器串行結(jié)構(gòu)；
[0020]圖3本發(fā)明提出的最后一級(jí)混合緩存器并行結(jié)構(gòu)；
[0021]圖4自學(xué)習(xí)模塊根據(jù)不同用戶的使用習(xí)慣選擇最后一級(jí)混合緩存器的示意圖；
[0022]圖5a和5b自學(xué)習(xí)模塊根據(jù)統(tǒng)一用戶的不同應(yīng)用程序選擇最后一級(jí)混合緩存器的示意圖；
[0023]圖6a和6b自學(xué)習(xí)模塊根據(jù)統(tǒng)一用戶的相同應(yīng)用程序的不同子程序選擇最后一級(jí)混合緩存器的示意圖；
[0024]圖7實(shí)例情況I示意圖；
[0025]圖8實(shí)例情況I示意圖；
[0026]圖9利用本發(fā)明提出的方法實(shí)例的示意圖；
[0027]圖10為因特爾公司提出的計(jì)算機(jī)存儲(chǔ)結(jié)構(gòu)；
[0028]圖11為IBM公司提出的計(jì)算機(jī)存儲(chǔ)結(jié)構(gòu)；
[0029]圖12為美光公司和海力公司提出的計(jì)算機(jī)存儲(chǔ)結(jié)構(gòu)；
[0030]圖13為目前數(shù)據(jù)中心的結(jié)構(gòu)圖；
[0031]圖14利用本發(fā)明提出的最后一級(jí)混合緩存器的數(shù)據(jù)中心示意圖；
[0032]圖15為混合存儲(chǔ)器的串行結(jié)構(gòu)；
[0033]圖16為混合存儲(chǔ)器的并行結(jié)構(gòu)；
[0034]圖17為加入自學(xué)習(xí)模塊的混合存儲(chǔ)器的結(jié)構(gòu)；
[0035]圖18a和18b為自學(xué)習(xí)模塊根據(jù)不同用戶的使用習(xí)慣選擇混合內(nèi)存的示意圖；
[0036]圖19a和19b為自學(xué)習(xí)模塊根據(jù)統(tǒng)一用戶的不同應(yīng)用程序選擇混合內(nèi)存的不意圖；
[0037]圖20a和20b為自學(xué)習(xí)模塊根據(jù)統(tǒng)一用戶的相同應(yīng)用程序的不同子程序選擇混合內(nèi)存的不意圖。
【具體實(shí)施方式】
[0038]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的說(shuō)明。
[0039]一種最后一級(jí)混合緩存器，具體結(jié)構(gòu)如附圖1所示，最后一級(jí)混合緩存器由嵌入式的動(dòng)態(tài)隨機(jī)存儲(chǔ)器6_1、超高存儲(chǔ)密度的3D新型非易失性存儲(chǔ)器6_2和自學(xué)習(xí)模塊6_3組成，其中嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器6_1是由M(M多I)個(gè)嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器芯片組成，3D新型非易失性存儲(chǔ)器6_2是由N(N彡I)個(gè)3D新型非易失性存儲(chǔ)器芯片組成。目前嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器6_1的存儲(chǔ)密度可以達(dá)到很高，比如因特爾在22nm工藝下，每個(gè)嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器6_1芯片的存儲(chǔ)容量可以達(dá)到1Gb，而將在之后的14nm FinFET工藝下，每個(gè)嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器6_1芯片的存儲(chǔ)容量可以達(dá)到幾個(gè)Gb。
[0040]3D新型非易失性存儲(chǔ)器6_2可以為技術(shù)逐漸成熟的