一種基于l結(jié)構(gòu)處理器的寄存器和寄存器操作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于L結(jié)構(gòu)處理器的寄存器和寄存器操作方法。
【背景技術(shù)】
[0002]隨著計算機技術(shù)的發(fā)展，一種新型計算機體系結(jié)構(gòu)-L結(jié)構(gòu)計算機(多核計算機平臺)已被發(fā)明，L結(jié)構(gòu)計算機在不需中斷處理的前提條件下，在同一個處理器中在同一時刻能夠并行與并發(fā)地執(zhí)行多道程序。采用L結(jié)構(gòu)計算機結(jié)構(gòu)的處理器稱為L結(jié)構(gòu)處理器。
[0003]寄存器是處理器的一個十分重要的組成部分，不僅為用戶編制其應(yīng)用軟件系統(tǒng)提供了極大的便利，也為提高處理器的處理速度起到了關(guān)鍵性的作用。在傳統(tǒng)體系結(jié)構(gòu)的處理器中，由于在同一時刻僅有一道程序在執(zhí)行中，故只需設(shè)計一套寄存器即可。然而，在同一時刻能夠并行與并發(fā)地執(zhí)行多道程序的處理器中，即L結(jié)構(gòu)處理器中，寄存器的設(shè)計就成為一個制約系統(tǒng)綜合性能的十分重要的因素。
[0004]如果僅設(shè)置一組寄存器供多道程序共用，顯然不能發(fā)揮多道程序在同一時刻并行與并發(fā)執(zhí)行的優(yōu)勢。如果為每一道可并行與并發(fā)執(zhí)行的程序都設(shè)置一組寄存器，當可并行與并發(fā)執(zhí)行的程序道數(shù)較大時，則需設(shè)置的寄存器的個數(shù)也將較大，顯然是不可行的。再如果硬性規(guī)定一個處理器最大允許并行與并發(fā)執(zhí)行的程序的道數(shù)為N(N> I)并設(shè)置N組寄存器，同樣不能很好地發(fā)揮L結(jié)構(gòu)處理器的優(yōu)勢。

【發(fā)明內(nèi)容】

[0005]針對上述問題，本發(fā)明提供一種基于L結(jié)構(gòu)處理器的寄存器和寄存器操作方法，用較便宜的存儲單元來設(shè)計寄存器，以使L結(jié)構(gòu)處理器基本不限制最大允許并行與并發(fā)執(zhí)行程序的道數(shù)的目的，結(jié)構(gòu)簡單且成本低；進一步的，寄存器的讀操作或?qū)懖僮鞲旖萦行А?br>[0006]為實現(xiàn)上述技術(shù)目的，達到上述技術(shù)效果，本發(fā)明通過以下技術(shù)方案實現(xiàn):
[0007]一種基于L結(jié)構(gòu)處理器的寄存器，其特征在于，包括存儲器單元，控制存儲器單元的讀管理/控制單元和寫管理/控制單元；
[0008]所述存儲器單元包括N個獨立的隨機存取存儲器，N等于在處理器的所有指令中同時請求讀寄存器的最大個數(shù)，每個隨機存取存儲器的讀端口和寫端口可并行操作；
[0009]所述讀管理/控制單元包括一個用于接收請求/發(fā)送已完成讀寄存器操作的程序驅(qū)動器的輸入/輸出端口、N個讀地址輸出端口、N個讀數(shù)據(jù)輸入端口以及相應(yīng)的管理/控制邏輯單元；
[0010]所述寫管理/控制單元包括一個用于接收請求/發(fā)送已完成寫寄存器操作的程序驅(qū)動器的輸入/輸出端口、一個寫地址輸出端口、一個寫數(shù)據(jù)輸出端口、以及相應(yīng)的控制邏輯單元。
[0011]優(yōu)選，所述隨機存取存儲器的深度等于處理器最大允許并行/并發(fā)執(zhí)行的程序道數(shù)與每道程序允許使用的最大寄存器個數(shù)的乘積，所述隨機存取存儲器的寬度等于寄存器的最大位數(shù)。
[0012]一種基于L結(jié)構(gòu)處理器的寄存器的操作方法，其特征在于，讀操作步驟如下:
[0013]SOl:若L結(jié)構(gòu)處理器的寄存器讀管理/控制單元的當前程序驅(qū)動器要求讀寄存器操作，轉(zhuǎn)步驟S02 ;否則，在下一個新的程序驅(qū)動器到達該寄存器讀管理/控制單元時轉(zhuǎn)步驟 SOl ；
[0014]S02:從L結(jié)構(gòu)處理器的寄存器讀管理/控制單元的當前程序驅(qū)動器中取得該程序驅(qū)動器所需要讀取的η (η ( N)個寄存器的編號；
[0015]S03:在每個寄存器編號的前面并置上該道程序的程序道號，形成η個隨機存取存儲器的地址；
[0016]S04:依據(jù)步驟S03得出的η個隨機存取存儲器的地址，依次分別發(fā)送給η個隨機存取存儲器讀地址寄存器，同時啟動該η個隨機存取存儲器的讀操作，以同時讀取η個數(shù)據(jù)；
[0017]S05:將由步驟S04讀取的η個數(shù)據(jù)寫入到當前程序驅(qū)動器指定的η個單元中，在下一個新的程序驅(qū)動器到達該寄存器讀管理/控制單元時轉(zhuǎn)步驟S01。
[0018]寫操作步驟如下:
[0019]Sll:若L結(jié)構(gòu)處理器的寄存器寫管理/控制單元的當前程序驅(qū)動器要求寫寄存器操作，轉(zhuǎn)步驟S12 ;否則，在下一個新的程序驅(qū)動器到達該寄存器寫管理/控制單元時轉(zhuǎn)步驟 Sll ；
[0020]S12:從L結(jié)構(gòu)處理器的寄存器寫管理/控制單元的當前程序驅(qū)動器中取得該程序驅(qū)動器所需要寫回的數(shù)據(jù)；
[0021]S13:從L結(jié)構(gòu)處理器的寄存器寫管理/控制單元的當前程序驅(qū)動器中取得該程序驅(qū)動器所需要寫回的寄存器的編號；
[0022]S14:在該寄存器序號的前面并置上該道程序的程序道號，形成一個隨機存取存儲器的地址；
[0023]S15:將由步驟S12得到的寫回數(shù)據(jù)與步驟S14得到的寫回地址分配給所有的隨機存取存儲器；同時啟動N個隨機存取存儲器的寫操作，以同時將需要寫回的數(shù)據(jù)寫回到所有的隨機存取存儲器的指定的地址單元中；在下一個新的程序驅(qū)動器到達該寄存器寫管理/控制單元時轉(zhuǎn)步驟SI I。
[0024]用較便宜的隨機存取存儲器(RAM)來設(shè)計寄存器，為解決在同一時刻讀/寫多個“寄存器”數(shù)據(jù)的目的，采用多個可并行操作的、多端口的RAM模塊來保存多套寄存器的內(nèi)容；根據(jù)處理器所有指令中同時需要讀取寄存器數(shù)據(jù)的最大個數(shù)來確定生成“寄存器”副本的個數(shù)；為了保證數(shù)據(jù)的一致性，一個需寫回‘“寄存器”的數(shù)據(jù)將被同時寫回到所有的“寄存器”副本中。
[0025]本發(fā)明的有益效果是:用較便宜的存儲單元來設(shè)計寄存器，以使L結(jié)構(gòu)處理器基本不限制最大允許并行與并發(fā)執(zhí)行程序的道數(shù)的目的，結(jié)構(gòu)簡單且成本低；進一步的，寄存器的讀操作或?qū)懖僮鞲旖萦行А?br>【具體實施方式】
[0026]下面結(jié)合具體的實施例對本發(fā)明技術(shù)方案作進一步的詳細描述，以使本領(lǐng)域的技術(shù)人員可以更好的理解本發(fā)明并能予以實施，但所舉實施例不作為對本發(fā)明的限定。
[0027]一種基于L結(jié)構(gòu)處理器的寄存器，包括存儲器單元，控制存儲器單元的讀管理/控制單元和寫管理/控制單元，每個單元都包括對應(yīng)的接口，各個單元的具體介紹如下:
[0028]所述存儲器單元包括N個獨立的隨機存取存儲器即RAM模塊，N等于在處理器的所有指令中同時請求讀寄存器的最大個數(shù)，每個隨機存取存儲器有一個讀端口和一個寫端口且讀端口和寫端口可并行操作，每個端口都由一組數(shù)據(jù)、地址等信號線組成。
[0029]需說明的是，根據(jù)處理器的所有指令中同時需要讀取寄存器數(shù)據(jù)的最大個數(shù)來確定生成“寄存器”副本的個數(shù)，以此達到可在同一時刻讀/寫多個“寄存器”數(shù)據(jù)的目的。但是，當RAM模塊有多個讀端口時，RAM模塊的個數(shù)可以相應(yīng)的降低，例如，當處理器的所有指令中同時需要讀取寄存器數(shù)據(jù)的最大個數(shù)等于2時，可用一個雙讀端口 RAM來實現(xiàn)。
[0030]為了保證數(shù)據(jù)的一致性，一個需寫回“寄存器”的數(shù)據(jù)將被同時寫回到所有的“寄存器”副本中，當處理器的所有指令中同時請求寫寄存器的最大個數(shù)大于I時，則要求每個RAM模塊寫端口的個數(shù)也大于I。
[0031]優(yōu)選，隨機存取存儲器的深度等于處理器最大允許并行/并發(fā)執(zhí)行的程序道數(shù)與每道程序允許使用的最大寄存器個數(shù)的乘積，隨機存取存儲器的寬度等于寄存器的最大位數(shù)。
[0032]所述讀管理/控制單元包括一個用于接收請求/發(fā)送已完成讀寄存器操作的程序驅(qū)動器的輸入/輸出端口、N個讀地址輸出端口、N個讀數(shù)據(jù)輸入端口以及相應(yīng)的管理/控制邏輯單元。其主要功能是:
[0033]1.接收請求讀寄存器操作的程序驅(qū)動器(簡稱ro);
[0034]2.從上述H)的指定處取得η (η < N)個待讀寄存器的編號；
[0035]3.從上述H)的指定處取得程序道號；
[0036]4.將上述η個寄存器編號與程序道號組合成η個RAM模塊的讀地址；
[0037]5.將上述η個RAM模塊的讀地址發(fā)送給η個相應(yīng)的RAM模塊；
[0038]6.啟動上述η個RAM模塊的讀操作；
[0039]7.將讀出的η個數(shù)據(jù)寫回到F1D中η個事先指定的單元中；
[0040]8.將上述完成讀寄存器操作的H)返回給某個事先指定的處理器功能部件進行下一步的處理。
[0041]所述寫管理/控制單元包括一個用于接收請求/發(fā)送已完成寫寄存器操作的程序驅(qū)動器的輸入/輸出端口、一個寫地址輸出端口、一個寫數(shù)據(jù)輸出端口、以及相應(yīng)的控制邏輯單元。其主要功能是:
[0042]1.接收請求寫寄存器操作的程序驅(qū)動器ro ;
[0043]2.從上述ro的指定處取得待寫寄存器的編號和待寫入的數(shù)據(jù)；
[0044]3.從上述ro的指定處取得程序道號；
[0045]4.將上述寄存器編號與程序道號組合成一個RAM模塊的寫地址；
[0046]5.將上述RAM模塊的寫地址發(fā)送給相應(yīng)的RAM模塊；
[0047]6.啟動上述RAM模塊的寫操作；
[0048]7.將上述完成寫寄存器操作的H)返回給某個事先指定的處理器功能部件進行下一步的處理。
[0049]在L結(jié)構(gòu)處理器的各功能部件之間傳遞的信息/數(shù)據(jù)主要是程序驅(qū)動器PD，一個程序驅(qū)動器ro包含有驅(qū)動一道程序執(zhí)行所需要的所有信息，包括當前指令的信息，其中，指令信息包括當前指令所要求執(zhí)行的操作的信息。
[0050]如果該條指令需要進行讀寄存器操作，則該條指令的信息亦包括讀寄存器的個數(shù)、編號及讀出的寄存器內(nèi)容的存放處等信息；如果該指令需要進行寫