異構(gòu)多核的SoC設(shè)計(jì)評(píng)估系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及計(jì)算機(jī)應(yīng)用技術(shù)，特別是涉及一種異構(gòu)多核的SoC設(shè)計(jì)評(píng)估系統(tǒng)。
【背景技術(shù)】
[0002] 隨著芯片制造工藝技術(shù)的不斷發(fā)展，以及當(dāng)今社會(huì)對(duì)于芯片多功能、高效、低能、 易攜帶的需求越來(lái)越高，以往一味追求高頻率、高容量、同構(gòu)多核的芯片已經(jīng)遇到瓶頸。為 了適應(yīng)新時(shí)代對(duì)集成電路的新需求，國(guó)際半導(dǎo)體技術(shù)藍(lán)圖（InternationalTechnology RoadmapforSemiconductors，ITRS)提出 了行業(yè)新的發(fā)展目標(biāo)--"MorethanMoore"。 ITRS認(rèn)為集成電路的發(fā)展不應(yīng)該僅僅局限于"摩爾定律"，一味追求提高芯片的容量或減小 芯片的體積，而更應(yīng)該著眼于利用不同的方法為消費(fèi)者提供更多的附加價(jià)值，要向"越來(lái)越 多元化"的方向發(fā)展。
[0003] 由此，面向應(yīng)用領(lǐng)域的異構(gòu)多核處理器芯片體現(xiàn)出其特殊的優(yōu)越性一一面向應(yīng)用 領(lǐng)域計(jì)算特點(diǎn)有針對(duì)性的進(jìn)行優(yōu)化，異構(gòu)多核體系結(jié)構(gòu)保證各個(gè)核"揚(yáng)長(zhǎng)避短"，同時(shí)互相 配合，提高性能，降低功耗，使芯片的功能越來(lái)越強(qiáng)大，且實(shí)現(xiàn)的代價(jià)越來(lái)越小。
[0004] 異構(gòu)多核的SoC體系結(jié)構(gòu)設(shè)計(jì)所涉及到的技術(shù)、軟件和流程十分繁雜。如果僅僅 依靠設(shè)計(jì)人員手工串聯(lián)，不僅工作效率極低，并且極其容易出現(xiàn)錯(cuò)誤。特別是當(dāng)設(shè)計(jì)空間定 義較大時(shí)，在合理的時(shí)間里人工完成探索工作是不可能的。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明提供的異構(gòu)多核的SoC設(shè)計(jì)評(píng)估系統(tǒng)，可以極大程度上的輔助設(shè)計(jì)人員完 成SoC體系結(jié)構(gòu)的設(shè)計(jì)和評(píng)估工作。
[0006] 根據(jù)本發(fā)明的一方面，提供一種異構(gòu)多核的SoC設(shè)計(jì)評(píng)估系統(tǒng)，包括：
[0007] 組件抽象建模模塊，用于對(duì)總線的主從組件進(jìn)行抽象建模，其中，所述主從組件包 括協(xié)處理器；設(shè)計(jì)空間定義模塊，用于根據(jù)片上系統(tǒng)SoC設(shè)計(jì)需求設(shè)置各個(gè)變量和所述各 個(gè)變量對(duì)應(yīng)的取值范圍；性能指標(biāo)評(píng)估模塊，用于根據(jù)所述各個(gè)變量和所述取值范圍構(gòu)建 第一SoC結(jié)構(gòu)，并對(duì)所述第一SoC結(jié)構(gòu)進(jìn)行仿真評(píng)估和綜合評(píng)估，從而獲取所述SoC的性能 指標(biāo)；模型訓(xùn)練與探索模塊，用于利用所述性能指標(biāo)和所述各個(gè)變量，通過(guò)機(jī)器學(xué)習(xí)算法進(jìn) 行模型訓(xùn)練，獲得預(yù)測(cè)模型或分類(lèi)模型；體系結(jié)構(gòu)尋優(yōu)模塊，用于利用所述預(yù)測(cè)模型或所述 分類(lèi)模型選取第二SoC結(jié)構(gòu)。
[0008] 本發(fā)明實(shí)施例提供的異構(gòu)多核的SoC設(shè)計(jì)評(píng)估系統(tǒng)，通過(guò)SoC設(shè)計(jì)需求設(shè)置各個(gè) 變量和各個(gè)變量對(duì)應(yīng)的取值范圍，根據(jù)各個(gè)變量和取值范圍構(gòu)建第一SoC結(jié)構(gòu)，并對(duì)所述 第一SoC結(jié)構(gòu)進(jìn)行仿真評(píng)估和綜合評(píng)估，從而獲取所述SoC的性能指標(biāo)，利用性能指標(biāo)和各 個(gè)變量，通過(guò)機(jī)器學(xué)習(xí)算法進(jìn)行模型訓(xùn)練，獲得預(yù)測(cè)模型或分類(lèi)模型，利用預(yù)測(cè)模型或分類(lèi) 模型選取第二SoC結(jié)構(gòu)，從而可以極大程度的輔助設(shè)計(jì)人員完成SoC體系結(jié)構(gòu)的設(shè)計(jì)和評(píng) 估。
【附圖說(shuō)明】
[0009] 圖1為本發(fā)明實(shí)施例提供的異構(gòu)多核的SoC設(shè)計(jì)評(píng)估系統(tǒng)示意圖；
[0010] 圖2為本發(fā)明實(shí)施例提供的抽象建模的協(xié)處理器模型示意圖；
[0011] 圖3為本發(fā)明實(shí)施例提供的第一SoC拓?fù)浣Y(jié)構(gòu)的示意圖；
[0012] 圖4為本發(fā)明實(shí)施例提供的性能指標(biāo)評(píng)估|吳塊的不意圖。
【具體實(shí)施方式】
[0013] 下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例提供的異構(gòu)多核的SoC設(shè)計(jì)評(píng)估系統(tǒng)進(jìn)行詳細(xì)描 述。
[0014]圖1為本發(fā)明實(shí)施例提供的異構(gòu)多核的SoC設(shè)計(jì)評(píng)估系統(tǒng)示意圖。
[0015] 參照?qǐng)D1，系統(tǒng)包括組件抽象建模模塊10、設(shè)計(jì)空間定義模塊20、性能指標(biāo)評(píng)估模 塊30、模型訓(xùn)練與探索模塊40和體系結(jié)構(gòu)尋優(yōu)模塊50。
[0016] 組件抽象建模模塊10,用于對(duì)總線的主從組件進(jìn)行抽象建模，其中，主從組件包括 協(xié)處理器、內(nèi)部外部存儲(chǔ)單元和高速10等功能性部件。
[0017] 這里，組件抽象建模模塊10的原則是注重模型接口的可連接性和內(nèi)部參數(shù)的靈 活配置性，忽略?xún)?nèi)部具體功能的實(shí)現(xiàn)細(xì)節(jié)。具體而言，組件抽象建模模塊10需具有以下特 點(diǎn)：（1)暴露靈活配置的接口，方便模型快速接入SoC體系結(jié)構(gòu)，例如總線數(shù)據(jù)位寬和ID寬 度需要支持靈活的配置；同時(shí)為各組件的接口提供IP-XACT類(lèi)似的接口標(biāo)準(zhǔn)描述文件，以 方便靈活接入SoC體系結(jié)構(gòu)，減少手工連接的工作負(fù)擔(dān)，降低錯(cuò)誤率；（2)屏蔽組件內(nèi)部的 功能實(shí)現(xiàn)細(xì)節(jié)，以加快仿真評(píng)估速度，同時(shí)降低抽象模型的開(kāi)發(fā)難度，例如協(xié)處理器的抽象 模型，可以模糊內(nèi)部具體每個(gè)復(fù)雜功能部件的實(shí)現(xiàn)細(xì)節(jié)；(3)根據(jù)各個(gè)組件的性能指標(biāo)，配 置組件內(nèi)部參數(shù)，描述其數(shù)據(jù)處理能力，例如協(xié)處理器的抽象模型，不僅對(duì)接口的讀寫(xiě)延遲 進(jìn)行描述，同時(shí)對(duì)于不同計(jì)算模式、計(jì)算量和計(jì)算粒度的數(shù)據(jù)吞吐率等性能進(jìn)行描述；(4) 雖然抽象模型主要應(yīng)用于體系結(jié)構(gòu)探索期，可以犧牲一定的精準(zhǔn)度，保證探索的速度，以使 整個(gè)設(shè)計(jì)評(píng)估工作可以在合理的時(shí)間內(nèi)完成。但是，抽象模型同樣需要保證足夠的精準(zhǔn)度， 使動(dòng)態(tài)仿真評(píng)估的結(jié)果具有可參考性，為體系結(jié)構(gòu)優(yōu)化提供可靠的依據(jù)。否則，過(guò)大的誤差 將導(dǎo)致此工作的意義喪失。
[0018] 設(shè)計(jì)空間定義模塊20,用于根據(jù)SoC設(shè)計(jì)需求設(shè)置各個(gè)變量和各個(gè)變量對(duì)應(yīng)的取 值范圍。
[0019] 這里，根據(jù)異構(gòu)多核SoC的設(shè)計(jì)需求和實(shí)際工程的實(shí)現(xiàn)能力，設(shè)置各個(gè)變量和所 述各個(gè)變量對(duì)應(yīng)的取值范圍，從而確定設(shè)計(jì)空間。
[0020] 性能指標(biāo)評(píng)估模塊30,用于根據(jù)所述各個(gè)變量和所述取值范圍構(gòu)建第一SoC結(jié) 構(gòu)，并對(duì)所述第一SoC結(jié)構(gòu)進(jìn)行仿真評(píng)估和綜合評(píng)估，從而獲取所述SoC的性能指標(biāo)。
[0021] 這里，仿真評(píng)估是通過(guò)仿真軟件，利用本系統(tǒng)的測(cè)試基準(zhǔn)模塊和監(jiān)聽(tīng)模塊收集SoC 體系結(jié)構(gòu)仿真過(guò)程中的性能指標(biāo)，性能指標(biāo)包括：SoC運(yùn)行benchmark時(shí)，SoC系統(tǒng)的工作 時(shí)間；SoC運(yùn)行benchmark時(shí)，協(xié)處理器的工作時(shí)間；SoC總線吞吐率和使用率；關(guān)鍵路徑的 1atency;外部高速存儲(chǔ)器總線接口的訪問(wèn)沖突次數(shù)等。
[0022] 綜合評(píng)估是以確定的工藝庫(kù)，配合時(shí)序約束完成邏輯綜合，估計(jì)SoC的時(shí)序、面積 與功耗。具體為：⑴對(duì)于不變量的組件，例如主控處理器、協(xié)處理器、DMA控制器、低速10 等，提前離線綜合評(píng)估，統(tǒng)計(jì)面積和功耗；(2)對(duì)于非探索重點(diǎn)的組件，其結(jié)構(gòu)變化種類(lèi)不 多，例如主控處理器配置協(xié)處理器的AXImatrix組件，其slaveport個(gè)數(shù)由協(xié)處理器的 個(gè)數(shù)決定，除此之外位寬頻率等參數(shù)均為不變量，提前離線綜合評(píng)估，統(tǒng)計(jì)面積和功耗；（3) 對(duì)于探索重點(diǎn)的組件，其結(jié)構(gòu)和個(gè)數(shù)變化種類(lèi)繁多，例如跨時(shí)鐘頻率和數(shù)據(jù)位寬的總線橋， 單獨(dú)在線綜合評(píng)估，統(tǒng)計(jì)面積和功耗；(4)SoC體系結(jié)構(gòu)整體的面積和功耗評(píng)估，通過(guò)各個(gè) 小組件的相關(guān)性能指標(biāo)加和估計(jì)而得，同時(shí)依據(jù)實(shí)驗(yàn)和工程經(jīng)驗(yàn)，補(bǔ)充修正系數(shù)。這樣的做 法難免會(huì)造成評(píng)估精度的損失，但是在評(píng)估速度上的提高是非常顯著的。這在體系結(jié)構(gòu)的 探索期，是完全可以接受的權(quán)衡；（5)鑒于SoC體系結(jié)構(gòu)參數(shù)組合之間的獨(dú)立性，系統(tǒng)通過(guò) 多進(jìn)程并行綜合評(píng)估，加速整個(gè)綜合評(píng)估流程。
[0023] 模型訓(xùn)練與探索模塊40,用于利用性能指標(biāo)和各個(gè)變量，通過(guò)機(jī)器學(xué)習(xí)算法進(jìn)行 模型訓(xùn)練，獲得預(yù)測(cè)模型或分類(lèi)模型。
[0024] 這里，預(yù)測(cè)模型可以是例如，但不限于，具體為M5P回歸模型；分類(lèi)模型可以是例 如，但不限于，具體為rankboost分類(lèi)模型。
[0025] 體系結(jié)構(gòu)尋優(yōu)模塊50,用于利用預(yù)測(cè)模型或分類(lèi)模型選取第二SoC結(jié)構(gòu)。
[0026] 這里，利用預(yù)測(cè)模型或分類(lèi)模型快速探索更大的設(shè)計(jì)空間，并從第一SoC結(jié)構(gòu)中 尋優(yōu)選取滿(mǎn)足各種性能指標(biāo)的第二SoC結(jié)構(gòu)。
[0027] 圖2為本發(fā)明實(shí)施例提供的抽象建模的協(xié)處理器模型示意圖。
[0028] 參照?qǐng)D2,抽象建模的協(xié)處理器包括寄存器配置單元11、直接內(nèi)存訪問(wèn)數(shù)據(jù)傳輸 單元12、計(jì)算功能模擬單元13、主設(shè)備接口單元14。
[0029] 寄存器配置單元11，用于對(duì)寄存器進(jìn)行配置。
[0030] 這里，寄存器配置單元11是協(xié)處理器的功能寄存器單元，由主控處理器配置。寄 存器配置單元11包括一系列直接內(nèi)存訪問(wèn)OirectMemoryAccess，DMA)數(shù)據(jù)傳輸單元12 的功能寄存器，例如DMA傳輸起始地址，傳輸數(shù)據(jù)量，目的地址，地址變化方式等。計(jì)算功能 模擬單元13的先入先出（FirstInputFirstOutput，F(xiàn)IFO)單元存儲(chǔ)了計(jì)算功能單元在 協(xié)處理器一次啟動(dòng)工作過(guò)程中所需要順序執(zhí)行的數(shù)據(jù)計(jì)算和數(shù)據(jù)搬運(yùn)的所有命令。主設(shè)備 接口單元14的寄存器，用于協(xié)處理器傳輸同步消息。一系列協(xié)處理器控制寄存器，例如中 斷寄存器、協(xié)處理器狀態(tài)寄存器、協(xié)處理器啟動(dòng)/停止寄存器等。
[0031] 這里，直接內(nèi)存訪問(wèn)數(shù)據(jù)傳輸單元12主要用于在外部存儲(chǔ)器與片內(nèi)存儲(chǔ)器之間 傳輸大規(guī)模的數(shù)據(jù)。
[0032] 計(jì)算功能模