例如一級(jí)（LI)內(nèi)部高速緩存或多個(gè)級(jí)別的內(nèi)部高速緩存。在一些實(shí) 施例中，系統(tǒng)可以包括內(nèi)部高速緩存和在核心和/或處理器外部的外部高速緩存的組合。 可替換地，所有高速緩存都可以在核心和/或處理器外部。
[0120] 圖5是根據(jù)本發(fā)明的實(shí)施例的單核處理器和具有集成存儲(chǔ)器控制器和圖形的多 核處理器500的框圖。圖5中的實(shí)線框示出了具有單個(gè)核心502A、系統(tǒng)代理510、一個(gè)或多 個(gè)總線控制器單元516的集合的處理器500,而虛線框的添加示出了具有多個(gè)核心502A-N、 在系統(tǒng)代理單元510中的一個(gè)或多個(gè)集成存儲(chǔ)器控制器單元514的集合、和集成圖形邏輯 508的可選的處理器500。
[0121] 存儲(chǔ)器層次結(jié)構(gòu)包括在核心內(nèi)的一個(gè)或多個(gè)級(jí)別的高速緩存、一個(gè)或多個(gè)共享高 速緩存單元506或共享高速緩存單元506的集合，和耦合到集成存儲(chǔ)器控制器單元514的 集合的外部存儲(chǔ)器（未示出）。所述共享高速緩存單元506的集合可以包括一個(gè)或多個(gè)中 級(jí)高速緩存，例如，二級(jí)（L2)、三級(jí)（L3)、四級(jí)（L4)或其它級(jí)高速緩存、最后一級(jí)高速緩存 (LLC)、和/或其組合。雖然在一個(gè)實(shí)施例中基于環(huán)的互連單元512使集成圖形邏輯508、共 享高速緩存單元506的集合和系統(tǒng)代理單元510互連，但是可選的實(shí)施例可以使用任何數(shù) 量的公知技術(shù)以用于使這樣的單元互連。
[0122] 在一些實(shí)施例中，核心502A-N中的一個(gè)或多個(gè)能夠進(jìn)行多線程。
[0123] 系統(tǒng)代理510包括協(xié)調(diào)并操作核心502A-N的那些部件。系統(tǒng)代理單元510可以 包括例如功率控制單元（P⑶）和顯示單元。P⑶可以是或包括調(diào)節(jié)核心502A-N和集成圖 形邏輯508的功率狀態(tài)所需的邏輯和部件。顯示單元用于驅(qū)動(dòng)一個(gè)或多個(gè)外部連接的顯示 器。
[0124] 核心502A-N從架構(gòu)和/或指令集的方面來(lái)說(shuō)可以是同構(gòu)的或異構(gòu)的。例如，核心 502A-N中的一些可以是有序的，而其它核心是亂序的。作為另一示例，核心502A-N中的兩 個(gè)或更多個(gè)可能能夠執(zhí)行相同的指令集，而其它核心可能能夠執(zhí)行該指令集的子集或不同 的指令集。
[0125] 處理器可以是通用處理器，例如，從Santa Clara, Calif的Intel公司可得到的 Core? i3、i5、i7、2Duo 和 Quad、Xeon?、Itanium?、XScale?或 StrongARM ?處理器?？商?換地，處理器可以來(lái)自另一公司，例如，ARM Holdings, Ltd、MIPS等。處理器可以是專用處 理器，例如，網(wǎng)絡(luò)或通信處理器、壓縮引擎、圖形處理器、協(xié)處理器、嵌入式處理器等。處理器 可以在一個(gè)或多個(gè)芯片上實(shí)現(xiàn)。處理器500可以是一個(gè)或多個(gè)襯底的一部分和/或可以使 用多種處理技術(shù)（例如，BiCMOS、CMOS或NM0S)中的任何在一個(gè)或多個(gè)襯底上實(shí)現(xiàn)。
[0126] 圖6-圖8是適合于包括處理器500的示例性系統(tǒng)，而圖9是可以包括核心502中 的一個(gè)或多個(gè)的示例性芯片上系統(tǒng)（SoC)。對(duì)膝上型計(jì)算機(jī)、桌上型計(jì)算機(jī)、手持PC、個(gè)人 數(shù)字助理、工程工作站、服務(wù)器、網(wǎng)絡(luò)設(shè)備、網(wǎng)絡(luò)集線器、交換機(jī)、嵌入式處理器、數(shù)字信號(hào)處 理器（DSP)、圖形設(shè)備、視頻游戲設(shè)備、機(jī)頂盒、微控制器、蜂窩電話、便攜式媒體播放器、手 持設(shè)備和各種其它電子設(shè)備的領(lǐng)域公知的其它系統(tǒng)設(shè)計(jì)和配置也是適當(dāng)?shù)?。通常，能夠?并處理器和/或如本文公開的其它執(zhí)行邏輯的種類繁多的系統(tǒng)或電子設(shè)備通常是適當(dāng)?shù)摹?br>[0127] 現(xiàn)在參考圖6,示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)600的框圖。系統(tǒng)600可以 包括耦合到圖形存儲(chǔ)器控制器集線器（GMCH)620的一個(gè)或多個(gè)處理器610、615。在圖6中 用虛線表示額外的處理器615的可選的性質(zhì)。
[0128] 每一個(gè)處理器610、615可以是處理器500的某個(gè)版本。然而，應(yīng)注意，集成圖形邏 輯和集成存儲(chǔ)器控制器單元不可能存在于處理器610、615中。圖6示出了 GMCH 620可以 耦合到存儲(chǔ)器640,存儲(chǔ)器640可以是例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)。對(duì)于至少一個(gè)實(shí) 施例，DRAM可以與非易失性高速緩存相關(guān)聯(lián)。
[0129] GMCH 620可以是芯片組或芯片組的一部分。GMCH 620可以與處理器610、615通 信，并控制在處理器610、615和存儲(chǔ)器640之間的交互。GMCH 620也可以充當(dāng)在處理器 610、615和系統(tǒng)600的其它元件之間的加速總線接口。對(duì)于至少一個(gè)實(shí)施例，GMCH 620經(jīng) 由多分支總線（例如，前端總線（FSB)695)與處理器610、615通信。
[0130] 此外，GMCH 620耦合到顯示器645 (例如，平板顯示器）。GMCH 620可以包括集成 圖形加速器。GMCH 620進(jìn)一步耦合到輸入/輸出（I/O)控制器集線器（ICH) 650,其可以用 于將各種外圍設(shè)備耦合到系統(tǒng)600。例如在圖6的實(shí)施例中示出的是外部圖形設(shè)備660,其 可以是耦合到ICH 650連同另一外圍設(shè)備670的分立的圖形設(shè)備。
[0131] 可替換地，額外或不同的處理器也可以存在于系統(tǒng)600中。例如，額外的處理器 615可以包括與處理器610相同的額外的處理器、與處理器610異構(gòu)或非對(duì)稱的額外的處 理器、加速器（例如，圖形加速器或數(shù)字信號(hào)處理（DSP)單元）、現(xiàn)場(chǎng)可編程門陣列或任何 其它處理器。從有價(jià)值的度量一一包括架構(gòu)、微架構(gòu)、熱、功率消耗特征等一一的范圍方面， 在物理資源610、615之間可能存在各種差異。這些差異可以有效地表明其自身作為處理器 610、615當(dāng)中的非對(duì)稱性和異構(gòu)性。對(duì)于至少一個(gè)實(shí)施例，各種處理器610、615可以存在于 同一管芯封裝中。
[0132] 現(xiàn)在參考圖7,示出了根據(jù)本發(fā)明的實(shí)施例的第二系統(tǒng)700的框圖。如圖7所示， 多處理器系統(tǒng)700是點(diǎn)對(duì)點(diǎn)互連系統(tǒng)，并包括經(jīng)由點(diǎn)對(duì)點(diǎn)互連750耦合的第一處理器770 和第二處理器780。處理器770和780中的每一個(gè)可以是一些版本的處理器500作為處理 器610、615中的一個(gè)或多個(gè)。
[0133] 雖然只示出了兩個(gè)處理器770、780,但是應(yīng)理解，本公開的范圍并不被這樣限制。 在其它實(shí)施例中，一個(gè)或多個(gè)額外的處理器可以存在于給定的處理器中。
[0134] 處理器770和780被示為分別包括集成存儲(chǔ)器控制器單元772和782。處理器770 還包括點(diǎn)對(duì)點(diǎn)（P-P)接口 776和778作為其總線控制器單元的部分；類似地，第二處理器 780包括P-P接口 786和788。處理器770、780可以使用P-P接口電路778、788經(jīng)由點(diǎn)對(duì) 點(diǎn)（P-P)接口 750交換信息。如圖7所示，MC 772和782將處理器耦合到可以是在本地 附接到相應(yīng)的處理器的主存儲(chǔ)器的部分的相應(yīng)的存儲(chǔ)器，即存儲(chǔ)器732和存儲(chǔ)器734。
[0135] 處理器770、780每一個(gè)可以經(jīng)由單獨(dú)的P-P接口 752、754使用點(diǎn)對(duì)點(diǎn)接口電路 776、794、786、798與芯片組790交換信息。芯片組790也可以經(jīng)由高性能圖形接口 739與 高性能圖形電路738交換信息。
[0136] 共享高速緩存（未示出）可以包括在處理器中或在兩個(gè)處理器的外部，然而經(jīng)由 P-P連接與處理器連接，使得如果處理器被置為低功率模式中，任一個(gè)或兩個(gè)處理器的本地 高速緩存信息可以存儲(chǔ)在共享高速緩存中。
[0137] 芯片組790可以經(jīng)由接口 796耦合到第一總線716。在一個(gè)實(shí)施例中，第一總線 716可以是外圍部件互連（PIC)總線或諸如快速PCI總線或另一第三代I/O互連總線的總 線，但是本公開的范圍并不被如此限制。
[0138] 如圖7所不，各種I/O設(shè)備714可以親合到第一總線716,連同將第一總線716親 合到第二總線720的總線橋718。在一個(gè)實(shí)施例中，第二總線720可以是低引腳計(jì)數(shù)（LPC) 總線。在一個(gè)實(shí)施例中，各種設(shè)備可以耦合到第二總線720,所述各種設(shè)備包括例如鍵盤和 /或鼠標(biāo)722、通信設(shè)備727和存儲(chǔ)單元728例如，磁盤驅(qū)動(dòng)器或可以包括指令/代碼和數(shù)據(jù) 730的其它大容量存儲(chǔ)設(shè)備。此外，音頻I/O 724可以耦合到第二總線720。注意，其它架 構(gòu)是可能的。例如，不是圖7的點(diǎn)對(duì)點(diǎn)架構(gòu)，系統(tǒng)可以實(shí)現(xiàn)多分支總線或其它這樣的架構(gòu)。
[0139] 現(xiàn)在參考圖8,示出了根據(jù)本發(fā)明的實(shí)施例的第三系統(tǒng)800的框圖。在圖7和8中 的相似元件承載相似的附圖標(biāo)記，并且圖7的某些方面從圖8省略，以便避免使圖8的其它 方面難理解。
[0140] 圖8示出了處理器870、880可以分別包括集成存儲(chǔ)器和I/O控制邏輯（"CL")872 和882。對(duì)于至少一個(gè)實(shí)施例，CL 872、882可以包括集成存儲(chǔ)器控制器單元，例如，上面關(guān) 于圖5和圖7描述的集成存儲(chǔ)器控制器單元。此外，CL 872、882還可以包括I/O控制邏輯。 圖8示出了不僅存儲(chǔ)器832、834耦合到CL 872、882,以及I/O設(shè)備814也耦合到控制邏輯 872、882。舊版I/O設(shè)備815耦合到芯片組890。
[0141] 現(xiàn)在參考圖9,示出了根據(jù)本發(fā)明的實(shí)施例的SoC 900的框圖。圖5中的相似元 件承載相似的附圖標(biāo)記。此外，虛線框是在更高級(jí)的SoC上的可選的特征。在圖9中，互連 單元902耦合到：包括一個(gè)或多個(gè)核心502A-N的集合和共享高速緩存單元906的應(yīng)用處理 器910 ;系統(tǒng)代理單元910 ;總線控制器單元516 ;集成存儲(chǔ)器控制器單元514 ;-個(gè)或多個(gè) 媒體處理器920的集合，媒體處理器920可以包括集成圖形邏輯508、用于提供靜止和/或 視頻攝像機(jī)功能的圖像處理器924、用于提供硬件音頻加速的音頻處理器926、以及用于提 供視頻編碼/解碼加速的視頻處理器928 ;靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM)單元930 ;直接存儲(chǔ) 器存?。―MA)單元932 ;以及用于耦合到一個(gè)或多個(gè)外部顯示器的顯示單元940。
[0142] 圖10示出了包含可以根據(jù)一個(gè)實(shí)施例執(zhí)行至少一個(gè)指令的中央處理單元（CPU) 和圖形處理單元（GPU)的處理器。在一個(gè)實(shí)施例中，用于根據(jù)至少一個(gè)實(shí)施例執(zhí)行操作的 指令可以由CPU執(zhí)行。在另一實(shí)施例中，指令可以由GPU執(zhí)行。在又一實(shí)施例中，可以通過(guò) 由GPU和CPU執(zhí)行的操作的組合來(lái)執(zhí)行指令。例如，在一個(gè)實(shí)施例中，根據(jù)一個(gè)實(shí)施例的指 令可以被接收和解碼用于在GPU上執(zhí)行。然而，在解碼的指令內(nèi)的一個(gè)或多個(gè)操作可以由 (PU執(zhí)行，并且結(jié)果返回到GPU以用于指令的最后引退。相反，在一些實(shí)施例中，CPU可以充 當(dāng)主處理器，而GPU充當(dāng)協(xié)處理器。
[0143] 在一些實(shí)施例中，受益于高度并行、吞吐量處理器的指令可以由GPU執(zhí)行，而受益 于處理器的性能的指令可以由CPU執(zhí)行，其中所述處理器的性能受益于深流水線型架構(gòu)。 例如，圖形、科學(xué)應(yīng)用、財(cái)務(wù)應(yīng)用和其它并行工作負(fù)載可以受益于GPU的性能并被相應(yīng)地執(zhí) 行，而更連續(xù)的應(yīng)用（例如，操作系統(tǒng)內(nèi)核或應(yīng)用代碼）可以更好地適合于CPU。
[0144] 在圖10中，處理器1000包括CPU 1005、GPU 1010、圖像處理器1015、視頻處理器 1020、USB控制器1025、UART控制器1030、SPI/SDI0控制器1035、顯示設(shè)備1040、高清晰多 媒體接口（HDMI)控制器1045、MIPI控制器1050、雙數(shù)據(jù)率（DDR)控制器1060、安全引擎 1065和I 2S/I2C(集成芯片間聲音/集成電路間）接口 1070。其它邏輯和電路可以包括在 圖10的處理器中，所述其它邏輯和電路包括更多的CPU或GPU和其它外圍接口控制器。
[0145] 至少一個(gè)實(shí)施例的一個(gè)或多個(gè)方面可以由存儲(chǔ)在機(jī)器可讀介質(zhì)上的代表性數(shù)據(jù) 實(shí)現(xiàn)，所述代表性數(shù)據(jù)表示處理器內(nèi)的各種邏輯，所述代表性數(shù)據(jù)當(dāng)由機(jī)器讀取時(shí)，使所述 機(jī)器制造邏輯以執(zhí)行本文描述的技術(shù)。被稱為"IP核心"的這樣的表示可以存儲(chǔ)在有形、機(jī) 器可讀介質(zhì)（"帶子"）上，并被應(yīng)用到各種消費(fèi)者或制造設(shè)施，以加載到實(shí)際制造邏輯或處 理器的制造機(jī)器中。例如，IP核心（例如，由ARM Holdings, Ltd開發(fā)的Cortex?系列處理 器和中國(guó)科學(xué)院的計(jì)算技術(shù)研宄所（ICT)開發(fā)的Loongson IP核心）可以被許可或出售給 各種消費(fèi)者或許可證接受方（例如，Texas 1]181：!'11111611丨8、(>)皿1〇0111111、4。。16、或331118111^)，并 在由這些消費(fèi)者或許可證接受方生成的處理器中實(shí)現(xiàn)。
[0146] 圖11示出了根據(jù)一個(gè)實(shí)施例的IP核心的發(fā)展的框圖。存儲(chǔ)裝置1130包括仿真 軟件1120和/或硬件或軟件模型1110。在一個(gè)實(shí)施例中，表示IP核心設(shè)計(jì)的數(shù)據(jù)可以經(jīng) 由存儲(chǔ)器1140 (例如，硬盤）、有線連接（例如，互聯(lián)網(wǎng)）1150或無(wú)線連接1160被提供到存 儲(chǔ)裝置1130。由仿真工具和模型生成的IP核心信息可以接著被發(fā)送到制造設(shè)施，其中它可 以由第三方制造以根據(jù)至少一個(gè)實(shí)施例執(zhí)行至少一個(gè)指令。
[0147] 在一些實(shí)施例中，一個(gè)或多個(gè)指令可以與第一類型或架構(gòu)（例如，x86)相對(duì)應(yīng)，并 在不同類型或架構(gòu)（例如，ARM)的處理器上被變換或仿真。根據(jù)一個(gè)實(shí)施例，指令可以因此 在任何處理器或處理器類型上被執(zhí)行，所述任何處理器或處理器類型包括ARM、x86、MIPS、 GPU、或其它處理器類型或架構(gòu)。
[0148] 圖12示出了根據(jù)一個(gè)實(shí)施例的第一類型的指令是如何由不同類型的處理器進(jìn)行 仿真的。在圖12中，程序1205包含可以執(zhí)行與根據(jù)一個(gè)實(shí)施例的指令相同或?qū)嵸|(zhì)上相同 的功能的一些指令。然而，程序1205的指令可以具有與處理器1215不同或不兼容的類型 和/或格式，意味著程序1205中的類型的指令可能不能夠自然地由處理器1215執(zhí)行。然 而，借助于仿真邏輯1210,程序1205的指令被轉(zhuǎn)換為自然能夠由處理器1215執(zhí)行的指令。 在一個(gè)實(shí)施例中，仿真邏輯體現(xiàn)在硬件中。在另一實(shí)施例中，仿真邏輯體現(xiàn)在包含軟件的有 形、機(jī)器可讀介質(zhì)中，用于將程序1205中的指令的類型轉(zhuǎn)換為由處理器1215自然可執(zhí)行的 類型。在其它實(shí)施例中，仿真邏輯是固定功能或可編程硬件和存儲(chǔ)在有形、機(jī)器可讀介質(zhì)上 的程序的組合。在一個(gè)實(shí)施例中，處理器包含仿真邏輯，而在其它實(shí)施例中，仿真邏輯存在 于處理器外部并由第三方提供。在一個(gè)實(shí)施例中，處理器能夠通過(guò)執(zhí)行包含在處理器中或 與處理器相關(guān)聯(lián)的微代碼或固件來(lái)加載體現(xiàn)在包含軟件的有形、機(jī)器可讀介質(zhì)中的仿真邏 輯。
[0149] 圖13是根據(jù)本發(fā)明的實(shí)施例的對(duì)照將源指令集中的二進(jìn)制指令轉(zhuǎn)換為目標(biāo)指令 集中的二進(jìn)制指令的軟件指令轉(zhuǎn)換器的使用的框圖。在所示實(shí)施例中，指令轉(zhuǎn)換器是軟件 指令轉(zhuǎn)換器，但是可替換地，指令轉(zhuǎn)換器可以在軟件、固件、硬件或其各種組合中實(shí)現(xiàn)。圖13 示出了以高級(jí)語(yǔ)言1302的形式的程序可以使用x86編譯器1304進(jìn)行編譯以生成可以由具 有至少一個(gè)x86指令集核心1316的處理器自然地執(zhí)行的x86二進(jìn)制代碼1306。具有至少 一個(gè)x86指令集核心1316的處理器代表能夠執(zhí)行與具有至少一個(gè)x86指令集核心的Intel 處理器實(shí)質(zhì)上相同的功能的任何處理器，執(zhí)行與具有至少一個(gè)x86指令集核心的Intel處 理器實(shí)質(zhì)上相同的功能可以通過(guò)兼容地執(zhí)行或否則處理（I)Intel x86指令集核心的指令 集的相當(dāng)大的部分或（2)應(yīng)用的對(duì)象代碼版本或目標(biāo)為在具有至少一個(gè)x86指令集核心的 Intel處理器上運(yùn)行的其它軟件，以便實(shí)現(xiàn)與具有至少一個(gè)x86指令集核心的Intel處理 器實(shí)質(zhì)上相同的結(jié)果。x86編譯器1304代表可操作用于生成x86二進(jìn)制代碼1306 (例如， 對(duì)象代碼）的編譯器，x86二進(jìn)制代碼1306可以在有或沒(méi)有額外的鏈接處理的情況下在具 有至少一個(gè)x86指令集核心1316的處理器上執(zhí)行。類似地，圖13示出了以高級(jí)語(yǔ)言1302 的形式的程序可以使用可替換的指令集編譯器1308進(jìn)行編譯，以生成可以由不具有至少 一個(gè)x86指令集核心1314的處理器（例如，具有執(zhí)行Sunnyvale, CA的MIPS Technologies 的MIPS指令集和/或執(zhí)行Sunnyvale, CA的ARM Holdings的ARM指令集的核心的處理器） 自然地執(zhí)行的可替換的指令集二進(jìn)制代碼1310。指令轉(zhuǎn)換器1312用于將x86二進(jìn)制代碼 1306轉(zhuǎn)換為可以自然地由不具有x86指令集核心1314的處理器執(zhí)行的代碼。這個(gè)轉(zhuǎn)換的 代碼不可能與可替換的指令集二進(jìn)制代碼1310相同，因?yàn)槟軌蛲瓿纱说闹噶钷D(zhuǎn)換器難以 制造；然而，所轉(zhuǎn)換的代碼將完成一般操作并由來(lái)自可選的指令集的指令構(gòu)成。因此，指令 轉(zhuǎn)換器1312代表軟件、固件、硬件或其組合，其通過(guò)模擬、仿真或任何其它過(guò)程允許不具有 x86指令集核心處理器或核心的處理器或其它電子設(shè)備執(zhí)行x86二進(jìn)制代碼1306。
[0150] 圖14A示出了用于使用提供SMD矢量前導(dǎo)零計(jì)數(shù)功能指令的示例過(guò)程的一個(gè)實(shí) 施例的流程圖，所述SIMD矢量前導(dǎo)零計(jì)數(shù)功能針對(duì)有效矢量地址沖突解決方案來(lái)生成置 換控制是有用的。過(guò)程1401和本文公開的其它過(guò)程由處理塊執(zhí)行，所述處理塊可以包括由 通用機(jī)器或由專用機(jī)器或由這兩者的組合可執(zhí)行的專用硬件或軟件或固件操作代碼。
[0151] 在過(guò)程1401的處理塊1410中，一組索引被初始化為例如值7、2、7、1和7。將認(rèn)識(shí) 到，偏移索引的數(shù)量和偏移索引的值是要成為例證性的而不是對(duì)本發(fā)明的實(shí)施例的限制。 特別是，在寄存器中的偏移索引的數(shù)量可以由特定的應(yīng)用和/或與索引相對(duì)應(yīng)的數(shù)據(jù)元素 的尺寸確定。偏移索引的示例值簡(jiǎn)單地是要示出依賴沖突的解決方案。在處理塊1415中， 元素遺留掩碼被設(shè)置為全（例如，五）一。在處理塊1420中，依賴掩碼根據(jù)過(guò)程1405的現(xiàn)有 技術(shù)來(lái)設(shè)置以反映所有匹配的偏移索引。然后在處理塊1425中，一組順序掩碼被初始化。 在處理塊1430中，通過(guò)在依賴掩碼和順序掩碼之間執(zhí)行按位AND來(lái)計(jì)算沖突掩碼。雖然示 出了過(guò)程1405的現(xiàn)有技術(shù)，相反將認(rèn)識(shí)到，下面以圖14B開始更詳細(xì)描述在處理塊1430中 用于生成沖突掩碼的過(guò)程1405的改進(jìn)，但直接作為一個(gè)SMD矢量沖突檢測(cè)指令的結(jié)果。
[0152] 接著繼續(xù)進(jìn)行到處理塊1439,通過(guò)對(duì)沖突掩碼的每一個(gè)數(shù)據(jù)字段的被設(shè)置為零的 最高有效連續(xù)位的數(shù)量進(jìn)行計(jì)數(shù)并將每一個(gè)計(jì)數(shù)存儲(chǔ)為在前導(dǎo)零計(jì)數(shù)的相對(duì)應(yīng)的數(shù)據(jù)字 段中的值來(lái)在沖突掩碼上使用矢量緊縮前導(dǎo)零計(jì)數(shù)指令VPLZCNT，計(jì)算前導(dǎo)零計(jì)數(shù)。在處 理塊1440中，最大計(jì)數(shù)被初始化為全四，其為比用于表示所示示例中的沖突掩碼的位的數(shù) 量小一的值。在處理塊1445中，通過(guò)執(zhí)行SMD緊縮減法PSUB，從相對(duì)應(yīng)的最大計(jì)數(shù)值-- 比用于表示沖突掩碼的位的數(shù)量小一，減去每一個(gè)前導(dǎo)零計(jì)數(shù)的值，以生成最大計(jì)數(shù)減去 前導(dǎo)零計(jì)數(shù)的相對(duì)應(yīng)的差，來(lái)計(jì)算一組置換索引。將認(rèn)識(shí)到，這些位置與偏移索引相對(duì)應(yīng)， 所述偏移索引不依賴于具有負(fù)一的置換索引的先前計(jì)算，所述先前計(jì)算也可以被有利地使 用。
[0153] 在處理塊1450中，從存儲(chǔ)器聚集數(shù)據(jù)，并根據(jù)偏移索引和（可選地）都為一的元 素遺留掩碼來(lái)計(jì)算修改的值。接著在處理塊1455中，使用緊縮比較不等指令PCMPNEQ，有利 地比較置換索引與全負(fù)一，來(lái)重新計(jì)算元素遺留掩碼。在處理塊1460中，確定元素遺留掩 碼是否為零（0)。如果是，則在塊1465中，使用偏移索引將數(shù)據(jù)分散到存儲(chǔ)器，并且對(duì)這組 SMD數(shù)據(jù)的處理在處理塊1499中結(jié)束。
[0154] 否則在處理塊1470中，通過(guò)執(zhí)行SMD矢量緊縮置換VPERM，使用置換索引和元素 遺留掩碼作為完全掩碼以有利地只更新被留下來(lái)處理的元素，來(lái)置換數(shù)據(jù)。在處理塊1475 中，使用元素遺留掩碼作為完全掩碼在被留下來(lái)處理的數(shù)據(jù)上執(zhí)行所需的計(jì)算。然后在現(xiàn) 有技術(shù)過(guò)程1406中，通過(guò)將元素遺留掩碼廣播到處理塊1480中的所有元素來(lái)初始化一組 沖突輸出元素。然后在前面的沖突掩碼和新的沖突輸出元素上使用矢量緊縮AND指令來(lái)重 新計(jì)算這組沖