使用硬件與軟件組合的路徑概況分析的制作方法
【專利說明】使用硬件與軟件組合的路徑概況分析
[0001] 本文所述的多個(gè)實(shí)施例一般地涉及處理設(shè)備，并更具體地涉及路徑概況分析 (profiling)〇
[0002] 系統(tǒng)可使用諸如路徑概況（profile)之類的概況分析信息來生成更好的可執(zhí)行 代碼和/或指令。例如，編譯器（即時(shí)（JIT)編譯器、動(dòng)態(tài)二進(jìn)制轉(zhuǎn)換器等）可使用路徑概 況來更高效和/或更迅速地生成代碼和/或指令。路徑概況分析信息在若干場景中可能是 非常有用的。例如，軟件/硬件協(xié)同設(shè)計(jì)的機(jī)器在簡單的硬件設(shè)計(jì)的頂部可包括仿真、轉(zhuǎn)換 并優(yōu)化指令的軟件層。在協(xié)同設(shè)計(jì)的機(jī)器中，準(zhǔn)確的路徑概況分析信息對于像推測性控制 流版本控制（versioning)那樣的激進(jìn)的優(yōu)化可能是有用的，并且/或者可提供關(guān)于將選擇 哪些指令區(qū)域來優(yōu)化的更佳見解。路徑概況分析對于諸如Java?虛擬機(jī)或微軟?公共語 言運(yùn)行時(shí)（CLR)虛擬機(jī)之類的JIT編譯器可能是有用的。JIT編譯器可以是將指令從輕便 式ISA(字節(jié)代碼）仿真并優(yōu)化到虛擬機(jī)正在其上運(yùn)行的原生ISA的軟件層。JIT編譯器可 執(zhí)行對于具有準(zhǔn)確的路徑概況分析信息（例如，通過具有準(zhǔn)確的路徑概況）可獲益的基于 路徑的優(yōu)化和追蹤調(diào)度。常規(guī)編譯器也可使用路徑概況來執(zhí)行生成更緊湊且更高效二進(jìn)制 文件的優(yōu)化。例如，編譯器可使用路徑概況分析來執(zhí)行失效代碼去除和公共子表達(dá)式消除。 概況分析信息的另一使用是標(biāo)識(shí)經(jīng)繁重地執(zhí)行的路徑（例如，由處理器持續(xù)地執(zhí)行的指令 塊或"熱路徑"）以便執(zhí)行性能調(diào)整和程序優(yōu)化?？墒褂寐窂礁艣r分析以獲取被執(zhí)行路徑的 準(zhǔn)確信息。
【附圖說明】
[0003] 通過下文給出的【具體實(shí)施方式】并通過本公開的各實(shí)施例的所附附圖，將更完整地 理解本公開。然而，不應(yīng)當(dāng)認(rèn)為這些附圖將本公開限制于特定實(shí)施例，而是這些附圖僅用于 說明和理解。
[0004] 圖1是處理器200的微架構(gòu)的框圖，該處理器200包括用于執(zhí)行根據(jù)本發(fā)明的一 個(gè)實(shí)施例的指令的邏輯電路。
[0005] 圖2是示出有序流水線以及寄存器重命名級(jí)、無序發(fā)布/執(zhí)行流水線的框圖。 [0006] 圖3是示出根據(jù)本公開的至少一個(gè)實(shí)施例的、要被包括在處理器中的有序架構(gòu)核 以及寄存器重命名邏輯、無序發(fā)布/執(zhí)行邏輯的框圖。
[0007] 圖4是根據(jù)一個(gè)實(shí)現(xiàn)的計(jì)算機(jī)系統(tǒng)的框圖。
[0008] 圖5是根據(jù)本公開的一個(gè)實(shí)施例的包括多個(gè)指令塊的應(yīng)用的框圖。
[0009] 圖6是示出根據(jù)本公開的一個(gè)實(shí)施例的示例路徑標(biāo)識(shí)符數(shù)據(jù)的表。
[0010] 圖7是根據(jù)本公開的一個(gè)實(shí)施例的用于生成路徑概況的系統(tǒng)架構(gòu)的框圖。
[0011] 圖8是示出根據(jù)本公開的實(shí)施例的用于生成路徑概況的概況分析模塊的框圖。
[0012] 圖9是示出根據(jù)本公開的實(shí)施例的用于跟蹤執(zhí)行路徑的路徑標(biāo)識(shí)符模塊的框圖。
[0013] 圖10是示出根據(jù)本公開的一個(gè)實(shí)施例的生成路徑概況的方法的流程圖。
[0014] 圖11是示出根據(jù)本公開的一個(gè)實(shí)施例的跟蹤執(zhí)行路徑的方法的流程圖。
[0015] 圖12是根據(jù)本公開的實(shí)施例的片上系統(tǒng)（SoC)的框圖。
[0016] 圖13是根據(jù)本公開的片上系統(tǒng)（SOC)設(shè)計(jì)的實(shí)施例的框圖。
[0017] 圖14示出了計(jì)算機(jī)系統(tǒng)的示例形式的機(jī)器的圖示性表示，在該計(jì)算機(jī)系統(tǒng)內(nèi)，可 執(zhí)行用于使機(jī)器執(zhí)行本文中所討論的方法中的任何一個(gè)或多個(gè)的一組指令。
[0018] 用于路徑概況分析的當(dāng)前平臺(tái)或系統(tǒng)會(huì)導(dǎo)致較大的開銷，這使得它們對于運(yùn)行時(shí) 系統(tǒng)（像動(dòng)態(tài)二進(jìn)制轉(zhuǎn)換器和JIT編譯器）不可行，并且使得它們對于靜態(tài)或常規(guī)編譯器 無吸引力。當(dāng)前的平臺(tái)會(huì)導(dǎo)致開銷，因?yàn)橹饕捎绍浖M件（例如，應(yīng)用）通過對附加指令 的執(zhí)行來收集概況分析信息。該額外開銷可能具有不利的影響，諸如：（1)使用簡單的概況 分析模型；或者（ii)在小的時(shí)間窗口期間進(jìn)行概況分析。這兩個(gè)解決方案會(huì)犧牲概況分析 的準(zhǔn)確性以便減少用于獲取概況分析信息的開銷。當(dāng)前平臺(tái)中的許多平臺(tái)可對指令塊（例 如，指令組）和分支目的地（邊緣概況分析）的執(zhí)行頻率進(jìn)行概況分析。
[0019] 如上文所討論的那樣，在各種情景中，路徑概況分析可能是有用的。本公開的多個(gè) 實(shí)施例提供生成路徑概況。在一個(gè)實(shí)施例中，概況分析模塊可將概況分析指令插入到指令 塊中。當(dāng)處理器執(zhí)行執(zhí)行路徑（例如，執(zhí)行指令塊的序列或路徑）時(shí)，這些概況分析指令可 生成路徑標(biāo)識(shí)符。路徑標(biāo)識(shí)符模塊可將路徑標(biāo)識(shí)符添加到諸如表之類的路徑標(biāo)識(shí)符數(shù)據(jù) 中，并且可跟蹤與該路徑標(biāo)識(shí)符相關(guān)聯(lián)的執(zhí)行路徑被執(zhí)行的次數(shù)。概況分析模塊可周期性 地復(fù)制和/或修改路徑標(biāo)識(shí)符數(shù)據(jù)，并且可基于該路徑標(biāo)識(shí)符數(shù)據(jù)來生成路徑概況。
[0020] 在一個(gè)實(shí)施例中，使用硬件和軟件兩者來生成路徑概況。路徑標(biāo)識(shí)符模塊可以是 存儲(chǔ)路徑標(biāo)識(shí)符以及這些路徑標(biāo)識(shí)符中的每一個(gè)的計(jì)數(shù)器的更簡單的硬件組件。概況分析 模塊可以是軟件組件，該軟件組件標(biāo)識(shí)用于進(jìn)行概況分析的代碼區(qū)域，插入輕量型概況分 析指令，確定應(yīng)當(dāng)如何在更新、刪除和/或覆寫路徑標(biāo)識(shí)符模塊中的路徑標(biāo)識(shí)符和計(jì)數(shù)器， 并且生成路徑概況。這可將對什么代碼區(qū)域用于概況分析的確定以及如何進(jìn)行概況分析留 給概況分析模塊，并且可因輕量型概況分析指令和簡單的硬件支持而導(dǎo)致較少的開銷。
[0021] 盡管參考特定集成電路（諸如，計(jì)算平臺(tái)或微處理器中的集成電路）描述了以下 實(shí)施例，但是其他實(shí)施例適用于其他類型的集成電路和邏輯器件。本文中所描述實(shí)施例的 類似技術(shù)和教導(dǎo)也適用于其他類型的電路或半導(dǎo)體器件。例如，所公開的實(shí)施例不限于臺(tái) 式計(jì)算機(jī)系統(tǒng)或超級(jí)本?。并且也可用于其他設(shè)備，諸如，手持式設(shè)備、平板、其他薄筆記本、 片上系統(tǒng)（S0C)設(shè)備以及嵌入式應(yīng)用。手持式設(shè)備的一些示例包括，蜂窩電話、網(wǎng)際協(xié)議設(shè) 備、數(shù)碼相機(jī)、個(gè)人數(shù)字助理（PDA)和手持式PC。嵌入式應(yīng)用通常包括微控制器、數(shù)字信號(hào) 處理器（DSP)、片上系統(tǒng)、網(wǎng)絡(luò)計(jì)算機(jī)（NetPC)、機(jī)頂盒、網(wǎng)絡(luò)中樞、廣域網(wǎng)（WAN)交換機(jī)或可 執(zhí)行以下教導(dǎo)的功能與操作的任何其他系統(tǒng)。
[0022] 雖然下述的諸個(gè)實(shí)施例參照處理器來描述，但其他實(shí)施例也適用于其他類型的集 成電路和邏輯器件。本發(fā)明的實(shí)施例的類似技術(shù)和教導(dǎo)可應(yīng)用于其他類型的電路或半導(dǎo)體 器件，這些其他類型的電路或半導(dǎo)體器件可受益于更高的流水線吞吐量和改善的性能。本 發(fā)明的諸個(gè)實(shí)施例的教導(dǎo)適用于執(zhí)行數(shù)據(jù)操縱的任何處理器或機(jī)器。然而，本發(fā)明不限于 執(zhí)行512位、256位、128位、64位、32位或16位數(shù)據(jù)運(yùn)算的處理器或機(jī)器，并適用于執(zhí)行數(shù) 據(jù)操縱或管理的任何處理器和機(jī)器。此外，下述描述提供了示例，并且所附附圖出于示意性 目的示出了多個(gè)示例。然而，這些示例不應(yīng)當(dāng)被理解為是限制性意義的，因?yàn)樗鼈儍H僅旨 在提供本發(fā)明的諸個(gè)實(shí)施例的示例，而并非提供本發(fā)明的實(shí)施例的所有可能實(shí)現(xiàn)的詳盡列 表。
[0023] 圖1是包括用于執(zhí)行根據(jù)本發(fā)明的一個(gè)實(shí)施例的指令的邏輯電路的處理器200的 微架構(gòu)的框圖。在一些實(shí)施例中，根據(jù)一個(gè)實(shí)施例的指令可被實(shí)現(xiàn)為對具有字節(jié)尺寸、字尺 寸、雙字尺寸、四字尺寸等并具有諸多數(shù)據(jù)類型（諸如，單精度和雙精度整數(shù)以及浮點(diǎn)數(shù)據(jù) 類型）的數(shù)據(jù)元素執(zhí)行操作。在一個(gè)實(shí)施例中，處理器200可執(zhí)行概況分析模塊（例如， 圖7中所示的概況分析330)。在一個(gè)實(shí)施例中，處理器200也可包括路徑標(biāo)識(shí)符模塊（例 如，圖7中所示的路徑標(biāo)識(shí)符模塊340)。例如，該路徑標(biāo)識(shí)符模塊可以是前端201和/或 無序引擎203的部分。在一個(gè)實(shí)施例中，有序前端201是處理器200的一部分，其取出將要 被執(zhí)行的指令，并準(zhǔn)備這些指令以在稍后在處理器流水線中使用。前端201可包括若干單 元。在一個(gè)實(shí)施例中，指令預(yù)取器226從存儲(chǔ)器取出指令，并將它們饋送至指令解碼器228， 該指令解碼器228轉(zhuǎn)而解碼或解釋它們。例如，在一個(gè)實(shí)施例中，解碼器將所接收到的指令 解碼為機(jī)器可執(zhí)行的被稱為"微指令"或"微操作"（也稱為微op或uop)的一個(gè)或多個(gè)操 作。在其他實(shí)施例中，解碼器將指令解析為操作碼和對應(yīng)的數(shù)據(jù)及控制字段，它們被微架構(gòu) 用于執(zhí)行根據(jù)一個(gè)實(shí)施例的操作。在一個(gè)實(shí)施例中，追蹤高速緩存230接受經(jīng)解碼的uop， 并將它們匯編為程序有序序列或uop隊(duì)列234中的蹤跡，以用于執(zhí)行。當(dāng)追蹤高速緩存230 遇到復(fù)雜指令時(shí)，微代碼ROM 232提供完成操作所需的uop。
[0024] -些指令被轉(zhuǎn)換為單個(gè)微op，而其他指令需要若干個(gè)微op以完成整個(gè)操作。在一 個(gè)實(shí)施例中，如果需要多于四個(gè)微〇P來完成指令，則解碼器228訪問微代碼ROM 232來完 成該指令。對于一個(gè)實(shí)施例，指令可被解碼為少量的微〇P以用于在指令解碼器228處進(jìn)行 處理。在另一實(shí)施例中，如果需要多個(gè)微op來完成操作，則可將指令存儲(chǔ)在微代碼ROM 232 中。追蹤高速緩存230參考進(jìn)入點(diǎn)可編程邏輯陣列（PLA)來確定正確的微指令指針，以從 微代碼ROM 232讀取微代碼序列以完成根據(jù)一個(gè)實(shí)施例的一條或多條指令。在微代碼ROM 232完成對于指令的微操作序列化之后，機(jī)器的前端201恢復(fù)從追蹤高速緩存230取出微 〇P〇
[0025] 無序執(zhí)行引擎203是準(zhǔn)備指令以供執(zhí)行的地方。無序執(zhí)行邏輯具有多個(gè)緩沖器， 其用于使指令流平滑并且重排序該指令流，以便當(dāng)它們沿流水線向下并經(jīng)調(diào)度供執(zhí)行時(shí)優(yōu) 化性能。分配器邏輯分配每個(gè)uop需要以執(zhí)行的機(jī)器緩沖器和資源。寄存器重命名邏輯將 諸個(gè)邏輯寄存器重命名為寄存器組中的條目。在指令調(diào)度器（存儲(chǔ)器調(diào)度器、快速調(diào)度器 202、慢速/通用浮點(diǎn)調(diào)度器204、簡單浮點(diǎn)調(diào)度器206)之前，分配器也將每個(gè)uop的條目 分配在兩個(gè)uop隊(duì)列（一個(gè)用于存儲(chǔ)器操作，一個(gè)用于非存儲(chǔ)器操作）中的一個(gè)之中。uop 調(diào)度器202、204、206基于對它們的依賴輸入寄存器操作數(shù)源的準(zhǔn)備就緒以及uop完成它們 的操作所需的執(zhí)行資源的可用性來確定uop何時(shí)準(zhǔn)備好用于執(zhí)行。一個(gè)實(shí)施例的快速調(diào)度 器202可在主時(shí)鐘周期的每半個(gè)上進(jìn)行調(diào)度，而其他調(diào)度器可在每個(gè)主處理器時(shí)鐘周期上 僅調(diào)度一次。調(diào)度器對分配端口進(jìn)行仲裁以調(diào)度uop以便執(zhí)行。
[0026] 寄存器組208、210位于調(diào)度器202、204、206與執(zhí)行塊211中的執(zhí)行單元212、214、 216、218、220、222、224之間。也存在單獨(dú)的寄存器組208、210，分別用于整數(shù)和浮點(diǎn)操作。 一個(gè)實(shí)施例的每個(gè)寄存器組208、210也包括旁路網(wǎng)絡(luò)，該旁路網(wǎng)絡(luò)可將還沒有被寫入寄存 器組的剛完成的結(jié)果旁路或轉(zhuǎn)發(fā)給新的依賴uop。整數(shù)寄存器組208和浮點(diǎn)寄存器組210 也能夠彼此傳遞數(shù)據(jù)。對于一個(gè)實(shí)施例，整數(shù)寄存器組208被劃分為兩個(gè)單獨(dú)的寄存器組， 一個(gè)寄存器組用于低階的32位數(shù)據(jù)，第二寄存器組用于高階的32位數(shù)據(jù)。一個(gè)實(shí)施例的 浮點(diǎn)寄存器組210具有128位寬度的條目，因?yàn)楦↑c(diǎn)指令通常具有從64至128位寬度的操 作數(shù)。
[0027] 執(zhí)行塊211包括執(zhí)行單元212、214、216、218、220、222、224，在其中實(shí)際執(zhí)行指令。 該部分包括寄存器組208、210,它們存儲(chǔ)微指令需要執(zhí)行的整數(shù)和浮點(diǎn)數(shù)據(jù)操作數(shù)值。一個(gè) 實(shí)施例的處理器200包括多個(gè)執(zhí)行單元：地址生成單元（AGU) 212、AGU 214、快速ALU 216、 快速ALU 218、慢速ALU 220、浮點(diǎn)ALU 222、浮點(diǎn)移動(dòng)單元224。對于一個(gè)實(shí)施例，浮點(diǎn)執(zhí)行 塊222、224執(zhí)行浮點(diǎn)、MMX、SMD、SSE以及其他操作。一個(gè)實(shí)施例的浮點(diǎn)ALU 222包括64 位/64位浮點(diǎn)除法器，其用于執(zhí)行除法、平方根、以及余數(shù)微op。對于本發(fā)明的諸個(gè)實(shí)施例， 涉及浮點(diǎn)值的指令可使用浮點(diǎn)硬件來處理。在一個(gè)實(shí)施例中，ALU操作轉(zhuǎn)到高速ALU執(zhí)行 單元216、218。一個(gè)實(shí)施例的快速ALU 216、218可執(zhí)行快速操作，有效等待時(shí)間為半個(gè)時(shí)鐘 周期。對于一個(gè)實(shí)施例，大多數(shù)復(fù)雜整數(shù)操作轉(zhuǎn)到慢速ALU 220,因?yàn)槁貯LU 220包括用 于長等待時(shí)間類型操作的整數(shù)執(zhí)行硬件，諸如，乘法器、移位器、標(biāo)記邏輯和分支處理。存儲(chǔ) 器加載/存儲(chǔ)操作由AGU 212、214來執(zhí)行。對于一個(gè)實(shí)施例，在對64位數(shù)據(jù)操作數(shù)執(zhí)行整 數(shù)操作的上下文中描述ALU 216、218、220。在替代實(shí)施例中，可實(shí)現(xiàn)八1^216、218、220以支 持包括16、32、128、256等的各種數(shù)據(jù)位。類似地，可實(shí)現(xiàn)浮點(diǎn)單元222、224以支持具有各 種寬度的位的一系列操作數(shù)。對于一個(gè)實(shí)施例，浮點(diǎn)單元222、224可結(jié)合SIMD與多媒體指 令對128位寬的緊縮數(shù)據(jù)操作數(shù)進(jìn)行操作。
[0028] 在一個(gè)實(shí)施例中，在父加載完成執(zhí)行之前，uop調(diào)度器202、204、206就分派依賴操 作。因?yàn)樵谔幚砥?00中投機(jī)地調(diào)度并執(zhí)行uop，所以處理器200也包括用于處理存儲(chǔ)器 未命中的邏輯。如果數(shù)據(jù)加載在數(shù)據(jù)高速緩存中未命中，則在流水線中會(huì)存在帶著臨時(shí)錯(cuò) 誤的數(shù)據(jù)離開調(diào)度器的運(yùn)行中的依賴性操作。重放機(jī)制跟蹤并重新執(zhí)行使用錯(cuò)誤數(shù)據(jù)的指 令。僅僅依賴操作需要被重放，而允許獨(dú)立操作完成。也可將處理器的一個(gè)實(shí)施例的調(diào)度 器和重放機(jī)制設(shè)計(jì)成用于捕捉指令序列，以用于文本串比較操作。
[0029] 術(shù)語"寄存器"可以是指被用作用于標(biāo)識(shí)操作數(shù)的指令的部分的板上處理器存儲(chǔ) 位置。換句話說，寄存器可以是從處理器外部（從編程者的角度來看）是可使用的那些處 理器存儲(chǔ)位置。然而，實(shí)施例的寄存器不限于意味著特定類型的電路。相反，實(shí)施例的寄存 器能夠存儲(chǔ)并提供數(shù)據(jù)，并執(zhí)行本文中所述的功能。本文所描述的寄存器可利用任何數(shù)量 的不同技術(shù)，由處理器中的電路來實(shí)現(xiàn)，這些不同技術(shù)諸如，專用物理寄存器、使用寄存器 重命名的動(dòng)態(tài)分配的物理寄存器、專用和動(dòng)態(tài)分配的物理寄存器的組合等。在一個(gè)實(shí)施例 中，整數(shù)寄存器存儲(chǔ)32位整數(shù)數(shù)據(jù)。一個(gè)實(shí)施例的寄存器組也包含用于緊縮數(shù)據(jù)的八個(gè)多 媒體SMD寄存器。對于以下討論，理解寄存器是設(shè)計(jì)成用于保存緊縮數(shù)據(jù)的數(shù)據(jù)寄存器， 諸如，來自美國加利福尼亞州圣克拉拉市的英特爾公司的啟用了 MMX技術(shù)的微處理器中的 64位寬MMXTM寄存器（在一些實(shí)例中，也稱為'mm'寄存器）。這些MMX寄存器（按整數(shù)和 浮點(diǎn)兩種形式是可用的）可與伴隨SMD和SSE指令的緊縮數(shù)據(jù)元素一起操作。類似地，涉 及SSE2、SSE3、SSE4或更新的技術(shù)（統(tǒng)稱為"SSEx"）的128位寬XMM寄存器也可被用于保 存此類緊縮數(shù)據(jù)操作數(shù)。在一個(gè)實(shí)施例中，在存儲(chǔ)緊縮數(shù)據(jù)和整數(shù)數(shù)據(jù)時(shí)，寄存器不需在這 兩種數(shù)據(jù)類型之間進(jìn)行區(qū)分。在一個(gè)實(shí)施例中，整數(shù)和浮點(diǎn)數(shù)據(jù)可被包括在相同或不同的 寄存器組中。此外，在一個(gè)實(shí)施例中，浮點(diǎn)和整數(shù)數(shù)據(jù)可被存儲(chǔ)在不同或相同的寄存器中。
[0030] 圖2是示出由圖3的處理設(shè)備1500實(shí)現(xiàn)的有序流水線以及寄存器重命名級(jí)、無序 發(fā)布/執(zhí)行流水線的框圖。圖2是示出根據(jù)本發(fā)明的至少一個(gè)實(shí)施例的要被包括在處理器 中的有序架構(gòu)核以及寄存器重命名邏輯、無序發(fā)布/執(zhí)行邏輯的框圖。圖2中的實(shí)線框示 出了有序流水線，而虛線框示出了寄存器重命名、無序發(fā)布/執(zhí)行流水線。類似地，圖2中 的實(shí)線框示出了有序架構(gòu)邏輯，而虛線框示出了寄存器重命名邏輯以及無序發(fā)布/執(zhí)行邏 輯。在圖2中，處理器流水線1400包括取出級(jí)1402、長度解碼級(jí)1404、解碼級(jí)1406、分配 級(jí)1408、重命名級(jí)1410、調(diào)度（也被稱為分派或發(fā)布）級(jí)1412、寄存器讀取/存儲(chǔ)器讀取級(jí) 1414、執(zhí)行級(jí)1416、寫回/存儲(chǔ)器寫入級(jí)1418、異常處理級(jí)1422以及提交級(jí)1424。
[0031] 圖3是示出根據(jù)本公開的至少一個(gè)實(shí)施例的要被包括在處理器中的有序架構(gòu)核 以及寄存器重命名邏輯、無序發(fā)布/執(zhí)行邏輯的框圖。在圖3中，箭頭指示兩個(gè)或更多個(gè)單 元之間的耦合，且箭頭的方向指示那些單元之間的數(shù)據(jù)流的方向。圖3示出處理器核1590， 其包括耦合到執(zhí)行引擎單元1550的前端單元1530,并且兩者都耦合到存儲(chǔ)器單元1570。在 一個(gè)實(shí)施例中，可將路徑標(biāo)識(shí)符數(shù)據(jù)（例如，圖6中所示的表290)存儲(chǔ)在存儲(chǔ)器單元1570 中。
[0032] 核1590可以是精簡指令集計(jì)算（RISC)核、復(fù)雜指令集計(jì)算（CISC)核、超長指令 字（VLIW)核或混合或替代核類型。作為另一個(gè)選項(xiàng)，核1590可以是專用核，諸如，網(wǎng)絡(luò)或 通信核、壓縮引擎、圖形核等。在一個(gè)實(shí)施例中，核1590可執(zhí)行概況分析模塊（例如，圖7 中所示的概況分析模塊330)。在另一實(shí)施例中，路徑標(biāo)識(shí)符模塊（例如，圖7中所示的路徑 標(biāo)識(shí)符340)可包括在核1590中，或可以是其部分。例如，該路徑標(biāo)識(shí)符模塊可以是前端單 元1530和/或執(zhí)行引擎單元1550的部分。
[0033] 前端單元1530包括耦合到指令高速緩存單元1534的分支預(yù)