一種利用協(xié)處理器提高bms系統(tǒng)性能的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種提高BMS系統(tǒng)性能的方法，尤其是利用協(xié)處理器提高BMS系統(tǒng)性能的方法。
【背景技術(shù)】
[0002]目前的BMS沒有利用協(xié)處理器XGATE執(zhí)行進(jìn)程。缺點(diǎn)和不足:其一:對于利用霍爾傳感器測量電流的情況下，BMS對于充放電的AH積分，只能通過主處理器按照一定時(shí)間周期對電流進(jìn)行積分，在這種情況下，因?yàn)殡娏魇撬查g變化的，為了保證AH積分精度，就只能減短進(jìn)行AH積分的時(shí)間周期，比如I毫秒進(jìn)行一次積分，而需要在這么短的時(shí)間周期內(nèi)進(jìn)行處理而且還要保證時(shí)間的精度，就只能利用主處理器進(jìn)行I毫秒的定時(shí)中斷來進(jìn)行AH積分，這是一個(gè)需要頻繁進(jìn)行中斷處理的事件。其二:對于方波信號的周期和占空比的計(jì)算，比如國標(biāo)中的CP信號的檢測，IMS的周期性方波，只能利用CPU自帶的捕捉功能利用跳變沿的中斷來進(jìn)行處理，也就是說在IMS內(nèi)要捕捉兩個(gè)跳變沿的時(shí)間點(diǎn)，而這兩個(gè)時(shí)間點(diǎn)是要觸發(fā)中斷的，也就是另一個(gè)需要頻繁進(jìn)行中斷處理的事件。對于這兩種頻繁發(fā)生的中斷，MCU只能利用主處理器對中斷進(jìn)行處理，而處理中斷服務(wù)程序需要花費(fèi)一定的時(shí)間，而且又是頻繁發(fā)生，會導(dǎo)致主處理器花費(fèi)大量時(shí)間在中斷服務(wù)程序上，這就影響了主處理器處理主進(jìn)程的時(shí)間，降低了主處理器處理主進(jìn)程的效率，亦即降低了 BMS整個(gè)系統(tǒng)的整體性能，不僅如此，假如在某些情況下，為保證主進(jìn)程數(shù)據(jù)的完整性，有可能會在某些條件下關(guān)閉中斷，一旦關(guān)閉了中斷，當(dāng)以上某一中斷條件觸發(fā)了，也無法進(jìn)行中斷程序的執(zhí)行，從而使以上的兩種需要高精度的中斷時(shí)間無法得到保證，也就會影響AH積分的精度和捕捉信號的精度。

【發(fā)明內(nèi)容】

[0003]針對上述問題，本發(fā)明提出一種利用協(xié)處理器提高BMS系統(tǒng)性能的方法，其步驟為:
(1)配置外部功能模塊與BMS系統(tǒng)中的MCU芯片，使外部功能模塊產(chǎn)生的中斷信號指向協(xié)處理器；
(2)配置中斷信號在協(xié)處理器中的優(yōu)先權(quán)等級；
當(dāng)中斷發(fā)生時(shí)，BMS系統(tǒng)中MCU芯片的主處理器停止當(dāng)前進(jìn)程，將中斷路由到協(xié)處理器，然后立即返回原進(jìn)程，由協(xié)處理器執(zhí)行中斷服務(wù)程序，有多個(gè)中斷發(fā)生時(shí)，協(xié)處理器優(yōu)先執(zhí)行優(yōu)先權(quán)等級尚的中斷服務(wù)程序。
[0004]采用本發(fā)明的提供的方法，可以提高BMS系統(tǒng)的整體性能，尤其可用于需要頻繁進(jìn)行中斷處理的事件，比如提高BMS對于充放電的AH積分的精度，以及提高BMS計(jì)算方波信號的周期和占空比時(shí)捕捉信號的精度。
【附圖說明】
[0005]圖1是利用協(xié)處理器處理中斷的流程圖；
圖2是未利用協(xié)處理器處理中斷的流程圖。
【具體實(shí)施方式】
[0006]為使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明，下面結(jié)合附圖對本發(fā)明的實(shí)施方式作進(jìn)一步的說明。
[0007]首先配置外部功能模塊與BMS系統(tǒng)中的MCU芯片，使外部功能模塊產(chǎn)生的中斷信號指向協(xié)處理器；然后配置中斷信號在協(xié)處理器中的優(yōu)先權(quán)等級；當(dāng)中斷發(fā)生時(shí)，BMS系統(tǒng)中MCU芯片的主處理器停止當(dāng)前進(jìn)程，將中斷路由到協(xié)處理器，然后立即返回原進(jìn)程，由協(xié)處理器執(zhí)行中斷服務(wù)程序，有多個(gè)中斷發(fā)生時(shí)，協(xié)處理器優(yōu)先執(zhí)行優(yōu)先權(quán)等級高的中斷服務(wù)程序。
[0008]優(yōu)選的，協(xié)處理器采用MCU芯片自帶的XGATE協(xié)處理器。
[0009]如圖1所示，處理BMS對于充放電的AH積分時(shí)，主處理器停止當(dāng)前進(jìn)程，將周期性的中斷，如IMS的定時(shí)中斷，路由到協(xié)處理器，之后立即返回處理原進(jìn)程，繼續(xù)主進(jìn)程的循環(huán)執(zhí)行。協(xié)處理器進(jìn)行IMS定時(shí)中斷服務(wù)程，計(jì)算瞬間電流，并利用當(dāng)前電流進(jìn)行IMS的AH積分。
[0010]如圖1所示，BMS計(jì)算方波信號的周期和占空比時(shí)，如國標(biāo)中的CP信號的檢測，IMS的周期性方波，在跳變沿的中斷觸發(fā)時(shí)，主處理器中斷當(dāng)前進(jìn)程的執(zhí)行，把中斷路由到協(xié)處理器上，主處理器馬上返回原被打斷的程序繼續(xù)執(zhí)行。協(xié)處理器處理中斷服務(wù)程序，切換中斷捕捉方式，計(jì)算方波信號高低電平時(shí)間，從而計(jì)算信號的周期和占空比。
[0011]如圖1所示，在有協(xié)處理器的情況下，中斷服務(wù)程序由協(xié)處理器進(jìn)行執(zhí)行，主處理器只需要消耗把中斷路由到協(xié)處理器就可以返回繼續(xù)執(zhí)行主進(jìn)程。
[0012]而沒有協(xié)處理器的情況下，如圖2所示，需要主處理器執(zhí)行完整個(gè)中斷服務(wù)程序后才返回原進(jìn)程繼續(xù)執(zhí)行，由此對比可知，有協(xié)處理器處理頻繁中斷，可以明顯提高主處理器處理主進(jìn)程的效率，明顯提高系統(tǒng)性能。
[0013]此外，在沒有協(xié)處理器的情況下，當(dāng)系統(tǒng)中有某些進(jìn)程因?yàn)槟承┰蛐枰P(guān)閉總中斷的情況下，因?yàn)殛P(guān)閉了總中斷，如IMS的電流計(jì)算和AH積分的定時(shí)中斷或者是CP信號出現(xiàn)跳變需要進(jìn)入中斷進(jìn)行處理時(shí)，因?yàn)殛P(guān)閉了總中斷從而無法去執(zhí)行中斷程序，只有當(dāng)主處理器處理完當(dāng)前進(jìn)程后重開中斷后，才能進(jìn)入中斷服務(wù)程序進(jìn)行執(zhí)行，而在關(guān)中斷到重開中斷過程中，已經(jīng)消耗了部分時(shí)間，會降低AH積分的時(shí)間精度，同時(shí)也會影響CP信號高低電平的時(shí)間精度，從而影響了 CP信號的周期和占空比的計(jì)算。因此，在采用協(xié)處理器執(zhí)行中斷程序時(shí)，即使主處理器關(guān)閉了中斷，中斷程序還是能準(zhǔn)時(shí)的在協(xié)處理器上得到執(zhí)行，從而時(shí)間精度上得到了保證。
[0014]以上為本發(fā)明的其中具體實(shí)現(xiàn)方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些顯而易見的替換形式均屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種利用協(xié)處理器提高BMS系統(tǒng)性能的方法，其步驟為: (1)配置外部功能模塊與BMS系統(tǒng)中的MCU芯片，使外部功能模塊產(chǎn)生的中斷信號指向協(xié)處理器； (2)配置中斷信號在協(xié)處理器中的優(yōu)先權(quán)等級； 當(dāng)中斷發(fā)生時(shí)，BMS系統(tǒng)中MCU芯片的主處理器停止當(dāng)前進(jìn)程，將中斷路由到協(xié)處理器，然后立即返回原進(jìn)程，由協(xié)處理器執(zhí)行中斷服務(wù)程序，有多個(gè)中斷發(fā)生時(shí)，協(xié)處理器優(yōu)先執(zhí)行優(yōu)先權(quán)等級尚的中斷服務(wù)程序。2.依據(jù)權(quán)利要求1所述利用協(xié)處理器提高BMS系統(tǒng)性能的方法，其特征在于:所述協(xié)處理器采用MCU芯片自帶的XGATE協(xié)處理器。3.依據(jù)權(quán)利要求1所述利用協(xié)處理器提高BMS系統(tǒng)性能的方法，其特征在于:所述中斷信號包括BMS對于充放電進(jìn)行AH積分時(shí)的定時(shí)中斷信號。4.根據(jù)權(quán)利要求1所述利用協(xié)處理器提高BMS系統(tǒng)性能的方法，其特征在于:所述中斷信號包括BMS在計(jì)算方波信號的周期和占空比時(shí)，捕捉跳變沿時(shí)間點(diǎn)的中斷信號。
【專利摘要】本發(fā)明公開了一種利用協(xié)處理器提高BMS系統(tǒng)性能的方法，借助于MCU芯片自帶的協(xié)處理器XGATE與主處理器平行運(yùn)行的原理，協(xié)同處理BMS系統(tǒng)各功能模塊，從而提高BMS整個(gè)系統(tǒng)的性能，主要分兩個(gè)方面，其一是利用協(xié)處理器處理頻繁中斷的事件，把主處理器從處理中斷服務(wù)程序中解脫出來，從而更有效率地去執(zhí)行主進(jìn)程，提高系統(tǒng)性能，其二，對于要求精確時(shí)間的事件，利用協(xié)處理器進(jìn)行處理避免因?yàn)槟承l件下因?yàn)橹魈幚砥餍枰P(guān)閉中斷而影響中斷的精確時(shí)間。
【IPC分類】G06F9/48
【公開號】CN105022669
【申請?zhí)枴緾N201510384200
【發(fā)明人】劉飛, 文鋒, 阮旭松, 龔敏明, 李錦華
【申請人】惠州市億能電子有限公司
【公開日】2015年11月4日
【申請日】2015年6月30日