電容參數(shù)提取方法
【技術(shù)領域】
[0001] 本發(fā)明涉及VLSI (Very Large Scale Integrated circuits，超大規(guī)模集成電路） 物理設計領域，特別是關(guān)于集成電路互連電容參數(shù)的提取。
【背景技術(shù)】
[0002] 集成電路的設計流程中首先要提出功能描述，然后經(jīng)過邏輯設計、版圖設計得到 描述半導體工藝尺寸、結(jié)構(gòu)的版圖，最后進行版圖驗證，即通過計算機軟件模擬來驗證上述 設計是否滿足要求。若滿足要求，則進行下一步的生產(chǎn)制造。否則，若不滿足要求，則返回 邏輯設計、版圖設計進行必要的修正。在版圖驗證中，一個重要的環(huán)節(jié)是"互連寄生參數(shù)提 取"。
[0003] 隨著集成電路制造技術(shù)的發(fā)展，電路規(guī)模不斷增大、特征尺寸不斷縮小，當今很多 芯片已含有幾千萬乃至上億個器件。然而，集成電路中互連線的寄生效應造成互連線對電 路延時的影響已超過了器件對電路延時的影響。因此，需要對互連線的電容、電阻等參數(shù)進 行準確的計算，以保證電路模擬與驗證的正確有效性。為了提高計算精度，互連線之間的電 容參數(shù)提取需要使用三維提取方法，即利用三維場求解器進行求解。場求解器的計算往往 耗時較多，對其算法的優(yōu)化與加速研究意義很大。
[0004] 在集成電路電容參數(shù)提取的場求解器方法中，隨機行走電容提取算法是一種比較 流行的方法。該方法基于空間任意點的電勢或電場強度分量可表示為以該點為中心的立方 體表面上積分的原理，以及計算積分的蒙特卡洛仿真方法，因此將電容計算轉(zhuǎn)化為介質(zhì)空 間中的隨機行走過程。在一次隨機行走過程中，需要多次構(gòu)造不含導體、但可能與導體相貼 的立方體轉(zhuǎn)移區(qū)域，而行走的每一步都是依照一定的概率分布從立方體轉(zhuǎn)移區(qū)域的中心跳 到它表面隨機選取的一點，直到該點落在導體上才終止當前隨機行走路徑。這個跳轉(zhuǎn)概率 分布（也叫轉(zhuǎn)移概率分布）可通過預先計算得到，因此在實際執(zhí)行隨機行走電容提取算法 時可快速地執(zhí)行隨機跳轉(zhuǎn)。由于具有并行的優(yōu)勢，在集成電路驗證階段，隨機行走算法已經(jīng) 變得非常的受歡迎且已經(jīng)被廣泛的用于導體塊或者芯片級的電容提取。然而，隨機行走算 法的效率主要依賴假設處理的幾何結(jié)構(gòu)都是直線型的結(jié)構(gòu)，即曼哈頓結(jié)構(gòu)。為了處理非曼 哈頓結(jié)構(gòu)，常用的做法是用曼哈頓結(jié)構(gòu)近似。近似的方法得到的電容并不準確。多介質(zhì)情 況對于隨機行走算法來說也很難處理。一些處理多介質(zhì)情況的方法已經(jīng)被提出，但是當集 成電路結(jié)構(gòu)包含很多介質(zhì)層或者保形介質(zhì)時，這些方法要么是缺乏效率，要么不準確。
[0005] 集成電路電容提取的另一個挑戰(zhàn)是工藝制造商或者IPQntellectual property， 知識產(chǎn)權(quán)）模塊電路設計商需要對一些關(guān)鍵的信息保密。但是在一些重要的工藝節(jié)點上， 為了使得電容計算更加準確，工藝制造商必須提供完整的信息（幾何和介質(zhì)層信息）。同 樣，一些IP模塊上的電容也需要被精確提取。然而，工藝制造商和IP模塊電路設計商需要 通過對關(guān)鍵的結(jié)構(gòu)進行加密以保護他們的技術(shù)秘密。因此，隱藏重要的結(jié)構(gòu)信息，但是又不 影響場求解器的電容提取具有重要的意義。對于這個問題一個直接的解決辦法是對由工藝 制造商或者IP模塊電路設計商選取的區(qū)域建立一個宏模型。然而，現(xiàn)有的方法只能用于提 取已經(jīng)預先定義好的主題結(jié)構(gòu)（motifs)。對于實際的問題，將集成電路布局分割成幾部分 同時對每一個部分建立宏模型是不太可行的，因為需要很長的時間和很大的內(nèi)存消耗。

【發(fā)明內(nèi)容】

[0006] 鑒于以上內(nèi)容，有必要提供一種電容參數(shù)方法，能夠以較小的內(nèi)存消耗快速準確 地對集成電路計算電容參數(shù)。
[0007] -種電容參數(shù)提取方法，運行于計算設備中，用于對集成電路提取互連電容參數(shù)， 該方法包括：
[0008] (a)對于單位長度的立方體轉(zhuǎn)移區(qū)域加載預先計算的轉(zhuǎn)移概率表和權(quán)重表；
[0009] (b)對于標準的空白局部區(qū)域構(gòu)建宏模型，計算所述標準的空白局部區(qū)域的邊界 電勢電量矩陣，加載所述標準的空白局部區(qū)域的邊界電勢電量矩陣中的一列；
[0010] (C)對于給定的集成電路子結(jié)構(gòu)構(gòu)建宏模型，計算該集成電路子結(jié)構(gòu)的邊界電勢 電量矩陣；
[0011] (d)判斷主導體i是否在集成電路子結(jié)構(gòu)的宏模型內(nèi)，若主導體i在集成電路子結(jié) 構(gòu)的宏模型內(nèi)，執(zhí)行步驟（f);
[0012] (e)若主導體i不在集成電路子結(jié)構(gòu)的宏模型內(nèi)，構(gòu)建包圍主導體i的高斯面；
[0013] (f)將主導體i與每個環(huán)境導體之間的耦合電容q (Vy #/)、主導體i的主電容Cii 及隨機行走步數(shù)npath初始化為0 ;
[0014] (g)計算隨機行走步數(shù) npath，npath: = npath+Ι ;
[0015] (h)判斷主導體i是否在集成電路子結(jié)構(gòu)的宏模型內(nèi)；
[0016] (i)若主導體i不在集成電路子結(jié)構(gòu)的宏模型內(nèi)，在包圍主導體i的高斯面上任 取一點r，以點r為中心構(gòu)建一個立方體轉(zhuǎn)移區(qū)域，根據(jù)加載的轉(zhuǎn)移概率表在該立方體轉(zhuǎn)移 區(qū)域的表面S上以相應的轉(zhuǎn)移概率任意取一點r (1)，根據(jù)加載的權(quán)重表獲取點r(1)處的權(quán)值 ω (r, r(1))，對權(quán)值賦值 ω : = ω (r, r(1));
[0017] (j)若主導體i在集成電路子結(jié)構(gòu)的宏模型內(nèi)，采用馬爾科夫隨機行走方法進行 跳轉(zhuǎn)，根據(jù)集成電路子結(jié)構(gòu)的邊界電勢電量矩陣獲取主導體i對應的主對角元素 Cf，對權(quán) 值賦值?
[0018] (k)判斷隨機行走當前點:^是否在導體上；
[0019] (1)若隨機行走當前點rx不在導體上，則：（11)若隨機行走當前點r x在集成電路 子結(jié)構(gòu)的宏模型的外部，則把集成電路子結(jié)構(gòu)的宏模型作為障礙構(gòu)建立方體轉(zhuǎn)移區(qū)域，采 用懸浮隨機行走方法跳轉(zhuǎn)到下一點r y; (12)若隨機行走當前點;r x在集成電路子結(jié)構(gòu)的宏模 型的交界面上，則根據(jù)馬爾科夫隨機行走方法跳轉(zhuǎn)到下一點ry; (13)若隨機行走當前點r x 在集成電路子結(jié)構(gòu)的宏模型的邊界上且不在集成電路子結(jié)構(gòu)的宏模型的交界面上，則根據(jù) 所述標準的空白局部區(qū)域構(gòu)建實際的空白局部區(qū)域，采用馬爾科夫隨機行走方法跳轉(zhuǎn)到所 述實際的空白局部區(qū)域上的下一點r y;
[0020] (m)更新隨機行走當前點rx，rx: = ry，返回步驟（k);
[0021] (η)若隨機行走當前點;rx在導體j上，計算主導體i與導體j之間的親合電容C u, ^ij= C ij+ω ；
[0022] (ο)判斷是否滿足收斂條件，若不滿足收斂條件，返回步驟（g);及
[0023] (P)若滿足收斂條件，計算主導體i與各個環(huán)境導體j之間的耦合電容Clj (i辛j) 及主導體 i 的主電容 Cii，其中 Q 笑/，Q 。
[0024] 本發(fā)明的電容參數(shù)提取方法用一個可以伸縮的空白局部區(qū)域?qū)⒓呻娐纷咏Y(jié)構(gòu) 的宏模型內(nèi)部的馬爾科夫隨機行走與外部的懸浮隨機行走結(jié)合起來。本發(fā)明只需要對集成 電路中很小一部分的子結(jié)構(gòu)建立宏模型。因此，本發(fā)明的電容參數(shù)提取方法只需要很小的 內(nèi)存消耗。本發(fā)明可以加密重要的結(jié)構(gòu)（例如FinFET結(jié)構(gòu)），還可以處理復雜的幾何結(jié)構(gòu) (例如包含有保形介質(zhì)的結(jié)構(gòu)、非曼哈頓結(jié)構(gòu)和大規(guī)模重復結(jié)構(gòu)）。
【附圖說明】
[0025] 圖1是本發(fā)明電容參數(shù)提取方法較佳實施例的運行環(huán)境示意圖。
[0026] 圖2是利用空白匹配區(qū)域?qū)⒓呻娐纷咏Y(jié)構(gòu)的宏模型內(nèi)部的馬爾科夫隨機行走 與外部的懸浮隨機行走結(jié)合起來的示意圖。
[0027] 圖3是兩個具有相同形狀但是不同大小的空白匹配區(qū)域的示意圖。
[0028] 圖4是空白局部區(qū)域和集成電路子結(jié)構(gòu)的宏模型的邊界元在交界面上不匹配的 示意圖。
[0029] 圖5是本發(fā)明電容參數(shù)提取方法較佳實施例的流程圖。
[0030] 主要元件符號說明
[0031]
[0032] 如下【具體實施方式】將結(jié)合上述附圖進一