用于糾錯(cuò)修改冗余器件組及利用其修復(fù)電路缺陷的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微電子電路設(shè)計(jì)領(lǐng)域，具體涉及一種用于糾錯(cuò)修改冗余器件組及利用該冗余器件組修復(fù)電路缺陷的方法。
【背景技術(shù)】
[0002]在電路板設(shè)計(jì)好后常會(huì)遇到一些布局電路時(shí)未有考慮到或預(yù)料到的缺陷，該些缺陷如無(wú)法修復(fù)將直接導(dǎo)到電路板的報(bào)廢，為避免該情況的出現(xiàn)，現(xiàn)有解決方案當(dāng)中，會(huì)在電路板的空閑位置上植入包括與門(mén)、非門(mén)、或門(mén)等邏輯門(mén)器件，待出現(xiàn)電路缺陷時(shí)通過(guò)設(shè)計(jì)邏輯門(mén)電路來(lái)修復(fù)。然而，不同邏輯門(mén)器件的尺寸大小是不一樣，而電路板空置位置面積也是不固定的，所以同一位置不可能布局所有的邏輯門(mén)器件，例如，當(dāng)碰到該區(qū)域的電路出現(xiàn)缺陷需要用于與非門(mén)電路來(lái)修復(fù)，但由于布局時(shí)該區(qū)域沒(méi)有放置與非門(mén)，則導(dǎo)致該電路修復(fù)方案不可行了。這就是為什么在電路板設(shè)計(jì)中講求布局巧妙的原因，但這必將是增加電路設(shè)計(jì)的難度與時(shí)間。
[0003]故此，我們需要尋求一種布局靈活且最大可能應(yīng)對(duì)不同修復(fù)需求的冗余器件布局方案。

【發(fā)明內(nèi)容】

[0004]基于【背景技術(shù)】中所提及的問(wèn)題，本發(fā)明提出一種用于糾錯(cuò)修改冗余器件組及利用該冗余器件組修復(fù)電路缺陷的方法，解決在電路設(shè)計(jì)當(dāng)中修復(fù)不當(dāng)導(dǎo)致整塊電路板報(bào)廢的問(wèn)題，其具體技術(shù)內(nèi)容如下:
本發(fā)明之用于糾錯(cuò)修改的冗余器件組，其包括若干個(gè)由一個(gè)NMOS管和一個(gè)PMOS管組成的基本單元，所述PMOS管的源極連接芯片VSS，其漏極懸空或連接匪OS管的源極，所述匪OS管的漏極連接芯片的GND，所述PMOS管的柵極與NMOS管的柵極相連接;該基本單元數(shù)量在2個(gè)以上。
[0005]本發(fā)明之利用上述的冗余器件組修復(fù)電路缺陷的方法，其具體包括以下操作步驟:
一)在電路設(shè)計(jì)完成后，根據(jù)電路板剩余空間的面積設(shè)置若干數(shù)量的冗余器件組基本單元；
二)電路運(yùn)行出現(xiàn)缺陷的，根據(jù)電路運(yùn)行原理設(shè)計(jì)對(duì)應(yīng)修復(fù)該缺陷的邏輯門(mén)電路；
三)根據(jù)該邏輯門(mén)電路來(lái)調(diào)整所述基本單元的兩MOS管之間連線(xiàn)的連接或拆斷，利用一個(gè)或多個(gè)基本單元構(gòu)成邏輯門(mén)電路所需的邏輯門(mén)器件。
[0006]本發(fā)明通過(guò)在電路空閑位置布局以MOS管為單位的器件組，待電路出現(xiàn)缺陷時(shí)，通過(guò)該些器件組衍變成邏輯門(mén)器件來(lái)進(jìn)行電路的修改補(bǔ)救，減少電路板報(bào)廢的情況，而且MOS管體積小，布局靈活，還能通過(guò)更改MOS管的連接方式來(lái)任意組合成所需邏輯器件，例如，與門(mén)、非門(mén)、或門(mén)、與非門(mén)等，極大地提高了電路板的可修復(fù)性能，無(wú)論從實(shí)用性還是經(jīng)濟(jì)性上看，均是具有卓越性的技術(shù)方案，適合推廣使用。
【附圖說(shuō)明】
[0007]圖1為本發(fā)明的冗余器件組的電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0008]如下結(jié)合附圖，對(duì)本申請(qǐng)方案作進(jìn)一步描述:
如圖1所示，一種用于糾錯(cuò)修改的冗余器件組，其包括若干個(gè)由一個(gè)NMOS管和一個(gè)PMOS管組成的基本單元，所述PMOS管的源極連接芯片VSS，其漏極懸空或連接匪OS管的源極，所述NMOS管的漏極連接芯片的GND，所述PMOS管的柵極與匪OS管的柵極相連接;該基本單元數(shù)量在2個(gè)以上。
[0009]—種利用上述的冗余器件組修復(fù)電路缺陷的方法，其具體包括以下操作步驟:
一)在電路設(shè)計(jì)完成后，根據(jù)電路板剩余空間的面積設(shè)置若干數(shù)量的冗余器件組基本單元；
二)電路運(yùn)行出現(xiàn)缺陷的，根據(jù)電路運(yùn)行原理設(shè)計(jì)對(duì)應(yīng)修復(fù)該缺陷的邏輯門(mén)電路；
三)根據(jù)該邏輯門(mén)電路來(lái)調(diào)整所述基本單元的兩MOS管之間連線(xiàn)的連接或拆斷，利用一個(gè)或多個(gè)基本單元構(gòu)成邏輯門(mén)電路所需的邏輯門(mén)器件。
[0010]上述優(yōu)選實(shí)施方式應(yīng)視為本申請(qǐng)方案實(shí)施方式的舉例說(shuō)明，凡與本申請(qǐng)方案雷同、近似或以此為基礎(chǔ)作出的技術(shù)推演、替換、改進(jìn)等，均應(yīng)視為本專(zhuān)利的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.種用于糾錯(cuò)修改的冗余器件組，其特征在于:包括若干個(gè)由一個(gè)匪OS管和一個(gè)PMOS管組成的基本單元，所述PMOS管的源極連接芯片VSS，其漏極懸空或連接匪OS管的源極，所述NMOS管的漏極連接芯片的GND，所述PMOS管的柵極與匪OS管的柵極相連接;該基本單元數(shù)量在2個(gè)以上。2.—種利用如權(quán)利要求1所述的用于糾錯(cuò)修改的冗余器件組修復(fù)電路缺陷的方法，其具體包括以下操作步驟: 一)在電路設(shè)計(jì)完成后，根據(jù)電路板剩余空間的面積設(shè)置若干數(shù)量的冗余器件組基本單元； 二)電路運(yùn)行出現(xiàn)缺陷的，根據(jù)電路運(yùn)行原理設(shè)計(jì)對(duì)應(yīng)修復(fù)該缺陷的邏輯門(mén)電路； 三)根據(jù)該邏輯門(mén)電路來(lái)調(diào)整所述基本單元的兩MOS管之間連線(xiàn)的連接或拆斷，利用一個(gè)或多個(gè)基本單元構(gòu)成邏輯門(mén)電路所需的邏輯門(mén)器件。
【專(zhuān)利摘要】本發(fā)明提出一種用于糾錯(cuò)修改冗余器件組，其特征在于：包括若干個(gè)由一個(gè)NMOS管和一個(gè)PMOS管組成的基本單元，所述PMOS管的源極連接芯片VSS，其漏極懸空或連接NMOS管的源極，所述NMOS管的漏極連接芯片的GND,所述PMOS管的柵極與NMOS管的柵極相連接；該基本單元數(shù)量在2個(gè)以上。本發(fā)明還提出一種利用該冗余器件組修復(fù)電路缺陷的方法，目的在于解決在電路設(shè)計(jì)當(dāng)中修復(fù)不當(dāng)導(dǎo)致整塊電路板報(bào)廢的問(wèn)題。
【IPC分類(lèi)】G06F17/50
【公開(kāi)號(hào)】CN105678003
【申請(qǐng)?zhí)枴緾N201610024687
【發(fā)明人】方鏡清
【申請(qǐng)人】中山芯達(dá)電子科技有限公司
【公開(kāi)日】2016年6月15日
【申請(qǐng)日】2016年1月15日