一種基于uvm的存儲控制器功能測試方法及系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種基于UVM的存儲控制器功能測試方法，包括：設置UVM環(huán)境的預定參數(shù)；其中，所述預定參數(shù)包括：UVM環(huán)境內(nèi)部變量，隨機化約束，被測存儲控制器對應的地址信息和控制信號；利用所述預定參數(shù)生成測試激勵；將所述測試激勵分別施加到所述被測存儲控制器及測試模型中，并分別監(jiān)測所述被測存儲控制器及測試模型的輸出；對所述被測存儲控制器及測試模型的輸出進行對比，得到測試結(jié)果；該方法中的測試環(huán)境可以無縫集成到系統(tǒng)測試環(huán)境中，從而提高了驗證效率，縮短了驗證周期，實現(xiàn)可重用測試；本發(fā)明還公開了一種基于UVM的存儲控制器功能測試系統(tǒng)。
【專利說明】
一種基于UVM的存儲控制器功能測試方法及系統(tǒng)
技術(shù)領域
[0001]本發(fā)明涉及電子技術(shù)領域，特別涉及一種基于UVM的存儲控制器功能測試方法及系統(tǒng)。
【背景技術(shù)】
[0002]隨著芯片規(guī)模的增大，芯片設計中測試驗證已成為流程中開銷最大的工作，占整個設計周期的比例越來越大。驗證的工作量已經(jīng)占到整個SOC研發(fā)的70%到80%，因此提高芯片測試驗證的效率已變得至關(guān)重要。因此，如何高效、全面地對存儲控制器的功能進行測試，是本領域技術(shù)人員需要解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是提供一種基于UVM的存儲控制器功能測試方法，該方法能夠提高驗證效率，縮短驗證周期，實現(xiàn)可重用測試;本發(fā)明的另一目的是提供一種基于UVM的存儲控制器功能測試系統(tǒng)。
[0004]為解決上述技術(shù)問題，本發(fā)明提供一種基于UVM的存儲控制器功能測試方法，包括:
[0005]設置UVM環(huán)境的預定參數(shù);其中，所述預定參數(shù)包括:UVM環(huán)境內(nèi)部變量，隨機化約束，被測存儲控制器對應的地址信息和控制信號；
[0006]利用所述預定參數(shù)生成測試激勵；
[0007]將所述測試激勵分別施加到所述被測存儲控制器及測試模型中，并分別監(jiān)測所述被測存儲控制器及測試模型的輸出；
[0008]對所述被測存儲控制器及測試模型的輸出進行對比，得到測試結(jié)果。
[0009]其中，所述設置UVM環(huán)境的預定參數(shù)，包括:
[0010]定義UVM內(nèi)部的uvm_sequence_item基類，進行UVM環(huán)境內(nèi)部變量及隨機化約束的設置集成；
[0011 ]將被測存儲控制器對應的地址信息和控制信號進行封裝，作為UVM環(huán)境的TLM數(shù)據(jù)單元。
[0012]其中，所述將所述測試激勵分別施加到所述被測存儲控制器及測試模型中，包括:
[0013]將接收到的所述測試激勵的TLM數(shù)據(jù)單元，通過指定的協(xié)議和時序關(guān)系轉(zhuǎn)換為端口信號；
[0014]分別將所述端口信號作為所述被測存儲控制器及測試模型的輸入。
[0015]其中，還包括:
[0016]收集預定功能覆蓋率參數(shù)的數(shù)據(jù)信息；
[0017]利用所述數(shù)據(jù)信息，計算得到功能覆蓋率和/或代碼覆蓋率。
[0018]其中，所述計算得到功能覆蓋率和/或代碼覆蓋率之后，還包括:
[0019]實時打印計算得到的功能覆蓋率和/或代碼覆蓋率。
[0020]本發(fā)明還提供一種基于UVM的存儲控制器功能測試系統(tǒng)，包括:
[0021]設置數(shù)據(jù)包模塊，用于設置UVM環(huán)境的預定參數(shù);其中，所述預定參數(shù)包括:UVM環(huán)境內(nèi)部變量，隨機化約束，被測存儲控制器對應的地址信息和控制信號；
[0022]Sequencer模塊，用于利用所述預定參數(shù)生成測試激勵；
[0023]驅(qū)動器模塊，用于將所述測試激勵分別施加到所述被測存儲控制器及測試模型中；
[0024]監(jiān)視器模塊，用于分別監(jiān)測所述被測存儲控制器及測試模型的輸出；
[0025]對比模塊，用于對所述被測存儲控制器及測試模型的輸出進行對比，得到測試結(jié)果O
[0026]其中，所述設置數(shù)據(jù)包模塊包括:
[0027]參數(shù)設置單元，用于定義UVM內(nèi)部的uvm_sequence_item基類，進行UVM環(huán)境內(nèi)部變量及隨機化約束的設置集成；
[0028]封裝單元，用于將被測存儲控制器對應的地址信息和控制信號進行封裝，作為UVM環(huán)境的TLM數(shù)據(jù)單元。
[0029]其中，所述驅(qū)動器模塊為將接收到的所述測試激勵的TLM數(shù)據(jù)單元，通過指定的協(xié)議和時序關(guān)系轉(zhuǎn)換為端口信號;分別將所述端口信號作為所述被測存儲控制器及測試模型的輸入的模塊。
[0030]其中，還包括:
[0031 ]功能覆蓋率參數(shù)收集模塊，用于收集預定功能覆蓋率參數(shù)的數(shù)據(jù)信息；
[0032]功能覆蓋率分析模塊，用于利用所述數(shù)據(jù)信息，計算得到功能覆蓋率和/或代碼覆蓋率。
[0033]其中，還包括:
[0034]打印模塊，用于實時打印計算得到的功能覆蓋率和/或代碼覆蓋率。
[0035]本發(fā)明所提供的基于UVM的存儲控制器功能測試方法，包括:設置UVM環(huán)境的預定參數(shù);其中，所述預定參數(shù)包括:UVM環(huán)境內(nèi)部變量，隨機化約束，被測存儲控制器對應的地址信息和控制信號；利用所述預定參數(shù)生成測試激勵;將所述測試激勵分別施加到所述被測存儲控制器及測試模型中，并分別監(jiān)測所述被測存儲控制器及測試模型的輸出；對所述被測存儲控制器及測試模型的輸出進行對比，得到測試結(jié)果;該方法中的UVM測試環(huán)境可以無縫集成到系統(tǒng)測試環(huán)境中，從而提高了驗證效率，縮短了驗證周期，實現(xiàn)可重用測試;本發(fā)明還提供了一種基于UVM的存儲控制器功能測試系統(tǒng)。
【附圖說明】
[0036]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。
[0037]圖1為本發(fā)明實施例所提供的基于UVM的存儲控制器功能測試方法的流程圖；
[0038]圖2為本發(fā)明實施例所提供的存儲控制器的結(jié)構(gòu)示意圖；
[0039]圖3為本發(fā)明實施例所提供的基于UVM的存儲控制器功能測試系統(tǒng)的結(jié)構(gòu)框圖；
[0040]圖4為本發(fā)明實施例所提供的UVM測試平臺的樹形結(jié)構(gòu)示意圖；
[0041]圖5為本發(fā)明實施例所提供的UVM測試平臺的結(jié)構(gòu)示意圖；
[0042]圖6為本發(fā)明實施例所提供的基于UVM的存儲控制器功能測試系統(tǒng)的結(jié)構(gòu)示意圖。
【具體實施方式】
[0043]本發(fā)明的核心是提供一種基于UVM的存儲控制器功能測試方法，該方法能夠提高驗證效率，縮短驗證周期，實現(xiàn)可重用測試;本發(fā)明的另一核心是提供一種基于UVM的存儲控制器功能測試系統(tǒng)。
[0044]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0045]請參考圖1，圖1為本發(fā)明實施例所提供的基于UVM的存儲控制器功能測試方法的流程圖；該方法可以包括:
[0046]S100、設置UVM環(huán)境的預定參數(shù);其中，所述預定參數(shù)包括:UVM環(huán)境內(nèi)部變量，隨機化約束，被測存儲控制器對應的地址信息和控制信號；
[0047]其中，UVM(UniversalVerificat1n Methodology，通用驗證方法學)是一個以SystemVerilog類庫為主體的驗證平臺開發(fā)框架，可以利用其可重用組件構(gòu)建具有標準化層次結(jié)構(gòu)和接口的功能驗證環(huán)境。UVM相比于傳統(tǒng)的定向驗證方法，UVM驗證方法學所產(chǎn)生的受約束隨機激勵增加了幾種邊界條件的可能性既可以進行隨機化約束，能夠更有效地發(fā)現(xiàn)設計中的缺陷，sv語言本身的面向?qū)ο箫L格使得UVM驗證平臺更有利于驗證平臺的維護、擴展和復用。
[0048]預定參數(shù)的設置要根據(jù)用戶具體被測存儲控制器的實際情況進行確定?？蛇x的，所述設置UVM環(huán)境的預定參數(shù)可以包括:
[0049]定義UVM內(nèi)部的uvm_sequence_item基類，進行UVM環(huán)境內(nèi)部變量及隨機化約束的設置集成；
[0050]將被測存儲控制器對應的地址信息和控制信號進行封裝，作為UVM環(huán)境的TLM數(shù)據(jù)單元。
[0051 ] 其中，具體的可以用packet來定義UVM環(huán)境內(nèi)部變量及隨機化約束，可以通過集成uvm_sequence_item這個基類來實現(xiàn)，它是UVM環(huán)境中最基本的組件。在該測試驗證環(huán)境中，將地址和控制信號封裝在其中，作為UVM環(huán)境的TLM數(shù)據(jù)單元，由sequence產(chǎn)生。其中Sequence的選擇與調(diào)度是由sequencer決定，一般在UVM環(huán)境中設置sequencer的默認default_sequence即可在UVM測試驗證平臺啟動后自動加載其產(chǎn)生的隨機數(shù)據(jù)包。
[0052]S110、利用所述預定參數(shù)生成測試激勵；
[0053]其中，要測試被測存儲控制器的正確性，就必須能夠給被測存儲器施加不同的激勵。因此，一個測試驗證平臺最重要的功能在于產(chǎn)生各種各樣不同的激勵，并且觀測被測存儲控制器DUT的輸出結(jié)果，將此結(jié)果與測試模型的輸出結(jié)果進行比較，由此判斷DUT的正確性。UVM中的類中包含著各種函數(shù)和任務，通過對這些函數(shù)和任務的設定可以完成各種測試激勵的生成。
[0054]S120、將所述測試激勵分別施加到所述被測存儲控制器及測試模型中，并分別監(jiān)測所述被測存儲控制器及測試模型的輸出；
[0055]其中，可選的，所述將所述測試激勵分別施加到所述被測存儲控制器及測試模型中，包括:
[0056]將接收到的所述測試激勵的TLM數(shù)據(jù)單元，通過指定的協(xié)議和時序關(guān)系轉(zhuǎn)換為端口信號；
[0057]分別將所述端口信號作為所述被測存儲控制器及測試模型的輸入。
[0058]具體的，將由sequence產(chǎn)生的TLM數(shù)據(jù)單元根據(jù)AHB主機發(fā)送洗衣額轉(zhuǎn)換成AHB端口信號，即先在時鐘上升沿發(fā)送地址和控制信號，再在下一個時鐘上升沿發(fā)送或接受數(shù)據(jù)或響應信號，同時發(fā)送下一個TLM數(shù)據(jù)單元的地址和控制信號。
[0059]S130、對所述被測存儲控制器及測試模型的輸出進行對比，得到測試結(jié)果。
[0060]其中，為了要測試該被測存儲控制器的功能，因此要將產(chǎn)生的測試激勵分別施加到被測存儲控制器及測試模型中，被測存儲控制器和測試模型形成對比，將測試模型的輸出值作為期望值與被測存儲控制器的輸出值進行對比，來判定被測存儲控制器在該測試激勵下是否能夠正常輸出。對比結(jié)果一致，則被測存儲控制器輸出正確，對比結(jié)果不一致，則被測存儲控制器輸出結(jié)果錯誤。這里還可以將對比結(jié)果進行打印。
[0061]這里的測試激勵不是一個，可以是覆蓋被測存儲控制器的所有正常輸入的，形成一個測試激勵組，將測試激勵組中的每個測試激勵都分別施加到被測存儲控制器及測試模型中，直到測試激勵組中的所有測試激勵都被測試為止。
[0062 ]作為SOC的片上系統(tǒng)總線，AHB是AMBA總線協(xié)議的重要組成部分，主要用于連接ARM之類的高性能嵌入式處理器與片上存儲控制器、DMA控制器及其他控制接口，采用時鐘上升沿操作，支持流水線式的突發(fā)傳輸和分段式傳輸。AHB總線系統(tǒng)主要由三個部分組成:主機、從機、仲裁器。總線上的命令和地址信息由主機發(fā)出，從機響應。而仲裁器根據(jù)特定的優(yōu)先級算法決定主機的總線使用權(quán)。AHB總線上一次完整的數(shù)據(jù)傳輸分為兩個階段:地址傳輸階段和數(shù)據(jù)傳輸階段。地址傳輸階段由主機發(fā)出地址信號和控制信號，而在數(shù)據(jù)傳輸階段由主機發(fā)出寫入地址或從機返回讀出數(shù)據(jù)和應答信號。
[0063]存儲控制器是掛在AHB總線上的從機，能夠根據(jù)AHB總線上的地址信號訪問外部不同的RAM或R0M，其結(jié)構(gòu)如圖2所示。由于外部存儲單元的帶寬有限，AHB總線上的地址和數(shù)據(jù)信號需經(jīng)過讀寫FIFO的緩存，以保證讀寫信號的完整性。存儲控制器根據(jù)AHB總線上主機發(fā)送的地址所在取件和讀寫控制信號來宣統(tǒng)外部的EEPROM陣列和SRAM陣列進行讀寫操作。
[0064]該方法應用UVM高級驗證方法學，搭建了適用于AHB總線上掛載的存儲控制器的驗證平臺和驗證環(huán)境，并通過UVM驗證平臺產(chǎn)生受約束的隨機激勵信號，對存儲控制器進行了全面高效的驗證，使得該驗證平臺能夠有效地查出設計缺陷，驗證環(huán)境可以無縫集成到系統(tǒng)驗證環(huán)境中，從而提高了驗證效率，縮短了驗證周期。提供了一種基于UVM的高級加密IP驗證方法。
[0065]基于上述技術(shù)方案，本發(fā)明實施例提供的基于UVM的存儲控制器功能測試方法，利用開源的測試驗證方法學，它采用了最佳的測試驗證框架去實現(xiàn)覆蓋率驅(qū)動驗證，有效結(jié)合了測試隨機產(chǎn)生、自測試平臺和隨機化約束等特點，該方法中的UVM測試環(huán)境可以無縫集成到系統(tǒng)測試環(huán)境中，從而提高了驗證效率，縮短了驗證周期，實現(xiàn)可重用測試。
[0066]基于上述實施例，該方法還包括:
[0067]收集預定功能覆蓋率參數(shù)的數(shù)據(jù)信息；
[0068]利用所述數(shù)據(jù)信息，計算得到功能覆蓋率和/或代碼覆蓋率。
[0069]其中，為了自動高效地得到測試功能覆蓋率和/或代碼覆蓋率，需要自動收集特定的功能覆蓋率參數(shù)，再根據(jù)這些參數(shù)計算得到功能覆蓋率和/或代碼覆蓋率;可以通過UVM的監(jiān)視器monitor來收集預定功能覆蓋率參數(shù)的數(shù)據(jù)信息(如覆蓋率組中的覆蓋點包括地址信號、讀寫信號以及數(shù)據(jù)大小信號等信息)，再由分析模塊(如功能覆蓋率分析模塊funct1nal coverage)計算得到功能覆蓋率和/或代碼覆蓋率。
[0070]其中，所述計算得到功能覆蓋率和/或代碼覆蓋率之后，還包括:
[0071 ]實時打印計算得到的功能覆蓋率和/或代碼覆蓋率。
[0072]利用上述方法進行測試后，可以通過分析測試結(jié)果，功能覆蓋率及代碼覆蓋率來判定被測存儲控制器的效果，并且該測試環(huán)境可以無縫的集成到系統(tǒng)驗證環(huán)境中，IP模塊可以在頂層驗證中應用，真正做到了可重用驗證。
[0073]基于上述技術(shù)方案，本發(fā)明實施例提供的基于UVM的存儲控制器功能測試方法，利用開源的測試驗證方法學，它采用了最佳的測試驗證框架去實現(xiàn)覆蓋率驅(qū)動驗證，有效結(jié)合了測試隨機產(chǎn)生、自測試平臺和隨機化約束等特點，該方法中的UVM測試環(huán)境可以無縫集成到系統(tǒng)測試環(huán)境中，從而提高了驗證效率，縮短了驗證周期，實現(xiàn)可重用測試。
[0074]本發(fā)明實施例提供了基于UVM的存儲控制器功能測試方法，提高了驗證效率，縮短了驗證周期，實現(xiàn)可重用測試。
[0075]下面對本發(fā)明實施例提供的基于UVM的存儲控制器功能測試系統(tǒng)進行介紹，下文描述的基于UVM的存儲控制器功能測試系統(tǒng)與上文描述的基于UVM的存儲控制器功能測試方法可相互對應參照。
[0076]請參考圖3，圖3為本發(fā)明實施例所提供的基于UVM的存儲控制器功能測試系統(tǒng)的結(jié)構(gòu)框圖；該系統(tǒng)可以包括:
[0077]設置數(shù)據(jù)包模塊100，用于設置UVM環(huán)境的預定參數(shù);其中，所述預定參數(shù)包括:UVM環(huán)境內(nèi)部變量，隨機化約束，被測存儲控制器對應的地址信息和控制信號；
[0078]Sequencer模塊200，用于利用所述預定參數(shù)生成測試激勵；
[0079]驅(qū)動器模塊300，用于將所述測試激勵分別施加到所述被測存儲控制器及測試模型中；
[0080]監(jiān)視器模塊400，用于分別監(jiān)測所述被測存儲控制器及測試模型的輸出；
[0081]對比模塊500，用于對所述被測存儲控制器及測試模型的輸出進行對比，得到測試結(jié)果。
[0082]可選的，所述設置數(shù)據(jù)包模塊100包括:
[0083]參數(shù)設置單元，用于定義UVM內(nèi)部的uvm_sequence_item基類，進行UVM環(huán)境內(nèi)部變量及隨機化約束的設置集成；
[0084]封裝單元，用于將被測存儲控制器對應的地址信息和控制信號進行封裝，作為UVM環(huán)境的TLM數(shù)據(jù)單元。
[0085]可選的，所述驅(qū)動器模塊300為將接收到的所述測試激勵的TLM數(shù)據(jù)單元，通過指定的協(xié)議和時序關(guān)系轉(zhuǎn)換為端口信號;分別將所述端口信號作為所述被測存儲控制器及測試模型的輸入的模塊。
[0086]基于上述任意實施例，該系統(tǒng)還包括:
[0087]功能覆蓋率參數(shù)收集模塊，用于收集預定功能覆蓋率參數(shù)的數(shù)據(jù)信息；
[0088]功能覆蓋率分析模塊，用于利用所述數(shù)據(jù)信息，計算得到功能覆蓋率和/或代碼覆蓋率。
[0089]基于上述任意實施例，該系統(tǒng)還包括:
[0090]打印模塊，用于實時打印計算得到的功能覆蓋率和/或代碼覆蓋率。
[0091]在UVM平臺下列舉一個具體測試系統(tǒng)；
[0092]一個基本的驗證平臺由以下幾個部分組成:
[0093]driver:產(chǎn)生不同的激勵施加給被測存儲控制器即DUT ；即上述sequencer模塊200。
[0094]monitor:監(jiān)測DUT的輸出；即上述監(jiān)視器模塊400。
[0095]scoreboard:將期望值與monitor監(jiān)測到的DUT輸出做比較；即上述對比模塊500。
[0096]reference mode I或mode 1:它的輸入和DUT完全一樣，它的輸出送給scoreboard,用于和DUT輸出比較;即上述測試模型。
[0097]在UVM驗證方法中，driver、monitor、mode1、scoreboard等組成部分都是一個基于System Verilog的類來實現(xiàn)的。類包含函數(shù)，任務，通過這些函數(shù)和任務可以完成driver的輸出激勵功能，完成monitor的監(jiān)測功能，完成model的計算功能，完成scoreboard的比較功能，類中可以有成員變量，這些成員變量可以控制類的行為，如控制driver的行為等。所以類是實現(xiàn)這些驗證平臺組成部分的最好選擇。
[0098]UVM預先定義好了 一個類，名字為uvm_component ,driver、monitor、mo del、scoreboard等都要從這個類派生而來。通過這種形式，把driver、moni tor、modle、scoreboard等都組織在一棵樹上，這樣UVM就可以方便的執(zhí)行后面的操作。整個UVM測試平臺的各個部分就如同一棵倒置的樹，如圖4所示。driver、monitor和sequencer封裝在In_agent，0ut_agent中只封裝monitor，整個組成一個測試環(huán)境env。
[0099]圖5中的sequencer，它是UVM中獨有的一個概念，driver負責向DUT發(fā)送數(shù)據(jù)，而這些數(shù)據(jù)由sequencer產(chǎn)生，一個sequencer通過啟動一個sequence,從sequence獲取數(shù)據(jù)，并把這些數(shù)據(jù)轉(zhuǎn)交給driver。這種功能劃分讓driver不再關(guān)注數(shù)據(jù)的產(chǎn)生，而只負責數(shù)據(jù)的發(fā)送，只能更加清晰，更容易使用。圖5中出現(xiàn)的另外的組件就是In_agent和0ut_agent，它們是UVM中的agent，所謂的agent其實只是簡單的把driver、monitor和sequencer封裝在一起。通常來說，agent對應的是物理接口協(xié)議，不同的忌口協(xié)議對應不同的agent，接口協(xié)議規(guī)定了數(shù)據(jù)的交換格式和方式，agent通過driver和monitor來實現(xiàn)接口協(xié)議的這些內(nèi)容。在一個測試平臺通常會有多個agent，如上面所示的In_agent，里面有driver和monitor，用于向DUT發(fā)送數(shù)據(jù)，而0ut_agent中只有monitor，用于監(jiān)測DUT的輸出。圖5中的env則相當于是一個特大的容器，它把所有的uvm_component都包含在其內(nèi)部作為成員變量。
[0?00] 請參考圖6，Sequence的選擇與調(diào)度由sequencer決定，一般在UVM環(huán)境中設置sequencer的默認default_sequence即可在UVM驗證平臺啟動后自動加載其產(chǎn)生的隨機數(shù)據(jù)包。
[Ο?Ο? ]驅(qū)動器driver是UVM驗證平臺中較為復雜的部件，它需要將受到的TLM數(shù)據(jù)單元依照特定的協(xié)議和時序關(guān)系轉(zhuǎn)換成端口信號。在本設計中，將由sequence產(chǎn)生的TLM數(shù)據(jù)單元根據(jù)AHB主機發(fā)送洗衣額轉(zhuǎn)換成AHB端口信號，即先在時鐘上升沿發(fā)送地址和控制信號，再在下一個時鐘上升沿發(fā)送或接受數(shù)據(jù)或響應信號，同時發(fā)送下一個TLM數(shù)據(jù)單元的地址和控制信號。
[0102]監(jiān)視器monitor是檢驗驗證結(jié)果的重要部件，它將端口信號轉(zhuǎn)換成TLM數(shù)據(jù)單元發(fā)送給scoreboard，并收集功能覆蓋率。本設計覆蓋率組中的覆蓋點包括地址信號、讀寫信號以及數(shù)據(jù)大小信號等信息。
[0?03]功能覆蓋率分析模塊funct1nal coverage采集覆蓋率組中定義的覆蓋點信息，并實時打印出功能覆蓋率。記分板將同步收集存儲控制器返回的數(shù)據(jù)和外部存儲器數(shù)據(jù)總線上的數(shù)據(jù)進行對比，并打印比對結(jié)果。
[0104]說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的裝置而言，由于其與實施例公開的方法相對應，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。
[0105]專業(yè)人員還可以進一步意識到，結(jié)合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、計算機軟件或者二者的結(jié)合來實現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應用和設計約束條件。專業(yè)技術(shù)人員可以對每個特定的應用來使用不同方法來實現(xiàn)所描述的功能，但是這種實現(xiàn)不應認為超出本發(fā)明的范圍。
[0106]結(jié)合本文中所公開的實施例描述的方法或算法的步驟可以直接用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來實施。軟件模塊可以置于隨機存儲器(RAM)、內(nèi)存、只讀存儲器(R0M)、電可編程R0M、電可擦除可編程R0M、寄存器、硬盤、可移動磁盤、CD-R0M、或技術(shù)領域內(nèi)所公知的任意其它形式的存儲介質(zhì)中。
[0107]以上對本發(fā)明所提供的基于UVM的存儲控制器功能測試方法及系統(tǒng)進行了詳細介紹。本文中應用了具體個例對本發(fā)明的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想。應當指出，對于本技術(shù)領域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以對本發(fā)明進行若干改進和修飾，這些改進和修飾也落入本發(fā)明權(quán)利要求的保護范圍內(nèi)。
【主權(quán)項】
1.一種基于UVM的存儲控制器功能測試方法，其特征在于，包括: 設置UVM環(huán)境的預定參數(shù);其中，所述預定參數(shù)包括:UVM環(huán)境內(nèi)部變量，隨機化約束，被測存儲控制器對應的地址信息和控制信號； 利用所述預定參數(shù)生成測試激勵； 將所述測試激勵分別施加到所述被測存儲控制器及測試模型中，并分別監(jiān)測所述被測存儲控制器及測試模型的輸出； 對所述被測存儲控制器及測試模型的輸出進行對比，得到測試結(jié)果。2.如權(quán)利要求1所述的基于UVM的存儲控制器功能測試方法，其特征在于，所述設置UVM環(huán)境的預定參數(shù)，包括: 定義UVM內(nèi)部的uvm_sequence_item基類，進行UVM環(huán)境內(nèi)部變量及隨機化約束的設置集成； 將被測存儲控制器對應的地址信息和控制信號進行封裝，作為UVM環(huán)境的TLM數(shù)據(jù)單J L ο3.如權(quán)利要求2所述的基于UVM的存儲控制器功能測試方法，其特征在于，所述將所述測試激勵分別施加到所述被測存儲控制器及測試模型中，包括: 將接收到的所述測試激勵的TLM數(shù)據(jù)單元，通過指定的協(xié)議和時序關(guān)系轉(zhuǎn)換為端口信號； 分別將所述端口信號作為所述被測存儲控制器及測試模型的輸入。4.如權(quán)利要求1-3任一項所述的基于UVM的存儲控制器功能測試方法，其特征在于，還包括: 收集預定功能覆蓋率參數(shù)的數(shù)據(jù)信息； 利用所述數(shù)據(jù)信息，計算得到功能覆蓋率和/或代碼覆蓋率。5.如權(quán)利要求4所述的基于UVM的存儲控制器功能測試方法，其特征在于，所述計算得到功能覆蓋率和/或代碼覆蓋率之后，還包括: 實時打印計算得到的功能覆蓋率和/或代碼覆蓋率。6.一種基于UVM的存儲控制器功能測試系統(tǒng)，其特征在于，包括: 設置數(shù)據(jù)包模塊，用于設置UVM環(huán)境的預定參數(shù)；其中，所述預定參數(shù)包括:UVM環(huán)境內(nèi)部變量，隨機化約束，被測存儲控制器對應的地址信息和控制信號； Sequencer模塊，用于利用所述預定參數(shù)生成測試激勵； 驅(qū)動器模塊，用于將所述測試激勵分別施加到所述被測存儲控制器及測試模型中； 監(jiān)視器模塊，用于分別監(jiān)測所述被測存儲控制器及測試模型的輸出； 對比模塊，用于對所述被測存儲控制器及測試模型的輸出進行對比，得到測試結(jié)果。7.如權(quán)利要求6所述的基于UVM的存儲控制器功能測試系統(tǒng)，其特征在于，所述設置數(shù)據(jù)包t吳塊包括: 參數(shù)設置單元，用于定義UVM內(nèi)部的uvm_sequence_item基類，進行UVM環(huán)境內(nèi)部變量及隨機化約束的設置集成； 封裝單元，用于將被測存儲控制器對應的地址信息和控制信號進行封裝，作為UVM環(huán)境的TLM數(shù)據(jù)單元。8.如權(quán)利要求7所述的基于UVM的存儲控制器功能測試系統(tǒng)，其特征在于，所述驅(qū)動器模塊為將接收到的所述測試激勵的TLM數(shù)據(jù)單元，通過指定的協(xié)議和時序關(guān)系轉(zhuǎn)換為端口信號;分別將所述端口信號作為所述被測存儲控制器及測試模型的輸入的模塊。9.如權(quán)利要求6-8任一項所述的基于UVM的存儲控制器功能測試系統(tǒng)，其特征在于，還包括: 功能覆蓋率參數(shù)收集模塊，用于收集預定功能覆蓋率參數(shù)的數(shù)據(jù)信息； 功能覆蓋率分析模塊，用于利用所述數(shù)據(jù)信息，計算得到功能覆蓋率和/或代碼覆蓋率。10.如權(quán)利要求9所述的基于UVM的存儲控制器功能測試系統(tǒng)，其特征在于，還包括: 打印模塊，用于實時打印計算得到的功能覆蓋率和/或代碼覆蓋率。
【文檔編號】G06F11/26GK105893202SQ201610266445
【公開日】2016年8月24日
【申請日】2016年4月26日
【發(fā)明人】高亞力
【申請人】浪潮(北京)電子信息產(chǎn)業(yè)有限公司