基于fpga的大屏顯示器拼接系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示器的技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的大屏顯示器拼接系統(tǒng)。
【背景技術(shù)】
[0002]由于目前視頻設(shè)備越來(lái)越受廣大群眾的青睞，人們對(duì)視頻效果和顯卡的要求越來(lái)越高，普通的顯卡和視頻設(shè)備已經(jīng)不能滿足人們的需求，所以國(guó)外各大視頻
[0003]設(shè)備及顯卡供應(yīng)商如AT1、Intel、Matrox等公司大力開發(fā)更高級(jí)的顯卡，但由于成本的原因這些設(shè)備只能適合一些高級(jí)客戶的需求，不能被大部分群眾所承受，為了滿足人們現(xiàn)代人們要求的視覺(jué)震撼的效果，普通14寸、19寸的屏幕已經(jīng)不能滿足人們的需求，大屏幕顯示器越來(lái)越受到人們的追捧；據(jù)市場(chǎng)調(diào)查報(bào)告顯示，我國(guó)2015年大屏幕拼接的市場(chǎng)份額將達(dá)到96億元左右。我國(guó)大屏幕拼接行業(yè)之所以能夠快速發(fā)展的原因，一方面是國(guó)家所提倡的信息產(chǎn)業(yè)數(shù)字化、網(wǎng)絡(luò)化、智能化，有關(guān)政府主管部門出具了多項(xiàng)支持信息產(chǎn)業(yè)發(fā)展的政策，提出要大力發(fā)展數(shù)字媒體內(nèi)容平臺(tái)、高清晰度大屏幕平板顯示等等內(nèi)容，促進(jìn)了拼接大屏幕的發(fā)展。
[0004]另一方面是視頻會(huì)議、視頻監(jiān)控、多媒體教學(xué)等領(lǐng)域?qū)︼@示終端的顯示性能、顯示尺寸的要求不斷提高，使得普通的顯示產(chǎn)品已經(jīng)無(wú)法滿足多樣化的顯示要求。大屏拼接產(chǎn)品具有的任意大小拼接、可以靈活顯示和控制的特點(diǎn)，能夠適合不同行業(yè)和領(lǐng)域的應(yīng)用。
[0005]大屏幕拼接是指將多個(gè)監(jiān)視器利用圖像控制器組合構(gòu)成大屏幕顯示系統(tǒng)的技術(shù)。大屏幕顯示系統(tǒng)，一般用于一個(gè)畫面的超大屏幕顯示及多個(gè)畫面的多窗口顯示，目前已廣泛運(yùn)用到政府部門、廣播電視、監(jiān)控指揮中心、娛樂(lè)場(chǎng)所等各行各業(yè)?，F(xiàn)有技術(shù)中的大屏幕拼接監(jiān)視器，均需要采用外接矩陣的方法拼接起來(lái)，因此均再需要信號(hào)分配器，不僅結(jié)構(gòu)較為復(fù)雜，拼接過(guò)程也較為繁瑣。
【實(shí)用新型內(nèi)容】
[0006]針對(duì)上述技術(shù)中存在的不足之處，本實(shí)用新型提供一種基于計(jì)算機(jī)接口有限，不占用電腦內(nèi)存，來(lái)實(shí)現(xiàn)多屏顯示的基于FPGA的大屏顯示器拼接系統(tǒng)。
[0007]為了達(dá)到上述目的，本實(shí)用新型一種基于FPGA的大屏顯示器拼接系統(tǒng)，包括信號(hào)接收電路、信號(hào)發(fā)射電路、主控制電路、時(shí)鐘電路、輸入接口以及輸出接口；所述輸入接口與信號(hào)接收電路電連接，輸出接口與信號(hào)發(fā)射電路電連接，所述信號(hào)接收電路、信號(hào)輸出電路以及時(shí)鐘電路分別與主控制電路電連接，所述主控制電路接收信號(hào)接收電路傳遞的數(shù)字圖像信號(hào)，并將該信號(hào)發(fā)送到信號(hào)發(fā)射電路中。
[0008]其中，該拼接系統(tǒng)還包括顯卡信息存儲(chǔ)器，所述顯卡信息存儲(chǔ)器分別與主控制電路電連接，所述顯卡信息存儲(chǔ)器接收主控制電路發(fā)送的數(shù)字圖像信號(hào)，并將該信息進(jìn)行儲(chǔ)存，所述顯卡信息存儲(chǔ)器為24C02芯片。
[0009]其中，改拼接系統(tǒng)還包括穩(wěn)壓電源電路，所述穩(wěn)壓電源電路分別與信號(hào)接收電路、信號(hào)輸出電路、顯卡信息存儲(chǔ)器以及主控制電路電連接，所述穩(wěn)壓電源電路提供1.2V、
1.5V、3.3V三種類型的電壓。
[0010]其中，所述信號(hào)接收電路的元器件為SiIiei接收芯片，所述信號(hào)發(fā)射電路的元器件為SiI164接收芯片，所述信號(hào)接收電路由兩個(gè)SiIiei接收芯片并聯(lián)而構(gòu)成，所述信號(hào)發(fā)射電路由三個(gè)SiI164接收芯片并聯(lián)而構(gòu)成。
[0011]其中，所述輸入接口為DVI輸入接口，所述輸出接口為DVI輸出接口，所述兩個(gè)SiI161接收芯片與分別與適配的DVI輸入接口電連接并采集數(shù)字圖像信號(hào)，所述三個(gè)SiI164接收芯片分別與適配的DVI輸出接口電連接并發(fā)射數(shù)字圖像信號(hào)。
[0012]其中，該拼接系統(tǒng)還包括FLASH和LED，所述FLASH與LED芯片分別與主控制電路電連接，所述FLASH接收主控制電路數(shù)字圖像信息并向主控制電路反饋存儲(chǔ)狀況，所述LED芯片接收主控制器的控制指令。
[0013]本實(shí)用新型的有益效果是:
[0014]與現(xiàn)有技術(shù)相比，本實(shí)用新型的信號(hào)接收電路通過(guò)輸入接口獲取數(shù)字圖像信號(hào)，并將信號(hào)傳遞到主控制電路中，主控制電路進(jìn)行整合后，通過(guò)信號(hào)發(fā)射電路與輸出接口的配合將圖像信息顯示在顯示屏上。本實(shí)用新型的基于FPGA的大屏顯示器拼接系統(tǒng)通過(guò)多屏拼接顯示，接口控制與資源合理分配，搭建了基于FPGA的圖像視頻采集處理系統(tǒng)，該系統(tǒng)適于投入實(shí)際的工業(yè)化生產(chǎn)過(guò)程中。
【附圖說(shuō)明】
[0015]圖1為本實(shí)用新型基于FPGA的大屏顯示器拼接系統(tǒng)的結(jié)構(gòu)示意圖。
[0016]主要元件符號(hào)說(shuō)明如下:
[0017]10、穩(wěn)壓電源電路11、信號(hào)接收電路
[0018]12、信號(hào)發(fā)射電路13、主控制電路
[0019]14、輸入接口15、輸出接口
[0020]16、時(shí)鐘電路17、顯卡信息存儲(chǔ)器
[0021]18, FLASH19、LED 芯片
【具體實(shí)施方式】
[0022]為了更清楚地表述本實(shí)用新型，下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步地描述。
[0023]參閱圖1，本實(shí)用新型一種基于FPGA的大屏顯示器拼接系統(tǒng)，包括信號(hào)接收電路
I1、信號(hào)接發(fā)射電路12、主控制電路13、時(shí)鐘電路16、輸入接口14以及輸出接口 15 ;輸入接口 14與信號(hào)接收電路11電連接，輸出接口 15與信號(hào)接發(fā)射電路12電連接，信號(hào)接收電路
11、信號(hào)輸出電路以及時(shí)鐘電路16分別與主控制電路13電連接，主控制電路13接收信號(hào)接收電路11傳遞的數(shù)字圖像信號(hào)，并將該信號(hào)發(fā)送到信號(hào)接發(fā)射電路12中。
[0024]相較于現(xiàn)有技術(shù)，本實(shí)用新型的信號(hào)接收電路11通過(guò)輸入接口 14獲取數(shù)字圖像信號(hào)，并將信號(hào)傳遞到主控制電路13中，主控制電路13進(jìn)行整合后，通過(guò)信號(hào)接發(fā)射電路12與輸出接口 15的配合將圖像信息顯示在顯示屏上。本實(shí)用新型的基于FPGA的大屏顯示器拼接系統(tǒng)通過(guò)多屏拼接顯示，接口控制與資源合理分配，搭建了基于FPGA的圖像視頻采集處理系統(tǒng)，該系統(tǒng)適于投入實(shí)際的工業(yè)化生產(chǎn)過(guò)程中。
[0025]在本實(shí)施例中，該拼接系統(tǒng)還包括顯卡信息存儲(chǔ)器17，顯卡信息存儲(chǔ)器17分別與主控制電路13電連接，顯卡信息存儲(chǔ)器17接收主控制電路13發(fā)送的數(shù)字圖像信號(hào)，并將該信息進(jìn)行儲(chǔ)存，顯卡信息存儲(chǔ)器17為24C02芯片。
[0026]在本實(shí)施例中，改拼接系統(tǒng)還包括穩(wěn)壓電源電路10，穩(wěn)壓電源電路10分別與信號(hào)接收電路11、信號(hào)輸出電路、顯卡信息存儲(chǔ)器17以及主控制電路13電連接，穩(wěn)壓電源電路10提供1.2V、1.5V、3.3V三種類型的電壓。
[0027]在本實(shí)施例中，信號(hào)接收電路11的元器件為Si 1161接收芯片，信號(hào)接發(fā)射電路12的元器件為SiI164接收芯片，信號(hào)接收電路11由兩個(gè)SiI161接收芯片并聯(lián)而構(gòu)成，信號(hào)接發(fā)射電路12由三個(gè)SiI164接收芯片并聯(lián)而構(gòu)成。
[0028]在本實(shí)施例中，輸入接口 14為DVI輸入接口 14，輸出接口 15為DVI輸出接口 15，兩個(gè)SiI161接收芯片與分別與適配的DVI輸入接口 14電連接并采集數(shù)字圖像信號(hào)，三個(gè)SiI164接收芯片分別與適配的DVI輸出接口 15電連接并發(fā)射數(shù)字圖像信號(hào)。
[0029]在本實(shí)施例中，該拼接系統(tǒng)還包括FLASH18和LED，F(xiàn)LASH18與LED芯片19分別與主控制電路13電連接，F(xiàn)LASH18接收主控制電路13數(shù)字圖像信息并向主控制電路13反饋存儲(chǔ)狀況，LED芯片19接收主控制器的控制指令。
[0030]本實(shí)用新型投入工業(yè)生產(chǎn)的具體項(xiàng)目項(xiàng)目實(shí)施主要內(nèi)容及技術(shù)路線。
[0031](—)、主要內(nèi)容
[0032]I)、設(shè)計(jì)方案的選擇，包括各個(gè)模塊的芯片選擇例如電源模塊、主控模塊、數(shù)字視頻信號(hào)發(fā)送模塊、數(shù)字視頻信號(hào)接收模塊和接口模塊的選擇論證。對(duì)包括FPGA主控制模塊、視頻信號(hào)的發(fā)送與接收模塊