一種觸摸型flash微處理器的制造方法
【技術領域】
[0001 ] 本實用新型涉及微處理器領域，特別是涉及一種觸摸型FLASH微處理器。
【背景技術】
[0002]微處理器由一片或少數(shù)幾片大規(guī)模集成電路組成的中央處理器。目前，微處理器已經(jīng)無處不在，無論是錄像機、智能洗衣機、移動電話等家電產(chǎn)品，還是汽車引擎控制，以及數(shù)控機床、導彈精確制導等都要嵌入各類不同的微處理器。微處理器不僅是微型計算機的核心部件，也是各種數(shù)字化智能設備的關鍵部件。國際上的超高速巨型計算機、大型計算機等高端計算系統(tǒng)也都采用大量的通用高性能微處理器建造。
【實用新型內(nèi)容】
[0003]本實用新型的目的在于克服現(xiàn)有技術的不足，提供一種觸摸型FLASH微處理器，結(jié)構簡單，體積小巧，集成有模數(shù)轉(zhuǎn)換器、脈寬調(diào)制器、多個定時計數(shù)器、運算放大器和觸摸單元。
[0004]本實用新型的目的是通過以下技術方案來實現(xiàn)的:一種觸摸型FLASH微處理器，它包括程序計數(shù)器、堆棧緩存器、數(shù)據(jù)存儲器、程序存儲器、指令存儲器、地址多路器、間接尋址寄存器、多路復用器、累加器、算術邏輯單元、模數(shù)轉(zhuǎn)換器、脈寬調(diào)制器、定時計數(shù)器、運算放大器和觸摸單元。
[0005]所述程序計數(shù)器的分別與堆棧緩存器、數(shù)據(jù)存儲器和程序存儲器連接，程序存儲器與指令存儲器連接，數(shù)據(jù)存儲器通過地址多路器分別與指令存儲器和間接尋址寄存器連接，指令存儲器還通過多路復用器與算術邏輯單元連接，算術邏輯單元還與累加器連接。
[0006]所述程序計數(shù)器、數(shù)據(jù)存儲器、多路復用器、累加器、模數(shù)轉(zhuǎn)換器、脈寬調(diào)制器、定時計數(shù)器、運算放大器和觸摸單元通過總線連接。
[0007]進一步的，本實用新型還包括譯碼控制器、復位器和定時生成器，復位器與定時生成器連接，復位器還通過譯碼控制器與質(zhì)量存儲器連接，復位器還與復位引腳和電源接口連接。
[0008]進一步的，所述復位器包括復位計數(shù)器、上電復位器和看門狗計數(shù)器。
[0009]進一步的，所述堆棧緩存器包括八層堆棧緩存器。
[0010]進一步的，本實用新型還包括與總線連接的1接口。
[0011]進一步的，本實用新型還包括與總線連接的蜂鳴器。
[0012]進一步的，所述脈寬調(diào)制器包括八位脈寬調(diào)制器和十位脈寬調(diào)制器。
[0013]本實用新型的有益效果是:本實用新型所提出的一種觸摸型FLASH微處理器，結(jié)構簡單，體積小巧，功能豐富，集成有觸摸單元、模數(shù)轉(zhuǎn)換器、脈寬調(diào)制器、多個定時計數(shù)器、運算放大器、蜂鳴器和1接口，還集成有復位計數(shù)器、上電復位器和看門狗計數(shù)器三種復位器。
【附圖說明】
[0014]圖1為本實用新型中FLASH微處理器的結(jié)構框圖；
[0015]圖2為本實用新型中I/O接口模塊的結(jié)構框圖；
[0016]圖3為本實用新型中八位脈寬調(diào)制器的結(jié)構框圖；
[0017]圖4為本實用新型中蜂鳴器驅(qū)動器的結(jié)構框圖。
【具體實施方式】
[0018]下面結(jié)合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。
[0019](I)微處理器結(jié)構
[0020]如圖1所示，一種觸摸型FLASH微處理器，它包括程序計數(shù)器、堆棧緩存器、數(shù)據(jù)存儲器、程序存儲器、指令存儲器、地址多路器、間接尋址寄存器、多路復用器、累加器、算術邏輯單元、模數(shù)轉(zhuǎn)換器、脈寬調(diào)制器、定時計數(shù)器、運算放大器和觸摸識別單元。
[0021]所述程序計數(shù)器的分別與堆棧緩存器、數(shù)據(jù)存儲器和程序存儲器連接，程序存儲器與指令存儲器連接，數(shù)據(jù)存儲器通過地址多路器分別與指令存儲器和間接尋址寄存器連接，指令存儲器還通過多路復用器與算術邏輯單元連接，算術邏輯單元還與累加器連接。
[0022]所述程序計數(shù)器、數(shù)據(jù)存儲器、多路復用器、累加器、模數(shù)轉(zhuǎn)換器、脈寬調(diào)制器、定時計數(shù)器、運算放大器和觸摸識別單元通過總線連接。
[0023]進一步的，本實用新型還包括譯碼控制器、復位器和定時生成器，復位器與定時生成器連接，復位器還通過譯碼控制器與質(zhì)量存儲器連接，復位器還與復位引腳和電源接口連接。
[0024]進一步的，所述復位器包括復位計數(shù)器、上電復位器和看門狗計數(shù)器。
[0025]進一步的，所述堆棧緩存器包括八層堆棧緩存器。
[0026]進一步的，本實用新型還包括與總線連接的1接口。
[0027]進一步的，本實用新型還包括與總線連接的蜂鳴器。
[0028]進一步的，所述脈寬調(diào)制器包括八位脈寬調(diào)制器和十位脈寬調(diào)制器。
[0029]本實用新型所提出的一種觸摸型FLASH微處理器，結(jié)構簡單，體積小巧，集成有觸摸單元、模數(shù)轉(zhuǎn)換器、脈寬調(diào)制器、多個定時計數(shù)器、運算放大器、蜂鳴器和1接口，集成有復位計數(shù)器、上電復位器和看門狗計數(shù)器三種復位器。
[0030](2) 1 接口模塊
[0031]如圖2所示，本實用新型中所采用的1接口模塊，它包括I/O控制寄存器、I/O數(shù)據(jù)寄存器、推挽放大器、復用器和邏輯控制電路。
[0032]所述I/O控制寄存器分別與控制寫入端WRITE_CTRL、控制讀出端READ_CTRL、數(shù)據(jù)總線DATA BUS、控制輸出端OUTPUT和開漏輸出端OPEN DRAIN連接，控制輸出端OUTPUT和開漏輸出端OPEN DRAIN均通過邏輯控制電路與推挽放大器連接。
[0033]所述I/O數(shù)據(jù)寄存器分別與數(shù)據(jù)寫入端WRITE_DATA、數(shù)據(jù)讀出端READ_DATA、數(shù)據(jù)總線DATA BUS和數(shù)據(jù)輸出端連接，數(shù)據(jù)輸出端和外接信號輸出端與復用器的輸入端連接，復用器的輸出端分別與邏輯控制電路與推挽放大器連接。
[0034]所述推挽放大器與I/O接口連接，I/O接口還通過邏輯控制電路與數(shù)據(jù)總線DATABUS連接。
[0035]進一步的，所述邏輯控制電路包括非門電路A、第一與非門電路B和第二與非門電路Co
[0036]其中，所述開漏輸出端OPEN DRAIN依次通過非門電路A和第一與非門電路B與推挽放大器的第一輸入端連接，控制輸出端OUTPUT分別與第一與非門電路B和第二與非門電路C的輸入端連接，第二與非門電路C輸出端與推挽放大器的第二輸入端連接。
[0037]進一步的，所述邏輯控制電路還包括緩沖器D和第一三態(tài)緩沖器E。
[0038]I/O接口依次通過緩沖器D和第一三態(tài)緩沖器E與數(shù)據(jù)總線DATA BUS連接，第一三態(tài)緩沖器E的控制使能端與I/O控制寄存器的使能輸出端INPUT連接。
[0039]進一步的，所述邏輯控制電路還包括第三與非門電路F，第三與非門電路F的輸入端分別與I/o控制寄存器的上拉輸出端HJLL_HIGH和復位信號輸入端RESET連接，第三與非門電路F的輸出端與直流電源的控制端連接，直流電源的輸出端與I/O接口連接。
[0040]進一步的，所述邏輯控制電路還包括第一與門電路G，所述外接信號輸出端包括蜂鳴器/計數(shù)器使能輸入端BUZ/CL0_EN以及蜂鳴器/計數(shù)器信號輸入端BUZ/CL0。
[0041 ] 第一與門電路G的輸入端分別與蜂鳴器/計數(shù)器使能輸入端BUZ/CL0_EN和蜂鳴器/計數(shù)器信號輸入端BUZ/CL0連接，第一與門電路G的輸出端與復用器的輸入端連接。
[0042]進一步的，所述邏輯控制電路還包括第二與門電路H，第二與門電路H的輸入端分別與I/O接口和休眠信號輸入端SLEEP連接，第二與門電路H的輸出端與喚醒輸出端WAKE_UP連接。優(yōu)選的，第二與門電路H的一輸入端通過緩沖器D與I/O接口連接。
[0043]進一步的，所述邏輯控制電路還包括第三與門電路I，第三與門電路I的輸入端分別與I/O接口和中斷使能輸入端INT_EN連接，第三與門電路I的輸出端與中斷輸出端EXT_INT連接。優(yōu)選的，第三與門電路I的一輸入端通過緩沖器D與I/O接口連接。
[0044]進一步的，所述邏輯控制電路還包括第二三態(tài)緩沖器