基于申威410處理器和申威套片的專用隔離設備主板的制作方法
【技術領域】
[0001]本實用新型涉及一種隔離設備主板，尤其涉及一種基于申威410處理器和申威套片的專用隔離設備主板。
【背景技術】
[0002]隨著我國信息化的進一步深入發(fā)展，信息安全問題日益引起重視。尤其是因特網(wǎng)在我國的迅速普及，針對我國信息系統(tǒng)的攻擊正在呈現(xiàn)快速增長的勢頭，利用網(wǎng)絡傳播有害信息的手段日益翻新。更是為我國的信息安全保護問題敲響了警鐘，加強我國自身的信息安全建設刻不容緩。為了推動我國的信息安全建設，對信息安全產(chǎn)品的國產(chǎn)化要求越來越迫切。在信息安全產(chǎn)品中最重要的一個部分就是嵌入式系統(tǒng)信息安全的問題，而嵌入式系統(tǒng)中的一個重要組成部分就是處理器，因而處理器內(nèi)核的安全性就決定了整個嵌入式系統(tǒng)的安全性能的高低。但是，在工業(yè)控制計算機行業(yè)使用的多為國外品牌的處理器，這些處理器內(nèi)核在結構設計中主要考慮的是速度、可靠性、功耗等一些非安全性的因素，導致處理器存在很多安全漏洞，使得不法分子或國外反動勢力可以很容易在出口到我國的處理器中植入監(jiān)聽、監(jiān)視裝置來竊取我國政府部門、科研機構、企事業(yè)單位等的機密；同時，目前全球信息安全形勢逼人，最主要的威脅來源于技術系統(tǒng)本身，如計算機技術缺陷、計算機病毒、黑客、信息垃圾、網(wǎng)絡犯罪等一系列原因使網(wǎng)絡安全變得至關重要。
【實用新型內(nèi)容】
[0003]本實用新型的目的在于通過一種基于申威410處理器和申威套片的專用隔離設備主板，來解決以上【背景技術】部分提到的問題。
[0004]為達此目的，本實用新型采用以下技術方案:
[0005]—種基于申威410處理器和申威套片的專用隔離設備主板，其包括申威410處理器模塊、套片控制器模塊、控制FPGA模塊、加解密FPGA模塊及串并轉換CPLD模塊;所述申威410處理器模塊與套片控制器模塊、控制FPGA模塊連接;所述控制FPGA模塊與加解密FPGA模塊連接;所述加解密FPGA模塊與串并轉換CPLD模塊連接;所述套片控制器模塊接出一個千兆以太網(wǎng)PHY芯片、一路USB接口、一個RTC芯片、一個電子盤、一路系統(tǒng)串口；所述控制FPGA模塊接出一個FLASH;所述加解密FPGA模塊接出一個隨機數(shù)芯片;所述串并轉換CPLD模塊接出一個串口收發(fā)芯片、一個串口波特率撥位開關。
[0006]特別地，所述申威410處理器模塊采用申威410處理器，集成有DDR3存儲控制器接口、一路PCIEx4總線和一路PCIEx8總線，所述PCIEx8總線接套片控制器模塊，所述PCIEx4總線接控制FPGA模塊。
[0007]特別地，所述控制FPGA模塊與加解密FPGA模塊之間采用自定義并行接口連接。
[0008]特別地，所述加解密FPGA模塊與串并轉換CPLD模塊之間采用自定義并行接口連接。
[0009]特別地，所述千兆以太網(wǎng)PHY芯片接出一個千兆以太網(wǎng)接口。
[0010]特別地，所述RTC芯片反饋時鐘給套片控制器模塊。
[0011 ] 特別地，所述FLASH存儲控制FPGA的邏輯。
[0012]特別地，所述隨機數(shù)芯片反饋隨機數(shù)給加解密FPGA模塊。
[0013]特別地，所述串口收發(fā)芯片接出一個串口。
[0014]特別地，所述串口波特率撥位開關控制串口的通信波特率。
[0015]本實用新型提出的基于申威410處理器和申威套片的專用隔離設備主板中申威410處理器模塊與套片控制器模塊、控制FPGA模塊之間采用PC1-E總線連接，控制FPGA模塊與加解密FPGA模塊之間采用自定義并行接口實現(xiàn)數(shù)據(jù)的傳輸，加解密FPGA模塊完成數(shù)據(jù)的加解密與數(shù)據(jù)格式檢查等功能，加解密FPGA與串并轉換CPLD之間采用自定義并行接口實現(xiàn)數(shù)據(jù)的傳輸。本實用新型采用我國完全自主設計的申威410處理器，軟硬件設計完全自主可控，安全性高，為我國電力、通信安全、金融和國防等國家命脈行業(yè)的信息安全提供有力保障，并且通過套片完成了多層次片上通信結構、以實現(xiàn)內(nèi)網(wǎng)與公網(wǎng)之間網(wǎng)絡隔離，達到內(nèi)網(wǎng)和公網(wǎng)之間數(shù)據(jù)傳輸安全可控的目的，同時主板接口資源豐富，兼容性強，可滿足不同行業(yè)的需求。
【附圖說明】
[0016]圖1為本實用新型實施例提供的基于申威410處理器和申威套片的專用隔離設備主板。
【具體實施方式】
[0017]為了便于理解本實用新型，下面將參照相關附圖對本實用新型進行更全面的描述。附圖中給出了本實用新型的較佳實施例。但是，本實用新型可以以許多不同的形式來實現(xiàn)，并不限于本文所描述的實施例。相反地，提供這些實施例的目的是使對本實用新型的公開內(nèi)容理解的更加透徹全面。需要說明的是，當一個元件被認為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存在居中元件。除非另有定義，本文所使用的所有的技術和科學術語與屬于本實用新型的技術領域的技術人員通常理解的含義相同。本文中在本實用新型的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在于限制本實用新型。本文所使用的術語“及/或”包括一個或多個相關的所列項目的任意的和所有的組合。
[0018]請參照圖1所示，圖1為本實用新型實施例提供的基于申威410處理器和申威套片的專用隔離設備主板。值得一提的是，本實施例中所述專用隔離設備是作為部隊專用保密傳輸設備，并對內(nèi)外網(wǎng)進行隔離，但本實用新型的具體應用不局限于此，也可用于其它隔離設備。
[0019]本實施例中基于申威410處理器和申威套片的專用隔離設備主板具體包括申威410處理器模塊、套片控制器模塊、控制FPGA模塊、加解密FPGA模塊及串并轉換CPLD模塊。所述申威410處理器模塊與套片控制器模塊、控制FPGA模塊連接;所述控制FPGA模塊與加解密FPGA模塊連接;所述加解密FPGA模塊與串并轉換CPLD模塊連接。
[0020]具體的，在本實施例中所述申威410處理器模塊采用申威410處理器，集成有DDR3存儲控制器接口、一路PCIEx4總線和一路PCIEx8總線，所述PCIEx8總線接套片控制器模塊，所述PCIEx4總線接控制FPGA模塊。所述DDR3存儲控制器接口接出2個內(nèi)存條插槽接口，2個內(nèi)存條插槽用來安裝對應的內(nèi)存條。其中，所述申威410處理器是一款由上海高性能集成電路設計中心自主研發(fā)的64位字長的高性能通用處理器。申威410處理器采用多核架構和片上系統(tǒng)(System On Chip，S0C)技術，單芯片集成了4個對稱的64位通用處理器核心，還集成了I路DDR3存儲控制器、兩路PC1-E接口、一路維護接口和一路測試接口，通過高速片上網(wǎng)絡互連，組成多核結構的高性能處理器，其最高工作頻率為1.6GHz，峰值運算速度為51.2GFlops0
[0021]所述套片控制器模塊即套片控制器接出一個千兆以太網(wǎng)PHY芯片、一路USB接口、一個RTC芯片、一個電子盤、一路系統(tǒng)串口。其中，所述千兆以太網(wǎng)PHY芯片接出一個千兆以太網(wǎng)接口。所述RTC芯片反饋時鐘給套片控制器模塊。其中，所述套片控制