專利名稱：家庭智能控制器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種智能控制器，尤其是一種基于LonWorks控制網(wǎng)絡(luò)技術(shù)的家庭智能控制器。
目前比較通用的家庭智能控制器采用的是RS-485總線，這類產(chǎn)品的通信采用自定義的專用通信協(xié)議，產(chǎn)品之間相互獨(dú)立，不利于集成；同時(shí)現(xiàn)有的家庭智能終端功能比較單一，主要有報(bào)警控制器、遠(yuǎn)程抄表采集器等，不利于社區(qū)聯(lián)網(wǎng)進(jìn)行集中管理。例如，1995年12月2日公告的ZL94245163.5的中國(guó)實(shí)用新型專利說(shuō)明書(shū)就公開(kāi)了一種電話自動(dòng)報(bào)警器，這種控制器只具有報(bào)警功能，聯(lián)網(wǎng)能力差。
本實(shí)用新型的目的在于克服上述現(xiàn)有技術(shù)的功能單一，聯(lián)網(wǎng)能力差的缺點(diǎn)，提供一種新型的家庭智能控制器，這種控制器能提供良好的開(kāi)放性；集安防報(bào)警、遠(yuǎn)程抄表、家電控制等功能于一體，聯(lián)網(wǎng)能力強(qiáng)。
為實(shí)現(xiàn)上述目的，本實(shí)用新型的家庭智能控制器采用了LonWorks控制網(wǎng)絡(luò)技術(shù)為支撐平臺(tái)。LonWorks技術(shù)所使用的通信協(xié)議為L(zhǎng)onTalk協(xié)議，LonTalk協(xié)議遵循由國(guó)際標(biāo)準(zhǔn)化組織(ISO)定義的開(kāi)放系統(tǒng)互連(OSI)模型，LonTalk協(xié)議提供了OSI參考模型所定義的全部七層服務(wù)；此外，LonTalk協(xié)議支持以不同通信介質(zhì)分段的網(wǎng)絡(luò)，LonTalk協(xié)議支持的介質(zhì)包括雙絞線、電力線、無(wú)線、紅外線、同軸電纜和光纖等。在一個(gè)LonWorks網(wǎng)絡(luò)內(nèi)可以同時(shí)使用上述的各種介質(zhì)，而其它的許多網(wǎng)絡(luò)只能選用某種專用的介質(zhì)，所以，采用LonWorks技術(shù)為支撐平臺(tái)，具有良好的開(kāi)放性。
本實(shí)用新型的家庭智能控制器，由開(kāi)關(guān)量及脈沖量輸入輸出(DIO)板和中央處理器(CPU)板兩塊電路板插接而成。
開(kāi)關(guān)量及脈沖量輸入輸出(DIO)板包括輸入模塊、輸出模塊、譯碼電路、節(jié)點(diǎn)設(shè)置電路。輸入模塊設(shè)有24路輸入信號(hào)端口，各輸入信號(hào)端口分別外接水、電、氣表、報(bào)警輸入設(shè)備，其輸出端與中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線連接；輸出模塊設(shè)有8路輸出信號(hào)端口，各輸出信號(hào)端口分別與中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線連接，并可外接報(bào)警輸出設(shè)備和家用電器；譯碼電路連接到中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線，并同輸入模塊連接，用于選通輸入信號(hào)。當(dāng)有多路信號(hào)輸入時(shí)，通過(guò)中央處理器的輸入輸出(I/O)信號(hào)總線控制譯碼電路進(jìn)行譯碼，選通各路輸入信號(hào)，再經(jīng)中央處理器處理后輸出多路輸出信號(hào)。
中央處理器(CPU)板，主要包括中央處理器、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、收發(fā)器、存儲(chǔ)器譯碼及設(shè)置電路。收發(fā)器模塊與中央處理器(CPU)的通信總線連接，實(shí)現(xiàn)LonWorks網(wǎng)絡(luò)通訊，把各分散的家庭智能控制器聯(lián)網(wǎng)，從而進(jìn)行網(wǎng)絡(luò)化管理；存儲(chǔ)器容量選擇及譯碼電路與中央處理器(CPU)的控制信號(hào)線和地址總線相連接，用于實(shí)現(xiàn)程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)空間的選擇分配。
由于采用了上述方案，本實(shí)用新型的家庭智能控制器克服了現(xiàn)有技術(shù)的功能單一和聯(lián)網(wǎng)能力差的缺點(diǎn)，可以提供良好的開(kāi)放性；集安防報(bào)警、遠(yuǎn)程抄表、家電控制等功能于一體，聯(lián)網(wǎng)能力強(qiáng)。
以下結(jié)合附圖對(duì)本實(shí)用新型的家庭智能控制器作進(jìn)一步詳細(xì)描述。


圖1是家庭智能控制器的功能示意圖；圖2是開(kāi)關(guān)量及脈沖量輸入輸出(DIO)板的實(shí)施例的電路原理圖；圖3是中央處理器(CPU)的實(shí)施例的電路原理圖；圖4是程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的實(shí)施例的電路原理圖；圖5是收發(fā)器的實(shí)施例的電路原理圖；圖6是存儲(chǔ)器容量選擇及譯碼電路的實(shí)施例的電路原理圖；圖1表示本實(shí)用新型的家庭智能控制器包括一中央處理器板，中央處理器板包括中央處理器、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器，其特征在于還設(shè)有一開(kāi)關(guān)量及脈沖量輸入輸出(DIO)板，其包括一輸入模塊，設(shè)有24路輸入信號(hào)端口，各輸入信號(hào)端口分別外接水、電、氣表、報(bào)警輸入設(shè)備，其輸出端與中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線連接；一輸出模塊，設(shè)有8路輸出信號(hào)端口，各輸出信號(hào)端口分別與中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線連接，并外接報(bào)警輸出設(shè)備和家用電器；一譯碼電路，連接到中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線，并同輸入模塊連接，用于選通輸入信號(hào)；中央處理器(CPU)板還包括一收發(fā)器，它與中央處理器(CPU)的通信總線連接。另外，所述的中央處理器板(CPU)上還包括一存儲(chǔ)器譯碼及設(shè)置電路，與中央處理器(CPU)的控制信號(hào)線和地址總線相連接。
圖2是開(kāi)關(guān)量及脈沖量輸入輸出(DIO)板的一實(shí)施例的電路原理圖，根據(jù)圖2所示，輸入端8個(gè)通道為一組接入8總線接收器/發(fā)送器，本實(shí)施例選用了74HC245，共3組接入3個(gè)8總線接收器/發(fā)送器IC2、IC3、IC4。因只使用8總線接收器/發(fā)送器74HC245的接收功能，故將第一腳拉高為高電平(低電平時(shí)是發(fā)送)；脈沖信號(hào)進(jìn)入后就停留在8總線接收器/發(fā)送器74HC245的輸入端，8總線接收器/發(fā)送器74HC245的19腳(低電平打開(kāi))控制輸入到輸出門(mén)的通斷，中央處理器CPU芯片的IO0-IO2輸出地址信號(hào)通過(guò)具有鎖存功能的3-8譯碼芯片IC1產(chǎn)生譯碼信號(hào)，本實(shí)施例選用的3-8譯碼芯片為74HC137；與此同時(shí)，IO10(讀信號(hào)管腳)產(chǎn)生讀信號(hào)，二者進(jìn)行邏輯組合，進(jìn)而輸出一低電平到19腳，從而依次將三組各8路的脈沖信號(hào)讀入。
當(dāng)輸入端子與三表(水表、電表、煤氣表)相連后，三表輸入無(wú)極性脈沖信號(hào)，經(jīng)過(guò)中央處理器根據(jù)采集到的高脈沖個(gè)數(shù)進(jìn)行程序累加處理，得到三表的讀數(shù)。當(dāng)輸入端子與報(bào)警輸入裝置相連后，報(bào)警輸入信號(hào)如防火、防盜信號(hào)根據(jù)報(bào)警輸入裝置的不同，分為高電平(即平時(shí)是低電平，有報(bào)警時(shí)發(fā)高電平)、低電平(與前相反)報(bào)警信號(hào)。由中央處理器根據(jù)持續(xù)多次采樣得到高電平或低電平信號(hào)，確認(rèn)報(bào)警發(fā)生，從而通過(guò)其寫(xiě)信號(hào)線(IO9腳)輸出控制信號(hào)導(dǎo)通8位鎖存器IC5，本實(shí)施例選用的8位鎖存器為75HC573。寫(xiě)信號(hào)線(IO9腳)輸出控制信號(hào)導(dǎo)通8位鎖存器IC5的11腳，從而根據(jù)不同報(bào)警信號(hào)發(fā)電平信號(hào)到相應(yīng)輸出通道，輸出報(bào)警聯(lián)動(dòng)信號(hào)和家電控制信號(hào)。
圖3所示是中央處理單元(CPU)模塊的一實(shí)施例，其選用的中央處理器(CPU)D3芯片是Neuron MC143150，在圖3中，A00～A15是16路地址總線；D00～D07是8路數(shù)據(jù)總線；IO0～I(xiàn)O10是11路I/O信號(hào)總線；CP0～CP4為5路通信總線，本實(shí)施例只用了兩路，即接受信道(RXD)CP0，發(fā)送信道(TXD)CP1。RST為復(fù)位信號(hào)，低電平有效；E為使能信號(hào)，低電平有效；SERV為服務(wù)(service)信號(hào)，低電平有效。R/W讀寫(xiě)控制信號(hào)，高電平為讀取模式，低電平為寫(xiě)入模式。CLK1,CLK2為10MHz時(shí)鐘輸入；NC1～NC4為未使用的管腳；XS1為連接器，由一18針連接器和一6針連接器構(gòu)成，在原理圖中將它們合并定義為連接器XS1，用于將中央處理器板同開(kāi)關(guān)量及脈沖量輸入輸出(DIO)板插接在一起，其管腳21、22分別用于與Lonworks通訊總線相連的雙絞線的NET-A和NET-B連接，管腳2、4、6、8、10、11、13、15、17、14、18分別與中央處理器的輸入輸出I/O總線I/O0～I(xiàn)/O10相連。
圖4為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的一實(shí)施例，其程序存儲(chǔ)器為快速存儲(chǔ)器(FLASH Memory)D1，數(shù)據(jù)存儲(chǔ)器為非易失隨機(jī)存儲(chǔ)器(NVRAM)D2?？焖俅鎯?chǔ)器(FLASH Memory)D1選用了AT29C010芯片，用于存儲(chǔ)中央處理單元(CPU)板的固件數(shù)據(jù)及程序代碼，A0～A16為17位地址總線，本電路只使用了A0～A15，尋址空間為64k。I/O1～I(xiàn)/O7為8位數(shù)據(jù)總線；CE為片選信號(hào)，低電平有效。OE讀數(shù)據(jù)信號(hào)，低電平有效；WE為寫(xiě)數(shù)據(jù)信號(hào)，低電平有效。非易失隨機(jī)存儲(chǔ)器(NVRAM)D2選用了SRAM-62256芯片，為中央處理單元(CPU)板的數(shù)據(jù)存儲(chǔ)區(qū)。該芯片內(nèi)部自帶電池，因此具有掉電保護(hù)功能。其A0～A14為15位地址總線，尋址空間為32k，I/O0～I(xiàn)/O7為8位數(shù)據(jù)總線；CE為片選信號(hào)，低電平有效。OE讀數(shù)據(jù)信號(hào)，低電平有效；WE為寫(xiě)數(shù)據(jù)信號(hào)，低電平有效。
圖5是收發(fā)器模塊的一實(shí)施例，其收發(fā)器D4選用的是ECHELON公司研制的自由拓?fù)湫褪瞻l(fā)器，型號(hào)為FTT-10A。NET-A，NET-B為與LonWorks通訊總線相連的雙絞線的NET-A和NET-B；接收信道(RXD)管腳4從通訊線路接收數(shù)據(jù)，發(fā)送信道(TXD)管腳5向通訊線路發(fā)送數(shù)據(jù)。管腳7、9用于靜電釋放(ESD)鉗位及瞬態(tài)保護(hù)；其外圍電路中，V1～4為瞬態(tài)鉗位二極管，用于保護(hù)收發(fā)器，使之免受通訊線路上瞬態(tài)涌浪電流的沖擊；C5,C7為鋁電解電容，用于隔離直流電壓；L1,L2為電感，用于抑制共模干擾；C8為高壓電容，用于收發(fā)器的保護(hù)；C15為電源濾波電容；U1,U2為印刷電路板(PCB)放電縫隙，用于保護(hù)收發(fā)器。
圖6為存儲(chǔ)器容量選擇及譯碼電路的一實(shí)施例，其包括通用陣列邏輯(GAL)芯片D5及撥碼開(kāi)關(guān)SW1。陣列邏輯(GAL)芯片D5的1～8管腳同高8位地址總線連接，其10、11管腳同中央處理器的控制信號(hào)線CPU-E和CPU-R/W連接，其13、14、15、16管腳分別同撥碼開(kāi)關(guān)SW1的4,3,2,1管腳相連。中央處理器(CPU)輸出的兩個(gè)控制信號(hào)線CPU-E和CPU-R/W與高位地址線A08～A15以及4位撥碼開(kāi)關(guān)SW1通過(guò)通用陣列邏輯(GAL)D5進(jìn)行組合譯碼，生成4個(gè)控制存儲(chǔ)器的信號(hào)，即快速存儲(chǔ)器(FLASH MEMORY)D1芯片片選信號(hào)ROM-CS、非易失隨機(jī)存儲(chǔ)器(NVRAM)D2芯片片選信號(hào)RAM-CS、讀數(shù)據(jù)信號(hào)MEM-RD、寫(xiě)數(shù)據(jù)信號(hào)MEM-WR，在同一時(shí)間內(nèi)，片選信號(hào)ROM-CS與RAM-CS只能有一個(gè)信號(hào)有效(即為低電平)，同理，寫(xiě)數(shù)據(jù)信號(hào)MEM-WR與讀數(shù)據(jù)信號(hào)MEM-RD也只能有一個(gè)信號(hào)有效(即為低電平)。撥碼開(kāi)關(guān)SW1只選用了兩位即管腳3和管腳4作為譯碼的輸入信號(hào)。對(duì)于撥碼開(kāi)關(guān)，當(dāng)其中的任意一位接地時(shí)，該位相應(yīng)的輸入信號(hào)為0；當(dāng)斷開(kāi)時(shí)，該位被上拉電阻R1～R4上拉至高電平。即該位相應(yīng)的輸入信號(hào)為1。具體設(shè)置如下管腳4、管腳3為0、0時(shí)，快速存儲(chǔ)器(FLASHMEMORY)D1為32KB，非易失隨機(jī)存儲(chǔ)器(NVRAM)D2為26KB；管腳4、管腳3為0、1時(shí)，快速存儲(chǔ)器(FLASH MEMORY)D1為40KB，非易失隨機(jī)存儲(chǔ)器D2為18KB；管腳4、管腳3為1、0時(shí)，快速存儲(chǔ)器(FLASH MEMORY)D1為48KB，非易失隨機(jī)存儲(chǔ)器D2為10KB。
本實(shí)用新型家庭智能控制器適用于住宅小區(qū)的水、電、氣遠(yuǎn)程抄表、安全報(bào)警及家電控制等。
權(quán)利要求1．一種家庭智能控制器，包括一中央處理器板，中央處理器板包括中央處理器、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器，其特征在于還設(shè)有一開(kāi)關(guān)量及脈沖量輸入輸出(DIO)板，其包括一輸入模塊，設(shè)有24路輸入信號(hào)端口，各輸入信號(hào)端口分別外接水、電、氣表、報(bào)警輸入設(shè)備，其輸出端與中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線連接；一輸出模塊，設(shè)有8路輸出信號(hào)端口，各輸出信號(hào)端口分別與中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線連接，并外接報(bào)警輸出設(shè)備和家用電器；一譯碼電路，連接到中央處理器(CPU)的輸入輸出(I/O)信號(hào)總線，并同輸入模塊連接，用于選通輸入信號(hào)；中央處理器(CPU)板還包括一收發(fā)器，它與中央處理器(CPU)的通信總線連接；
2．根據(jù)權(quán)利要求1所述的家庭智能控制器，其特征在于所述的開(kāi)關(guān)量及脈沖量輸入輸出(DIO)板和中央處理器(CPU)板通過(guò)一18針和6針連接器插接在一起。
3．根據(jù)權(quán)利要求1所述的家庭智能控制器，其特征在于所述的中央處理器板(CPU)上還包括一存儲(chǔ)器譯碼及設(shè)置電路，與中央處理器(CPU)的控制信號(hào)線和地址總線相連接。
4．根據(jù)權(quán)利要求3所述的家庭智能控制器，其特征在于所述的存儲(chǔ)器譯碼及設(shè)置電路包括一陣列邏輯(GAL)芯片(D5)及一撥碼開(kāi)關(guān)(SW1)，陣列邏輯(GAL)芯片(D5)的1～8管腳同高8位地址總線連接，其10、11管腳同中央處理器的控制信號(hào)線CPU-E和CPU-R/W連接，其13、14、15、16管腳分別同撥碼開(kāi)關(guān)(SW1)的4,3,2,1管腳相連。
專利摘要一種基于Lon Works控制網(wǎng)絡(luò)技術(shù)的家庭智能控制器,由開(kāi)關(guān)量及脈沖量輸入輸出板和中央處理器板插接而成,開(kāi)關(guān)量及脈沖量輸入輸出板包括輸入模塊、輸出模塊、譯碼電路;中央處理器板包括中央處理器、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、收發(fā)器、存儲(chǔ)器譯碼及設(shè)置電路。本家庭智能控制器提供良好的開(kāi)放性;聯(lián)網(wǎng)能力強(qiáng);適用于住宅小區(qū)的水、電、氣遠(yuǎn)程抄表、安全報(bào)警及家電控制等。
文檔編號(hào)G08B25/08GK2445372SQ0025479
公開(kāi)日2001年8月29日 申請(qǐng)日期2000年9月27日 優(yōu)先權(quán)日2000年9月27日
發(fā)明者徐鐵 申請(qǐng)人:北京市德達(dá)數(shù)據(jù)系統(tǒng)有限責(zé)任公司