專利名稱：一種閃爍存儲(chǔ)器模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種存儲(chǔ)器模塊，更確切地說是涉及一種具有防誤寫功能的閃爍存儲(chǔ)器模塊。
閃爍存儲(chǔ)器(FLASH)是電子類產(chǎn)品經(jīng)常采用的存儲(chǔ)部件，但在使用過程中，如發(fā)生電壓波動(dòng)、處于電池老化的耗電階段、掉電后又立即恢復(fù)供電等情況時(shí)，容易使其內(nèi)存儲(chǔ)的數(shù)據(jù)被誤寫，輕則造成產(chǎn)品功能失效重則使系統(tǒng)癱瘓。為防止此種情況發(fā)生，需為閃爍存儲(chǔ)器再單獨(dú)設(shè)計(jì)防誤寫電路，從而組成閃爍存儲(chǔ)器模塊，以保證閃爍存儲(chǔ)器能正確寫入。
國(guó)內(nèi)外同類產(chǎn)品，大都將防誤寫電路設(shè)置在主控制芯片側(cè)，其限定寫入的條件是電源電壓過低，如

圖1所示電路框圖。包括電壓檢測(cè)器11、單片機(jī)12和閃爍存儲(chǔ)器13，電壓檢測(cè)器11輸出端連接單片機(jī)12的復(fù)位端(Reset)，單片機(jī)12的一輸出端連接閃爍存儲(chǔ)器13的寫信號(hào)端(WR非端)。當(dāng)電壓檢測(cè)器11檢測(cè)的電源電壓Vcc低于某一預(yù)定值時(shí)，輸出信號(hào)使單片機(jī)12復(fù)位，再由單片機(jī)12控制閃爍存儲(chǔ)器13，禁止進(jìn)行寫入操作。
該種單一限定條件的防誤寫電路，在使用過程中仍不能確保閃爍存儲(chǔ)器所存數(shù)據(jù)的被誤寫，如在單片機(jī)輸出禁止寫入信號(hào)時(shí)，閃爍存儲(chǔ)器已經(jīng)被誤寫入了。
本實(shí)用新型的目的是設(shè)計(jì)一種閃爍存儲(chǔ)器模塊，在任何情況下都可確保閃爍存儲(chǔ)器不被誤寫。
實(shí)現(xiàn)本實(shí)用新型目的的技術(shù)方案是這樣的一種閃爍存儲(chǔ)器模塊，包括閃爍存儲(chǔ)器和防誤寫電路，所述的防誤寫電路包括電源檢測(cè)器，其特征在于所述的防誤寫電路還包括有一防誤寫信號(hào)組合邏輯電路；所述的防誤寫信號(hào)組合邏輯電路的輸入端分別連接所述電源檢測(cè)器輸出端和主控制芯片的閃爍存儲(chǔ)器寫信號(hào)輸出端、閃爍存儲(chǔ)器寫允許信號(hào)輸出端及復(fù)位信號(hào)輸出端，所述的防誤寫信號(hào)組合邏輯電路的輸出端分別連接閃爍存儲(chǔ)器的寫信號(hào)輸入端(WR非)和閃爍存儲(chǔ)器的操作允許輸入端(RP#)。
所述的防誤寫信號(hào)組合邏輯電路是一譯碼器。
所述的防誤寫信號(hào)組合邏輯電路是雙譯碼器；第一譯碼器的兩個(gè)輸入端分別連接所述的電源檢測(cè)器輸出端及所述的主控制芯片的閃爍存儲(chǔ)器寫信號(hào)輸出端，第一譯碼器的輸出端連接閃爍存儲(chǔ)器的寫信號(hào)輸入端(WR非)；第二譯碼器的一個(gè)輸入端連接所述的主控制芯片的復(fù)位信號(hào)輸出端，第二譯碼器的其余輸入端及使能輸入端接地，第二譯碼器的輸出端連接閃爍存儲(chǔ)器操作允許輸入端(RP#)。
本實(shí)用新型的閃爍存儲(chǔ)器模塊，對(duì)閃爍存儲(chǔ)器的寫入除了設(shè)置限制寫入條件外還設(shè)置了允許寫入條件，即在電源電壓過低時(shí)或主控制芯片的復(fù)位信號(hào)有效時(shí)不允許寫；在閃爍存儲(chǔ)器的寫允許信號(hào)有效、同時(shí)在閃爍存儲(chǔ)器的寫信號(hào)有效時(shí)才允許寫，且其實(shí)現(xiàn)可采用簡(jiǎn)單的硬件電路。
下面結(jié)合實(shí)施例及附圖進(jìn)一步說明本實(shí)用新型的技術(shù)。
圖1是現(xiàn)有閃爍存儲(chǔ)器模塊的結(jié)構(gòu)框圖。
圖2是本實(shí)用新型閃爍存儲(chǔ)器模塊的電路結(jié)構(gòu)示意圖。
圖1說明前已述及不再贅述。
參見圖2，圖中示意出本實(shí)用新型閃爍存儲(chǔ)器模塊的電路結(jié)構(gòu)及與主控制芯片間的連接關(guān)系。包括電源檢測(cè)器21、防誤寫信號(hào)組合邏輯電路22和閃爍存儲(chǔ)器23。主控制芯片是一單片機(jī)(CPU)24，閃爍存儲(chǔ)器23的產(chǎn)品型號(hào)是DA28F640。
推薦的防誤寫信號(hào)組合邏輯電路22的實(shí)施例是一雙2-4譯碼器(74139)，其中，第一2-4譯碼器的第一輸入端(1A)連接電源檢測(cè)器21的輸出端，第一2-4譯碼器的第二輸入端(1B)連接單片機(jī)24的閃爍存儲(chǔ)器的寫信號(hào)輸出端(WR非)，第一2-4譯碼器的使能輸入端(1G非)連接單片機(jī)24的閃爍存儲(chǔ)器寫允許信號(hào)輸出端(如P1.6)，第一2-4譯碼器的輸出端(1Y1)連接閃爍存儲(chǔ)器23的寫信號(hào)輸入端(WR非)；第二2-4譯碼器的第一輸入端(2A)連接單片機(jī)24的復(fù)位信號(hào)輸出端(Reset)，第二2-4譯碼器的第二輸入端(2B)及使能輸入端(2G非)接地，第二2-4譯碼器的輸出端(2Y1)連接閃爍存儲(chǔ)器23的操作允許輸入端(RP#)。
本實(shí)用新型的最佳實(shí)施例，通過譯碼電路，綜合設(shè)置了閃爍存儲(chǔ)器的限制寫入和允許寫入的條件，并直接作用于閃爍存儲(chǔ)器的寫輸入端在電源電壓Vcc過低時(shí)或在主控制芯片的復(fù)位信號(hào)有效時(shí)不允許進(jìn)行閃爍存儲(chǔ)器的寫操作；在主控制芯片輸出的閃爍存儲(chǔ)器寫允許信號(hào)有效，同時(shí)寫信號(hào)有效時(shí)才允許進(jìn)行閃爍存儲(chǔ)器的寫操作。
本實(shí)用新型通過對(duì)閃爍存儲(chǔ)器的寫操作采取條件限制與條件允許的技術(shù)措施，從硬件上保證了閃爍存儲(chǔ)器的正確寫入。通過在銀行電子密押機(jī)中的試用，取得了明顯的防誤寫效果。
權(quán)利要求1.一種閃爍存儲(chǔ)器模塊，包括閃爍存儲(chǔ)器和防誤寫電路，所述的防誤寫電路包括電源檢測(cè)器，其特征在于所述的防誤寫電路還包括有一防誤寫信號(hào)組合邏輯電路；所述的防誤寫信號(hào)組合邏輯電路的輸入端分別連接所述電源檢測(cè)器輸出端和主控制芯片的閃爍存儲(chǔ)器寫信號(hào)輸出端、閃爍存儲(chǔ)器寫允許信號(hào)輸出端及復(fù)位信號(hào)輸出端，所述的防誤寫信號(hào)組合邏輯電路的輸出端分別連接閃爍存儲(chǔ)器的寫信號(hào)輸入端(WR非)和閃爍存儲(chǔ)器的操作允許輸入端(RP#)。
2.根據(jù)權(quán)利要求1所述的一種閃爍存儲(chǔ)器模塊，其特征在于所述的防誤寫信號(hào)組合邏輯電路是一譯碼器。
3.根據(jù)權(quán)利要求1或2所述的一種閃爍存儲(chǔ)器模塊，其特征在于所述的防誤寫信號(hào)組合邏輯電路是雙譯碼器；第一譯碼器的兩個(gè)輸入端分別連接所述的電源檢測(cè)器輸出端及所述的主控制芯片的閃爍存儲(chǔ)器寫信號(hào)輸出端，第一譯碼器的輸出端連接閃爍存儲(chǔ)器的寫信號(hào)輸入端(WR非)；第二譯碼器的一個(gè)輸入端連接所述的主控制芯片的復(fù)位信號(hào)輸出端，第二譯碼器的其余輸入端及使能輸入端接地，第二譯碼器的輸出端連接閃爍存儲(chǔ)器操作允許輸入端(RP#)。
專利摘要本實(shí)用新型涉及一種閃爍存儲(chǔ)器模塊,包括閃爍存儲(chǔ)器和防誤寫電路,防誤寫電路包括電源檢測(cè)器和由譯碼器組成的防誤寫信號(hào)組合邏輯電路。譯碼器的輸入端分別連接電源檢測(cè)器輸出端和主控制芯片的閃爍存儲(chǔ)器寫信號(hào)輸出端、閃爍存儲(chǔ)器寫允許信號(hào)輸出端和復(fù)位信號(hào)輸出端,譯碼器的輸出端分別連接閃爍存儲(chǔ)器的寫信號(hào)輸入端(WR非)和閃爍存儲(chǔ)器的操作允許輸入端(RP#)。為閃爍存儲(chǔ)器設(shè)置限制寫入與允許寫入條件,確保閃爍存儲(chǔ)器正確寫入。
文檔編號(hào)G11C7/00GK2489434SQ0122453
公開日2002年5月1日 申請(qǐng)日期2001年5月29日 優(yōu)先權(quán)日2001年5月29日
發(fā)明者魏愷言, 王曉東, 閔蘇泉, 李曉輝, 李志剛 申請(qǐng)人:北京兆日科技有限責(zé)任公司