專利名稱：非易失性半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)由雙存儲單元所構(gòu)成的非易失性半導(dǎo)體存儲裝置，該雙存儲單元具備由1個字柵和2個控制柵來控制的2個非易失性存儲元件。
現(xiàn)有技術(shù)作為非易失性半導(dǎo)體裝置，現(xiàn)在已經(jīng)有MONOS(Metal-Oxide-Nitride-Oxide-Semiconducor或者Subserate)型，這種MONOS非易失性半導(dǎo)體裝置的槽道和柵之間的柵絕緣層由氧化硅膜、氮化硅膜以及氧化硅膜的疊層體構(gòu)成，電荷被氮化硅膜俘獲。
這種MONOS非易失性半導(dǎo)體存儲裝置，公布在文獻(Y.Hayashi，et al，2000 Symposium on VLSI Technology Digest of TechnicalPapers p.122-p.123)中。文中明確指出，具有2個由1個字柵和2個控制柵控制的非易失性存儲元件(也稱為MONOS存儲元件或單元)的雙MONOS快速存儲單元，即，1個快速存儲單元具有2個電荷俘獲點。
將這種結(jié)構(gòu)的多個雙MONOS快速存儲單元，分別按行方向和列方向排列，則構(gòu)成存儲單元陣列區(qū)。
為了驅(qū)動這種雙MONOS快速存儲單元，需要兩條位線、一條字線和兩條控制柵線。但是，當驅(qū)動多個雙存儲單元時，即使控制柵不同，在設(shè)定為相同電位的情況下，也可以共同連接這些線。
這種快速存儲器的工作，包括數(shù)據(jù)的消除、編程及讀出。數(shù)據(jù)的編程及讀出，通常是用8位或者16位的選擇單元(被選擇的非易失性存儲元件)同時施行。
這里，MONOS快速存儲器，是將相互元件不被分離的多個雙MONOS快速存儲單元與一條字線相連接。在某特定選擇單元上進行數(shù)據(jù)編程時，不僅要設(shè)定擁有該選擇單元的雙MONOS快速存儲器的電壓，還要適當?shù)卦O(shè)定與此相接鄰的雙MONOS快速存儲單元的電壓。
這里，這種非易失存儲器，數(shù)據(jù)擾亂是其需要解塊的課題。所謂數(shù)據(jù)擾亂，是指在選擇單元的控制柵線、位線上加高電位，進行數(shù)據(jù)編程或消除時，通過共用的配線，使高電位也被加到非選擇單元上，這種狀況在每次編程或消除時，都反復(fù)出現(xiàn)，結(jié)果使非選擇單元(非選擇的非易失性存儲元件)被編程或消除，從而擾亂了非選擇單元的數(shù)據(jù)。
為了防止這種事態(tài)的發(fā)生，則在控制柵線上設(shè)置選擇柵電路，可以只向選擇扇區(qū)內(nèi)的單元外加高電位，而不向非選擇扇區(qū)內(nèi)的非選擇扇區(qū)的單元外加高電位。
但這樣一來，因選擇柵電路占有面積，而防礙了存儲單元高集成化。另外，當因選擇柵發(fā)生電壓下降時，為了向選擇扇區(qū)的單元供給高電位進行編程，則還必須補加供給電壓的下降部分。其結(jié)果，有礙于進行低電壓驅(qū)動，特別不適合用于象便攜式設(shè)備那樣的謀求低消耗功率的設(shè)備。
另外，如上所述，即使只向選擇扇區(qū)內(nèi)外加高電位，高電位也被外加到選擇扇區(qū)內(nèi)的非選擇單元上，特別在數(shù)據(jù)消除時，也不能防止由選擇扇區(qū)內(nèi)的非選擇單元所造成的數(shù)據(jù)擾亂。

發(fā)明內(nèi)容
本發(fā)明旨在提供當用選擇單元進行編程或消除時，除可以避免產(chǎn)生非選擇扇區(qū)中的非選擇單元數(shù)據(jù)擾亂以外，還可以避免選擇扇區(qū)中的非選擇單元的數(shù)據(jù)擾亂，并且不需要控制柵線的選擇柵電路，而能夠高集成化的非易失性半導(dǎo)體存儲裝置。
本發(fā)明的其它目的在于，提供因不需要控制柵線的選擇柵電路，而避免電壓下降，能夠降低功率消耗的非易失性半導(dǎo)體裝置。
本發(fā)明的另1個目的在于，提供通過縮短控制柵線，降低負載，能實現(xiàn)數(shù)據(jù)讀出高速化，并降低功率消耗的非易失性半導(dǎo)體裝置。
有關(guān)本發(fā)明的一種模式的非易失性半導(dǎo)體裝置，其特征在于具有將多個擁有由1個字柵和第1、第2控制柵控制的第1、第2非易失性存儲元件的雙存儲單元分別在行方向和列方向排列而構(gòu)成的存儲單元陣列區(qū)；驅(qū)動上述存儲單元陣列區(qū)內(nèi)的上述多個雙存儲單元的各自的上述第1、第2控制柵的控制柵驅(qū)動部，上述存儲單元陣列區(qū)，具有按上述行方向分割的多個扇區(qū)，上述多個扇區(qū)，各自具有按上述列方向分割的多個塊區(qū)，上述控制柵驅(qū)動部，具有與上述多個塊區(qū)的每1個分別相對應(yīng)的多個控制柵驅(qū)動器，上述多個控制柵驅(qū)動器，能夠?qū)⒏髯詫?yīng)的1個塊區(qū)內(nèi)的上述第1、第2控制柵電位獨立于其它塊區(qū)進行設(shè)定。
按本發(fā)明的一種模式，對選擇扇區(qū)內(nèi)的某一選擇塊區(qū)內(nèi)的雙存儲單元的一方選擇單元，例如在編程時，可以由相對應(yīng)的控制柵驅(qū)動器，只將該選擇塊區(qū)內(nèi)的雙存儲單元(包括選擇單元以及非選擇單元)的控制柵電位作為編程電位。在選擇扇區(qū)內(nèi)以及非選擇扇區(qū)內(nèi)的非選擇塊區(qū)，利用與其相對應(yīng)的控制柵驅(qū)動器，可設(shè)定為編程電位以外的電位，所以不會在非選擇塊區(qū)內(nèi)的單元擾亂數(shù)據(jù)。而且，由于不需要使用控制柵線的選擇柵電路而能達成，所以能夠使存儲單元高集成化。另外，由于也不會產(chǎn)生控制柵線的選擇柵電路的電壓下降，所以可以低電壓驅(qū)動，特別是能夠作為便攜式設(shè)備的存儲器而被有效利用。
由于數(shù)據(jù)編程是用例如1字節(jié)單位等來實施的，所以也向選擇塊內(nèi)的非選擇單元外加高電位。但在數(shù)據(jù)編程前，必須將包括其選擇塊在內(nèi)的扇區(qū)內(nèi)數(shù)據(jù)全部消除，并且在數(shù)據(jù)消除后，限定了同一塊區(qū)內(nèi)的編程次數(shù)，因而降低數(shù)據(jù)擾亂的可能性。
在本發(fā)明的一模式下，在多個塊區(qū)，可各自設(shè)置第1～第4控制柵線。此第1～第4控制柵線可各自將分別連接按行方向接鄰的一側(cè)的雙存儲單元的第1控制柵和另一側(cè)雙存儲單元的第2控制柵的控制柵線每隔3條共同連接而形成。這時，多個塊區(qū)各自有分別驅(qū)動上述第1～第4控制柵線的第1～第4控制柵驅(qū)動器。
為驅(qū)動作為本發(fā)明對象的雙存儲單元，在讀出或編程時，向已被選擇的雙存儲單元的一側(cè)的選擇單元(非易失性存儲元件)和另一側(cè)對置單元(非易失性存儲元件)的控制柵分別外加規(guī)定的電壓的同時，必須向與其被選擇的雙存儲單元按行方向相鄰接的非選擇的雙存儲單元的控制柵，提供非選擇用的斷開電壓。因此，可以在每個塊區(qū)內(nèi)設(shè)置4個控制柵驅(qū)動器。
多個控制柵驅(qū)動器，可配置在按行方向與多個塊區(qū)各自鄰接的局部驅(qū)動器區(qū)內(nèi)。這樣，可縮短控制柵線的長度，由此能夠降低控制柵線的負載。尤其是不僅降低了消耗功率，還能實現(xiàn)數(shù)據(jù)讀出工作的高速化。
在局部驅(qū)動器區(qū)，可以設(shè)置驅(qū)動與在塊區(qū)內(nèi)沿行方向排列的雙存儲單元的字柵共同連接的字線的字線驅(qū)動器。即便是與其它扇區(qū)共同使用字線，也不會發(fā)生擾亂問題，按上述那樣去做，則可縮短字線降低其負載，從而實現(xiàn)高速工作。
在多個塊區(qū)，各自可以設(shè)置沿上述列方向延長的多條輔助位線，在多個塊區(qū)分別沿列方向延長形成的、與多個塊區(qū)內(nèi)的多條輔助位線各自共同連接的主位線。這時，在多條主位線與多條輔助位線各自共同的連接處，設(shè)置分別選擇連接/非連接的多個位線選擇開關(guān)元件。在本發(fā)明的這一模式，即使將位線與其它塊區(qū)共用時也不出現(xiàn)擾亂，如果通過位線的選擇開關(guān)元件，在每個塊區(qū)選擇輔助位線，則可降低位線的負載，從而能夠高速工作。
在局部驅(qū)動器區(qū)，可以設(shè)置驅(qū)動在塊區(qū)內(nèi)配置的位線選擇開關(guān)元件的位線選擇驅(qū)動器。這樣更能謀求工作高速化。
局部驅(qū)動器區(qū)，可分別設(shè)置在按照行方向由奇數(shù)號的扇形區(qū)內(nèi)的塊區(qū)和偶數(shù)號的扇形區(qū)內(nèi)的塊區(qū)所隔開的兩側(cè)。
在這種情況下，可將多條字線跨奇數(shù)號扇區(qū)內(nèi)的塊區(qū)和偶數(shù)號扇區(qū)內(nèi)的塊區(qū)延長而形成，并可在2個扇區(qū)共用字線。
在這種情況下，可以在與奇數(shù)號扇區(qū)內(nèi)的塊區(qū)相接鄰的局部驅(qū)動器區(qū)，設(shè)置驅(qū)動2扇區(qū)共用的多條字線的一部分的第1字線驅(qū)動器，在與偶數(shù)號扇區(qū)內(nèi)的上述塊區(qū)相接鄰的局部驅(qū)動器區(qū)，可以設(shè)置驅(qū)動2扇區(qū)共用的多條字線的另一部分的第2字線驅(qū)動器。這樣，減少了配置在1個局部驅(qū)動器區(qū)的字線驅(qū)動器的數(shù)量，從而使布局變得更容易。
另外，第1、第2字線驅(qū)動器可以分別與2扇區(qū)共用的多條字線中、按列方向每隔一條排列的半數(shù)的字線相連接，這樣可以使在局部驅(qū)動器區(qū)上配置的字線驅(qū)動器的列方向排列的間隔變?yōu)?倍，使配線的布局變得容易。
另外，在分別配置在奇數(shù)號扇區(qū)內(nèi)的塊區(qū)和偶數(shù)號扇區(qū)內(nèi)的塊區(qū)的多條輔助位線中，可以將多個第1位線選擇開關(guān)元件與按行方向每隔一條配置的數(shù)目為總數(shù)一半的輔助位線相連接，可將多個第2位線選擇開關(guān)元件與剩余的半數(shù)輔助位線相連接。并且在與奇數(shù)號扇區(qū)內(nèi)的塊區(qū)相接鄰的局部驅(qū)動器區(qū)，可以設(shè)置驅(qū)動多個第1位線選擇開關(guān)元件的第1位線選擇驅(qū)動器，在與偶數(shù)號扇區(qū)的塊區(qū)相接鄰的局部驅(qū)動器區(qū)，可以設(shè)置驅(qū)動多個第2位線選擇開關(guān)元件的第2位線選擇驅(qū)動器。這樣一來，可在2扇區(qū)共用第1、第2位線選擇驅(qū)動器。
第1、第2非易失性存儲元件，雖然能夠各自具有由氧化膜(O)、氮化膜(N)以及氧化膜(O)所構(gòu)成的ONO膜作為電荷俘獲點，但不僅僅只限于此，還可以采用其它結(jié)構(gòu)。


圖1是用于本發(fā)明一實施方式的非易失性半導(dǎo)體存儲裝置的存儲單元的切面圖。
圖2中，圖2A是圖1所示的非易失性半導(dǎo)體存儲裝置的總體平面布局圖，圖2B是圖2A中的2個扇區(qū)的平面圖，圖2C是圖2B中的1個存儲塊的平面圖，圖2D是圖2C中的1個大型塊的平面圖，圖2E是圖2D中的1個小型塊的平面圖。
圖3是用于說明圖2B所示的1個扇區(qū)的多個小型存儲塊和其布線的概略說明圖。
圖4是圖3所示的小型存儲塊的電路圖。
圖5是圖3所示的小型存儲塊和局部驅(qū)動器區(qū)的關(guān)系示意圖。
圖6是表示相鄰接的2扇區(qū)中的2個小型塊和局部驅(qū)動器區(qū)關(guān)系的概略說明圖。
圖7是表示相鄰接的2扇區(qū)周圍驅(qū)動電路的方框圖。
圖8是表示圖7所示的控制柵電壓控制電路EOCTL的一例的電路圖。
圖9是表示圖7所示的控制柵線驅(qū)動器CGDRV的一例的電路圖。
圖10是表示圖7所示的字線驅(qū)動器WLDRV的一例的電路圖。
圖11是表示圖7所示的包含于2扇區(qū)控制電路SEC2CTL中的位線選擇電壓控制電路430的一例的電路圖。
圖12是表示圖7所示的位線驅(qū)動器BSDRV[o]的一例的電路圖。
圖13是表示選擇塊、與其對置的非選擇的對置塊以及其它非選擇塊的概略說明圖。
圖14是圖1所示的存儲單元的等效電路圖。
圖15是用于說明圖1所示的非易失性半導(dǎo)體存儲裝置的數(shù)據(jù)讀出工作的概略說明圖。
圖16是用于說明在數(shù)據(jù)讀出時的選擇塊內(nèi)的電壓設(shè)定的概略說明圖。
圖17是表示圖1所示的存儲單元的控制柵電壓VCG和源-漏電流Ids的關(guān)系的特性圖。
圖18是用于說明在數(shù)據(jù)讀出時的非選擇的對置塊內(nèi)的電壓設(shè)定概略說明圖。
圖19是用于說明在數(shù)據(jù)讀出時的對置塊以外的非選擇塊內(nèi)的電壓設(shè)定概略說明圖。
圖20是用于說明圖1所示的非易失性半導(dǎo)體存儲裝置的數(shù)據(jù)寫入(編程)工作的概略說明圖。
圖21是用于說明在數(shù)據(jù)編程時的選擇塊內(nèi)的電壓設(shè)定概略說明圖。
圖22是表示與位線相連接的Y通路電路的概略電路圖。
圖23是用于說明在數(shù)據(jù)編程時非選擇對置塊內(nèi)的電壓設(shè)定概略說明圖。
圖24是用于說明在數(shù)據(jù)編程時對置塊以外的非選擇塊內(nèi)的電壓設(shè)定的概略說明圖。
圖25是用于說明與圖21不同的選擇側(cè)的存儲元件在數(shù)據(jù)編程時的選擇塊內(nèi)的電壓設(shè)定的概略說明圖。
圖26是用于說明圖1所示的非易失性半導(dǎo)體存儲裝置的數(shù)據(jù)消除工作的概略說明圖。
圖27是用于說明數(shù)據(jù)消除時的選擇塊內(nèi)的電壓設(shè)定的概略說明圖。
圖28是用于說明數(shù)據(jù)消除時的非選擇的對置塊內(nèi)的電壓設(shè)定概略說明圖。
圖29是用于說明數(shù)據(jù)消除時的對置塊以外的非選擇塊內(nèi)的電壓設(shè)定的概略說明圖。
實施方式下面參照圖，對本發(fā)明的實施方式進行說明。
(雙存儲單元結(jié)構(gòu))圖1示出了非易失性半導(dǎo)體存儲裝置的切面圖。圖1中1個雙存儲器單元100，通過柵氧化膜在p型阱102上配置由例如含有多晶硅材料所形成的字柵104、第1、第2控制柵106A，106B和第1、第2存儲元件(MONOS存儲元件)108A、108B。
第1、第2控制柵106A，106B被形成于字柵104的兩側(cè)壁上，并分別與字柵104電絕緣。
第1、第2存儲元件108A、108B各自由相當于MONOS的M(金屬)的多晶硅形成的第1、第2控制柵106A，106B中的1個和p型阱102之間，將氧化膜(O)、氮化膜(N)、氧化膜(O)層疊而構(gòu)成。另外，第1、第2控制柵106A，106B，也可用多晶硅化物等導(dǎo)電材料構(gòu)成。
這樣，1個雙存儲器單元100，配置具有分裂柵(第1、第2控制柵106A，106B)的第1、第2MONOS存儲元件108A、108B，第1、第2MONOS存儲元件108A、108B共同使用1個字柵104。
該第1、第2MONOS存儲元件108A、108B可分別做為電荷俘獲點，第1、第2MONOS存儲元件108A、108B可各自用ONO膜109俘獲電荷。
如圖1所示，在行方向(圖1的第2方向B)，多個間隔排列的字柵104與由多晶硅化物等所形成的一條字線WL共同連接。
圖1所示控制柵106A，106B，沿第1方向(圖1中與紙面垂直的列方向A)延長，為多個排列在列方向上的雙存儲單元100共用，因此符號106A，106B又稱為控制柵線。
這里，例如位于字柵、控制柵、字線上面的由金屬層構(gòu)成的輔助控制柵線SCG[i+1]，與[i]號的雙存儲單元100[i]的控制柵線106B和[i+1]號的雙存儲單元100[i+1]的控制柵線106A相連接。
在P型阱102上，設(shè)置[i]號的雙存儲單元100[i]的MONOS存儲元件108B和[i+1]號的雙存儲單元100[i+1]的MONOS存儲元件108A共用的[i+1]號雜質(zhì)層110[i+1]。
這些雜質(zhì)層110[i]、[i+1]、[i+2]是例如在P型阱內(nèi)形成的n型雜質(zhì)層，被作為沿著第1方向(圖1的與紙面垂直的列方向A)延長，并為多個在列方向上排列的存儲單元100共用的輔助位線而起作用。因此，符號110[i]、[i+1]、[i+2]等又稱為輔助位線SBL[i]、[i+1]、[i+2]。
(非易失性半導(dǎo)體存儲裝置的整體結(jié)構(gòu))對用上述存儲單元100所構(gòu)成的非易失性半導(dǎo)體存儲裝置的整體結(jié)構(gòu)，參照圖2A～2E進行說明。
圖2A是非易失性半導(dǎo)體存儲裝置芯片的平面設(shè)計圖，配置有存儲單元陣列區(qū)200和總字線譯碼器201。存儲單元陣列區(qū)200有例如合計64個第0～第63的扇區(qū)210。
64個扇區(qū)210是將圖2A所示的存儲單元陣列區(qū)200，按第2方向(行方向)B分別分割而成，各扇區(qū)210，將第1方向(列方向)A作為長方形的長邊。數(shù)據(jù)消除的最小單位是扇區(qū)210，扇區(qū)210內(nèi)的存儲數(shù)據(jù)一起或者按時刻分割被消除。
存儲陣列區(qū)200，有例如4K條字線WL和4K條位線BL。本實施方式，一條位線BL，連接2個MONOS存儲元件108A、108B，因此意味著4K條位線BL有8k位的存儲容量。每個扇區(qū)210的存儲容量為存儲器整體存儲容量的1/64，并具有以(4K條字線WL)×(64條位線BL)×2來定義的存儲容量。
圖2B詳細地示出圖2A所示的非易失性半導(dǎo)體存儲裝置的相鄰的2個第0及第1扇區(qū)210的結(jié)構(gòu)。如圖2B所示，在2個扇區(qū)210的兩側(cè)，配置有局部驅(qū)動器區(qū)(包括局部控制柵驅(qū)動器、局部位線選擇驅(qū)動器以及局部字線驅(qū)動器)220A、220B。另外在2個扇區(qū)210和2個局部驅(qū)動器區(qū)220A、220B的例如表層，配置有扇區(qū)控制電路222。
各扇區(qū)210按行方向被分割，有可讀出、存入16位數(shù)據(jù)的I/O0～I/O15用的16個存儲塊(與輸入輸出位相對應(yīng)的存儲塊)214。如圖2B所示，各個存儲塊214，有4K(4096)條字線WL。
如圖2C所示，圖2B所示的每1個扇區(qū)210，按列方向A被分割成8個大型塊212。這樣的各個大型塊212，如圖2D所示，按列方向A，被分割成8個小型塊215。
各個小型塊215，如圖2E所示，有64根字線WL。
(扇區(qū)的詳細結(jié)構(gòu))圖3示出了圖2A所示的扇區(qū)0的詳細結(jié)構(gòu)。如圖4所示，圖3所示的小型存儲塊216是將雙存儲單元100，例如在列方向上排列64個，行方向排列4個。1個小型存儲塊216與4條輔助控制柵線SCG0～SCG3、4條作為輸入輸出線的輔助位線SBL0～SBL3以及64條字線WL相連接。
偶數(shù)的輔助控制柵線SCG0、SCG2，與偶數(shù)列(第0列或者第2列)的多個雙存儲單元的各自的第2控制柵106B和奇數(shù)列(第1或者第3列)的多個雙存儲單元的各自的第1控制柵106A共同連接。同樣，奇數(shù)的輔助控制柵線SCG1、SCG3，與奇數(shù)列(第1列或者第3列)的多個雙存儲單元的各自的第2控制柵106B和偶數(shù)列(第2或者第4列)的多個雙存儲單元的各自的第1控制柵106A共同連接。
如圖3所示，在1個存儲塊214內(nèi)，在列方向上，排列64個小型存儲塊216(這些合在一起成為小型塊215)，為要進行16位的輸入輸出，在行方向上排列與16個I/O0～I/O15相對應(yīng)的16個存儲塊214。
按行方向排列的16個小型存儲塊216的16條輔助控制柵線SCG0與行方向上的主控制柵線MCG0共同連接。同樣，16條輔助控制柵線SCG1與行方向上的主控制柵線MCG1、16條輔助控制柵線SCG2與行方向上的主控制柵線MCG2、16條輔助控制柵線SCG3與行方向上的主控制柵線MCG3各自共同連接。
在這種扇區(qū)0內(nèi)的各小型塊215上，各自設(shè)置作為控制柵驅(qū)動部的300-0～300-63中的1個CG驅(qū)動器。按行方向延長的上述的4條主控制柵線MCG0～MCG3與各個CG驅(qū)動器300-0～300-63相連接。
圖5示出了分別屬于相鄰扇區(qū)0和扇區(qū)1的2個小型塊215的關(guān)系。扇區(qū)0和扇區(qū)1共同使用64條字線WL0～WL63，但主控制柵線MCG0～MCG3以及主位線MBL則分別各自單獨被設(shè)置。特別在圖5示出了與扇區(qū)0內(nèi)的小型塊215相對應(yīng)的CG驅(qū)動器CGDRV0～3，和與扇區(qū)1內(nèi)的小型塊215相對應(yīng)的CG驅(qū)動器CGDRV0～3，CG驅(qū)動器被獨立地設(shè)置在每個小型塊215上。
每個小型塊215所配置的各輔助位線SBL0(雜質(zhì)層)與作為金屬布線的主位線MBL共同連接。這種主位線MBL，在按第1方向(列方向A)排列的小型存儲塊216范圍內(nèi)共有。在由這種主位線MBL到小型存儲塊的各個輔助位線SBL0的各路徑途中配置有作為位線選擇開關(guān)元件的位選擇柵217A，217B。例如，在奇數(shù)號的輔助位線SBL上分別連接上述的位線選擇柵217A，與此相對，在偶數(shù)號輔助位線SBL上連接位線選擇柵217B。
相鄰的2個第0、第1扇區(qū)210內(nèi)的2個小型塊215及其兩側(cè)的局部驅(qū)動器區(qū)220A、220B的詳細情況示如圖6。如圖6所示，在左側(cè)的局部驅(qū)動器區(qū)220A，配置如圖5所示的4個局部控制柵線驅(qū)動器CGDRV0～CGDRV3。同樣，在右側(cè)的局部驅(qū)動器區(qū)220B，配置如圖5所示的4個局部控制柵線驅(qū)動器CGDRV0～CGDRV3。
另外，在左側(cè)的局部驅(qū)動器區(qū)220A，配置驅(qū)動扇區(qū)0，1內(nèi)的偶數(shù)號的字線WL0，2，…，62的局部字線驅(qū)動器WLDRV0，…，WLDRV62。在右側(cè)的局部驅(qū)動器區(qū)220B，配置驅(qū)動扇區(qū)0，1內(nèi)的奇數(shù)號的字線WL1，3，…，63的局部字線驅(qū)動器WLDRV1，…，WLDRV63。
進而，如圖5、圖6所示，在右側(cè)的局部驅(qū)動器區(qū)220B，配置驅(qū)動與扇區(qū)0，1的例如奇數(shù)號的輔助位線SBL相連接的位線選擇柵217A的局部位線驅(qū)動器BSDRV1。在左側(cè)的局部驅(qū)動器區(qū)220A，配置驅(qū)動與扇區(qū)0，1的例如偶數(shù)號的輔助位線SBL相連接的位線選擇柵217B的局部位線驅(qū)動器BSDRV0。
(扇區(qū)0，1的驅(qū)動電路)下面參照圖7，對驅(qū)動扇區(qū)0，1內(nèi)的各個小型塊215內(nèi)的雙存儲單元的電路予以說明。
首先，作為扇區(qū)0～63共用的結(jié)構(gòu)部分，設(shè)置前置譯碼器400，64個總譯碼器402-0～402-63以及Y譯碼器404。
前置譯碼器400是將選擇對象的非易失性存儲元件(選擇單元)特定的地址信號A[20-0]譯碼的譯碼器。這種地址信號A[20-0]的意義如表1所示。
表1

如表1所示，用上位的地址信號A[20-15]選擇64扇區(qū)中的1個扇區(qū)、用中位的地址信號A[14-12]選擇圖4所示的1個小型塊216內(nèi)的4單元(8位)中的1位、用下位地址信號A[11-0]選擇1個扇區(qū)內(nèi)的4096條中的一條字線WL。另外，用地址信號A[11-9]選擇存在于1個扇區(qū)內(nèi)的8個大型塊212中的1個塊、用地址信號A[8-6]選擇存在于1個大型塊212內(nèi)的8個小型塊215中的1個塊、用地址信號A[5-0]選擇存在于1個小型塊215中的64條字線WL中的一條字線。
64個總譯碼器402-0～402-63，根據(jù)用前置譯碼器400將下位地址信號A[11-0]譯出的結(jié)果，使64條總字線GWL
～GWL[63]為有效線。在數(shù)據(jù)讀出和數(shù)據(jù)編程時，只使一條總字線GWL有效(Vdd)。在數(shù)據(jù)消除時，若1個扇區(qū)全部消除，將使64條線總字線GWL全為有效(Vdd)。這樣，1個扇區(qū)的所有字線WL都能被選擇，從而能夠提供消除用的字線電壓。
Y譯碼器404，是通過Y線路選擇驅(qū)動器410驅(qū)動Y線路電路412，將小型塊215內(nèi)被選擇的位線與后段的傳感放大器或者位線驅(qū)動器相連接。
如圖5、圖6已經(jīng)說明的那樣，在圖7的各個小型塊215的左右，設(shè)置驅(qū)動器區(qū)220A，220B。
扇區(qū)0，1內(nèi)的，例如以第1行的小型存儲塊0為例，在其左側(cè)的局部驅(qū)動器區(qū)220A，配置驅(qū)動扇區(qū)0內(nèi)的4條主控制柵線MCG的控制柵線驅(qū)動器CGDRV[3-0]、驅(qū)動扇區(qū)0，1內(nèi)的偶數(shù)號的31條字線WL的字線驅(qū)動器WLDRV[31-0]及驅(qū)動與扇區(qū)0，1內(nèi)偶數(shù)號的輔助位線SBL相連接的位線選擇晶體管217B的位線選擇驅(qū)動器BSDRV
。在其右側(cè)的局部驅(qū)動器區(qū)220B，配置驅(qū)動扇區(qū)1內(nèi)的4條主控制柵線MCG的控制柵線驅(qū)動器CGDRV[3-0]、驅(qū)動扇區(qū)0，1內(nèi)的奇數(shù)號的31條字線WL的字線驅(qū)動器WLDRV[63-32]及驅(qū)動與扇區(qū)0，1內(nèi)奇數(shù)號的輔助位線SBL相連接的位線選擇晶體管217A的位線選擇驅(qū)動器BSDRV[1]。
下面參照圖7對扇區(qū)0，1的例如配置在表層的扇區(qū)控制電路222予以詳細說明。
分別與扇區(qū)0，1相對應(yīng)而設(shè)置的2個控制柵電壓控制電路EOCTL，依據(jù)來自前置譯碼器400的前置譯碼輸出，輸出被設(shè)定為VP1和VP2中的任何1個電位的兩種控制柵用高電壓VPCG[10]。即，如果一種控制柵用高電壓VPCG
是VP1的話，而另一種控制柵用高電壓VPCG[1]則為VP2。
電壓VP1、VP2是由圖中未示出的升壓電路(充電用泵)產(chǎn)生的，根據(jù)具體模式，設(shè)定不同的升壓電壓。例如，數(shù)據(jù)讀出時，為VP1＝1.5V，VP2＝3V。數(shù)據(jù)編程時，為VP1＝5.5V，VP2＝2.5V。
圖8示出了控制柵電壓控制電路EOCTL中的輸出控制柵用高電壓VPCG
的1個電路的例子。圖8中，如前置譯碼器輸出為HIG，則p型MOS晶體管420斷開，p型MOS晶體管422接通，VP2作為控制柵用高電壓VPCG
被輸出。反之，如果前置譯碼器輸出為LOW，則p型MOS晶體管420接通，p型MOS晶體管422斷開，VP1則作為控制柵用高電壓VPCG
被輸出。
分別與扇區(qū)0，1相對應(yīng)而設(shè)置的2個前置控制柵線驅(qū)動器PCGDRV，基于來自前置譯碼器400的前置譯碼輸出，輸出驅(qū)動選擇信號PCG[30]，這種驅(qū)動選擇信號PCG[30]是使與扇區(qū)0，1內(nèi)的各個小型塊215相對應(yīng)而設(shè)置的4個控制柵線驅(qū)動器CGDRV0～3的任何1個都成為有效的信號。
與扇區(qū)0內(nèi)的小型塊0～63相對應(yīng)而設(shè)置的控制柵線驅(qū)動器CGDRV[30]～CGDRV[255252]示于圖9。
圖9中，控制柵用高電壓VPCG
，被輸入給控制柵線驅(qū)動器CGDRV0，2，控制柵用高電壓VPCG[1]，被輸入給控制柵線驅(qū)動器CGDRV1，3。
另外，驅(qū)動器選擇信號PCG[30]分別被輸入給各自對應(yīng)的控制柵驅(qū)動器CGDRV0～3中的1個。
以控制柵線驅(qū)動器CGDRV0為例，當限定總字線信號GWL
為HIGH，驅(qū)動選擇信號PCG
也為HIGH的情況下，則利用控制柵線驅(qū)動器CGDRV0，輸出VP1或VP2的控制柵用高電壓VPCG
。而在其它情況下，控制柵線驅(qū)動器CGDRV0的輸出為0V。這樣的工作過程，在用其它控制柵線驅(qū)動器時，也一樣。
分別與扇區(qū)0，1相對應(yīng)而設(shè)置的2個前置控制柵用負電壓供給電路VNCG，基于來自前置譯碼器400的前置譯碼輸出，在消除數(shù)據(jù)時，把外加在控制柵的負電壓VNCG(例如-3V)，提供給與扇區(qū)0，1內(nèi)的各個小型塊215相對應(yīng)而設(shè)置的4個控制柵線驅(qū)動器CGDRV0～3。
圖9省略了在數(shù)據(jù)消除時供給負電壓VNCG的電路，在數(shù)據(jù)消除時，向扇區(qū)內(nèi)的所有小型塊215內(nèi)的控制柵提供負電壓VNCG，則可以完全消除每1個扇區(qū)的數(shù)據(jù)。
在扇區(qū)0，1共同設(shè)置的2扇區(qū)控制電路SEC2CTL，輸出選擇與扇區(qū)0，1內(nèi)的各個小型塊215相對應(yīng)而設(shè)置的字線驅(qū)動器WLDRV的信號XA[70]，XB[30]，XB[74]，進而輸出驅(qū)動位線選擇驅(qū)動器BSDRV的電壓VPBS[10]。
所謂選擇字線驅(qū)動器的信號XA[70]，是與地址信號A[20]相對應(yīng)，利用8位信號，選擇字線被共有的扇區(qū)0，1的各自的1個小型塊215中的1個字線驅(qū)動器WLDRV的信號。選擇信號XB[70]是與地址信號A[53]相對應(yīng)。并用4位的選擇信號XB[30]，從與1個小型塊215相對應(yīng)的64個字線驅(qū)動器WLDRV[63-0]中，選擇出8個與偶數(shù)號的字線WL相連接的字線驅(qū)動器WLDRV。利用其它的4位的選擇信號XB[74]，從與1個小型塊215相對應(yīng)的64個字線驅(qū)動器WLDRV[63-0]中，選擇8個與奇數(shù)號字線WL相連接的字線驅(qū)動器WLDRV。
以圖10的字線驅(qū)動器WLDRV
為例，在GWL
、XA
以及XB
都有效時，向字線WL
提供電壓VPWL，在其它情況下，提供接地電位。電位VPWL，在寫入時為寫入電位，在讀出時為讀出電位。
下面對由2扇區(qū)控制電路SEC2CTL所輸出的位線選擇用高電壓VPBS[10]進行說明。
這種2扇區(qū)控制電路SEC2CTL，如圖11所示，有與圖8所示的控制柵電壓控制電路EOCTL相同結(jié)構(gòu)的位線選擇電壓控制電路430。
圖11示出的是，輸出位線選擇用高電壓VPBS
的位線選擇電壓控制電路430的一例。圖11中，如果前置譯碼輸出為HIGH，則p型MOS晶體管432斷開，p型MOS晶體管434接通，VP2作為位線選擇用高電壓VPBS
被輸出。相反，如果前置譯碼輸出為LOW，則p型MOS晶體管432接通，p型MOS晶體管434斷開，VP1則作為位線選擇用高電壓VPBS
被輸出。
這些電壓VP1，VP2也是用上述的升壓電路與各模式相對應(yīng)而生成的。即，在數(shù)據(jù)讀出時，例如為VP1＝Vdd(1.5V)，VP2＝4.5V，數(shù)據(jù)編程時以及數(shù)據(jù)消除時，例如VP1＝VP2＝8V。
與扇區(qū)0內(nèi)的小型塊0相對應(yīng)而設(shè)置的位線選擇驅(qū)動器BSDRV
示于圖12。
在圖12中，位線選擇用高電壓VPBS
和總字線信號GWL
，被輸入給位線選擇驅(qū)動器BSDRV
。如果總字線信號GWL
為HIGH時，利用位線選擇驅(qū)動器BSDRV
，輸出VP1或者VP2的位線選擇用高電壓VPBS
。在其它情況下，位線選擇驅(qū)動器BSDRV
的輸出為0V。該工作過程也與其它位線選擇驅(qū)動器相同。
(工作過程說明)
這里將對本實施方式的非易失性半導(dǎo)體存儲裝置的數(shù)據(jù)讀出、數(shù)據(jù)編程以及數(shù)據(jù)消除的工作過程進行說明。
在下面的說明中，將使用選擇塊(Selected Block)、非選擇的對置塊(Opposite Block)以及非選擇塊(Unselected Block)等術(shù)語。這些術(shù)語是小型塊215的稱呼名的種類。如圖13所示，以一對扇區(qū)0，1為例，例如，選擇塊是扇區(qū)0內(nèi)被選擇的1個小型塊215，非選擇的對置塊是與扇區(qū)0相鄰的扇區(qū)1內(nèi)的與選擇塊相鄰接的小型塊215，非選擇塊則是除了扇區(qū)0，1內(nèi)的選擇塊以及對置塊以外的所有小型塊215(也包含扇區(qū)2～63)。
另外，在讀出或者編程時的選擇塊內(nèi)，有已被選擇的雙存儲單元(Selected Twin Memory Cell已被選擇的雙存儲單元100)和非選擇單元(Unselected Twin Memory Cell未被選擇的雙存儲單元100)。已被選擇的雙存儲單元，有選擇單元(Selected Cell)的存儲元件108A或者108B和對置單元(Opposite Cell)的存儲元件108B或108A。
按上面的定義，讀出、編程和消除(刪除)時的控制柵線CG、位線BL以及字線WL的各自電位示于下面的表2和表3。(表2)

(表3)

以下依據(jù)表2及表3，對各種模式的工作過程進行說明。
(存儲單元的數(shù)據(jù)讀出)如圖14所示，1個雙存儲單元100，可模式化為將由字柵104驅(qū)動的晶體管T2和分別由第1、第2控制柵106A、106B驅(qū)動的晶體管T1、T3串聯(lián)連接的模式。
在說明雙存儲單元100的工作時，如圖15所示首先要對例如在扇區(qū)0中的某個選擇塊(已經(jīng)被選擇的小型塊215)內(nèi)相鄰的4個雙存儲單元100[i-1]，[i]，[i+1]，[i+2]的各處的電位設(shè)定進行說明。圖15是說明按反向讀出模式，讀出來自與字線WL1連接的雙存儲單元100[i]的字柵104的右側(cè)的MONOS存儲元件108B(選擇元件)的數(shù)據(jù)的說明圖，圖16示出此時的選擇塊的電壓設(shè)定。
所謂反向讀出，是指把與此雙存儲單元100[i]右側(cè)的選擇單元108B相連接的位線BL[i+1]當作源，把與雙存儲單元100[i]的對置單元108A相連接的位線BL[i]當作漏，檢測出流動在位線BL[i]上的電流，而進行數(shù)據(jù)讀出。
本發(fā)明也適用于正向讀出。正向讀出時，是將與雙存儲單元100[i]右側(cè)的選擇單元108B相連接的位線BL[i+1]當作漏，把與雙存儲單元100[i]的對置單元108A相連接的位線BL[i]當作源，檢測出流動在位線BL[i+1]上的電流，而進行數(shù)據(jù)讀出。
下面，以反向讀出為例，對其讀出工作過程進行說明。在這種情況下，向與雙存儲單元100[i]同行的字柵WL1外加作為讀出用字線選擇電壓Vdd(例如為1.5V)，使該行上的各晶體管T2接通。另外，通過利用輔助控制柵線SCG[i]，向雙存儲單元100[i]的左側(cè)(對置單元)的控制柵106A外加超越電壓(圖8的VP2＝例如3V)，使相當于MONOS存儲元件108A的晶體管T1接通。外加作為雙存儲單元100[i]的右側(cè)的控制柵106B電壓VCG的讀出電壓Vread(圖8的VP1＝例如1.5V)。
這時，由字柵104的右側(cè)的MONOS存儲元件108B(選擇單元)上是否有電荷積蓄，可弄清相當于MONOS存儲元件108B的晶體管T3的如下工作狀態(tài)。
圖17示出了外加給雙存儲單元100[i]的右側(cè)(選擇單元側(cè))的控制柵106B的外加電壓和由此而被控制的相當于MONOS存儲元件108B(選擇單元)的晶體管T3的源-漏間流動的電流Ids的關(guān)系。
如圖17所示，在MONOS存儲元件108B(選擇單元)上沒有電荷積蓄時，當控制柵電壓VCG超過低閾值電壓Vlow時，電流Ids開始流動。反之，在MONOS存儲元件108B(選擇單元)上有電荷積蓄時，選擇側(cè)的控制柵電位VCG，只要不超過高閾值電壓Vhigh，電流Ids就不開始流動。
在數(shù)據(jù)讀出時，外加在選擇側(cè)的控制柵106B上的電壓Vread，大約被設(shè)定為2個閾值電壓Vlow、Vhigh的中間值。
從而，在MONOS存儲元件108B(選擇單元)上沒有電荷積蓄時，電流Ids流動，在MONOS存儲元件108B(選擇單元)上有電荷積蓄時，電流Ids則不流動。
如圖16所示，在數(shù)據(jù)讀出時，把與對置單元連接的位線BL[i](雜質(zhì)層110[i])與傳感放大器連接，將其它位線BL[i-1]，[i+1]，[i+2]的電位VD[i-1]，[i+1]，[i+2]分別設(shè)定為0V。這樣一來，因在MONOS存儲元件108B(選擇單元)上沒有電荷積蓄的情況下，電流Ids流動，則通過處于接通狀態(tài)的晶體管T1，T2，在相對側(cè)的位線BL[i]上有例如25μA以上的電流流動。與此相反，因在MONOS存儲元件108B(選擇單元)上有電荷積蓄的情況下，電流Ids不流動，則即使晶體管T1，T2處于接通狀態(tài)，流動在與對置單元相連接的位線BL[i]上的電流，例如也未滿10nA。從而，用傳感放大器檢測流動在相對側(cè)的位線BL[i]上的電流，就可讀出來自雙存儲單元100[i]的MONOS存儲元件108B(選擇單元)的數(shù)據(jù)。
按本實施方式，如圖16所示，在位線BL[i]，[i+2]上連接位線選擇晶體管(n型MOS晶體管)217A，在位線BL[i-1]，[i+1]上連接位線選擇晶體管217B。
這些選擇晶體管217A，217B因尺寸關(guān)系，難于確保電流驅(qū)動能力，本實施方式下，例如槽道寬W＝0.9μm，槽道長L＝0.8μm。
在與傳感放大器連接的位線BL[i]上，在必須確保上述的電流的情況下，利用圖11所示的電路，設(shè)定位線選擇晶體管217A的柵電壓BS0，例如為4.5V(＝VP2)的高電壓。
圖16中的選擇側(cè)的MONOS存儲元件108A的源側(cè)的電壓，接近于0V(數(shù)10～100mV左右)。由此，因位線選擇晶體管217B的反向啟動脈沖的影響小，所以利用與圖11相同的電路，設(shè)定其柵電壓BS1為Vdd(＝VP1)。由于可不向該柵加4.5V的電壓，所以生成4.5V電壓的圖中未示出的升壓電路(充電泵)的負載可變小。
圖16中，當把選擇單元作為雙存儲單元100[i]的左側(cè)的不易失存儲元件108A時，反向讀出，位線BL[i]成為源，與對置單元108B相連接的位線BL[i+1]成為與該傳感放大器相連接的漏。因此，在這種情況下，也可以設(shè)定位線選擇晶體管217A的柵電壓BS0為Vdd，位線選擇晶體管217B的柵電壓BS1為4.5V。
有關(guān)選擇塊內(nèi)的非選擇單元，可按表2那樣設(shè)定電壓。
與扇區(qū)0內(nèi)的選擇塊相對的扇區(qū)1內(nèi)的對置塊(小型塊215)，按上述表3那樣，設(shè)定電壓，其具體情況示于圖18。圖18中，各字線WL的電壓、位線選擇晶體管的柵電壓，因為扇區(qū)0，1共用，所以與圖16所示的選擇塊內(nèi)的設(shè)定相同，位線電壓全設(shè)定為0V。
除選擇塊和對置塊以外的在扇區(qū)0～63中的非選擇塊(小型塊215)，則按上述表3那樣設(shè)定電壓，其情況如圖19所示。
這種非選擇塊，其位線選擇晶體管217A，217B的柵電壓，字線WL、控制柵線CG的電壓都設(shè)定為0V。因位線選擇晶體管217A，217B處于斷開狀態(tài)，所以位線BL為漂浮狀態(tài)。
(存儲單元的編程)圖20是說明與字線WL1連接的雙存儲單元100[i]的字柵104右側(cè)的MONOS存儲元件108B(選擇單元)的數(shù)據(jù)編程的說明圖，圖21示出了選擇塊內(nèi)的電壓設(shè)定情況。在進行這種數(shù)據(jù)編程之前，要進行下面所講的數(shù)據(jù)消除工作。
圖20與圖15相同，輔助控制柵線SCG[i]的電位，設(shè)為超越電位(圖8的VP1＝例如2.5V)，輔助控制柵線SCG[i-1]，[i+2]的電位設(shè)為0V。這里所講的超越電位是指不管雙存儲單元100[i]的左側(cè)的MONOS存儲元件108A(與選擇單元相對側(cè)的對置單元)有無編程，為了使相當于MONOS存儲元件108A的晶體管T1接通并流動編程電流，而所需要的電位。另外，圖21的各個字柵104的電位，通過字線WL1，設(shè)定為比電源電壓Vdd低的例如1.0V左右的編程用字線選擇電壓。雙存儲單元100[i+1]右側(cè)的控制柵108B(選擇單元)的電位，是通過輔助控制柵線SCG[i+1]，設(shè)定為編程用控制柵電壓，如圖4所示的寫入電壓Vwrite(圖8的VP2＝例如5.5V)。
有關(guān)位線BL的電壓設(shè)定，將參照圖22進行說明。圖22概略地示出了與主位線MBL相連接的Y通路電路412的內(nèi)部結(jié)構(gòu)。
在這個Y通路412內(nèi)，為使主位線MBL與傳感放大器或位線驅(qū)動器相連接，設(shè)置第1晶體管501，和為了與此以外的路徑相連接，設(shè)置第2晶體管502。向第1、第2晶體管501，502的柵輸入相反的信號YS0/YSO。
通過開關(guān)503，在第2晶體管502的源上，設(shè)置電源電壓Vdd(1.8V)和使例如5μA的恒定電流流動的恒流電源504。
編程時，圖20和圖21的位線BL[i+1]的電壓VD[i+1]，通過圖22的第1晶體管501與位線驅(qū)動器相連接，作為編程用位線電壓，被設(shè)定為例如5V。
另外，位線BL[i+2]的電壓，通過圖22的第2晶體管502及開關(guān)503，設(shè)定為Vdd.。
位線BL[i-1]，[i]都是通過圖22的第2晶體管502及開關(guān)503，與恒流電源504相連接。但是與位線BL[i-1]相連接的MONOS單元，因其控制柵線CG[i-1]為0V，而關(guān)閉，由于無電流流動，位線BL[i-1]通過恒流電源504設(shè)定為0V。
這樣雙存儲單元100[i]的晶體管T1，T2分別接通，在有電流Ids流動的位線BL[i]一側(cè)，槽道熱電子(CHE)被MONOS存儲元件108B的ONO膜109俘獲。從而可以實施MONOS存儲元件108B的編程工作，寫入數(shù)據(jù)
或[1]。
這里編程用的字線選擇電壓，不是約1V，而是設(shè)定為約0.77V，此外，還有將位線BL[i]設(shè)定為0V的方法。按本實施方式，即使將編程用字線選擇電壓提升為約1V，并同時使源-漏間電流增加，但因在編程時流入位線BL[i]的電流，受恒流電源504的限制，所以，可以最恰當?shù)貋碓O(shè)定位線BL[i]的電壓(0～1V范圍內(nèi)，本實施方式下為0.7V)，從而，最恰當?shù)貙嵤┚幊坦ぷ鳌?br> 在上述的工作中，也向非選擇雙存儲單元100[i+1]的右側(cè)的非易失性存儲元件108A的控制柵上外加5.5V的電壓。這時，因雙存儲單元100[i+1]的右側(cè)的控制柵CG[i+2]為0V，所以，本來在雙存儲單元100[i+1]的源-漏間(位線之間)無電流流動，但因位線BL[i+1]外加有5V電壓，所以當在雙存儲單元100[i+1]的源-漏間(位線之間)出現(xiàn)高電場時，則有穿通電流流動，從而發(fā)生寫入擾亂。為此，設(shè)定位線BL[i+2]的電壓不為0V，而為例如Vdd，使源-漏間的電位差變小，則防止了寫入擾亂的發(fā)生。另外，將位線BL[i+2]的電壓設(shè)定為高過0V，最好等于或大于編程時的字線選擇電壓，這樣，由于雙存儲單元100[i+1]的晶體管T2難以接通，而可以防止擾亂發(fā)生。
因需要向位線BL[i+1]提供5V的電壓，所以通過與圖11相同的電路，向位線選擇晶體管217B的柵外加VP1＝VP2＝8V的電壓。另一方面，也向位線選擇晶體管217A的柵同樣外加8V(圖11的VP1＝VP2＝8V)的電壓。對位線BL[i+2]，除了上述的原因，需要設(shè)定為Vdd以外，還由于也需要向晶體管217A的柵外加比Vdd高的電壓，而使用了與晶體管217B的柵相同的8V電壓。位線選擇晶體管217A的柵電壓，最好高于Vdd+Vth。
有關(guān)選擇塊內(nèi)的非選擇元件的電壓設(shè)定如表2那樣進行。
與扇區(qū)0內(nèi)的選擇塊相對的扇區(qū)1內(nèi)的對置塊(小型塊215)按上述表3那樣設(shè)定電壓，其情況如圖23所示。在圖23中，各字線WL的電壓、位線選擇晶體管的柵電壓，為扇區(qū)0，1共用，所以與圖20所示的選擇塊內(nèi)的電壓設(shè)定一樣。位線全部設(shè)定為0V。
選擇塊及對置塊以外的存在于扇區(qū)0～63中的非選擇塊(小型塊215)，如上述表3那樣設(shè)定電壓，其情況如圖24所示。
這種非選擇塊，其位線選擇晶體管217A，217B的柵、字線WL、控制柵線CG的任何1個的電壓，都被設(shè)定為0V。由于位線選擇晶體管217A，217B，處于斷開狀態(tài)，所以位線BL為漂浮狀態(tài)。
為了把雙存儲單元100[i]左側(cè)的MONOS元件108A編程，雙存儲單元100[i-1]，[i]，[i+1]的各處的電位，可象圖25所示那樣來設(shè)定。
(存儲元件的數(shù)據(jù)消除)圖26是概略說明了使扇區(qū)0內(nèi)的所有存儲單元全部進行數(shù)據(jù)消除的說明圖。圖27示出了對該扇區(qū)0的一部分存儲單元設(shè)定電壓的情況。
在圖26中，各個字柵104的電位，根據(jù)字線WL設(shè)定為0V，而控制柵106A，106B的電位，根據(jù)輔助控制柵線SCG[i-1]，[i]，[i+1]，[i+2]，被設(shè)定為例如-1～-3V的數(shù)據(jù)消除用控制柵線電壓VNCG。進而，通過位線選擇晶體管217A，217B和位線驅(qū)動器，將位線BL[i-1]，[i]，[i+1]，[i+2]的各個電位設(shè)定為例如4.5～5V的消除用位線電壓。
這樣一來，被各MONOS存儲元件108A，108B的ONO膜上所俘獲的電子，靠由外加在控制柵上的消除用控制柵電壓，和外加在位線上的消除用位線電壓，所形成的電場和隧道效應(yīng)挑出并消去。因此，用多個雙存儲單元，可同時進行數(shù)據(jù)消除。與上述不同，消除工作的過程，也可以是，由構(gòu)成位的雜質(zhì)層的表面的頻帶-頻帶隧道效應(yīng)形成熱空穴，而消除積蓄的電子。
另外，不僅只限于全扇區(qū)內(nèi)數(shù)據(jù)消除，還可以按時刻分配進行數(shù)據(jù)消除。
與扇區(qū)0內(nèi)的選擇塊相對的扇區(qū)1內(nèi)的對置塊(小型塊215)，可按上述表3那樣設(shè)定電壓，其情況示于圖28。在圖28中，因各字線WL的電壓、位線選擇晶體管的柵電壓為扇區(qū)0，1共用，所以，與圖24所示的選擇塊內(nèi)一樣設(shè)定。位線都被設(shè)定為0V。因為這個對置塊內(nèi)的各個單元，其控制柵線CG和位線BL都為0V，所以，不會產(chǎn)生擾亂。
選擇塊以及相對選擇塊以外，并存在于扇區(qū)0～63中的非選擇塊(小型塊215)的電壓設(shè)定，按上述表3進行，其設(shè)定情況示于圖29。
這種非選擇塊，是將位線選擇晶體管217A，217B的柵、字線WL、控制柵線CG的電壓都設(shè)定為0V。因位線選擇晶體管217A，217B為接通狀態(tài)，所以位線BL為漂浮狀態(tài)。但是，由于位線BL的電壓幾乎為0V，所以，即使是非選擇塊內(nèi)的單元，也不會產(chǎn)生擾亂。
再者，本發(fā)明不僅限于上述的實施方式，還適用于本發(fā)明的宗旨范圍內(nèi)的各種變形的實施方式。
例如，有關(guān)非易失存儲器元件108A，108B的結(jié)構(gòu)，不僅只限于MONOS結(jié)構(gòu)。本發(fā)明還可適用于，采用了靠1個字柵104和第1、第2控制柵106A，106B，在兩處獨立地俘獲電荷的其它各種雙存儲單元的非易失性半導(dǎo)體存儲裝置。
上述的實施方式，是有關(guān)扇區(qū)分割數(shù)，大型塊、小型塊的分割數(shù)以及小型存儲塊內(nèi)的存儲單元數(shù)的1個例子，也可以是其它的各種變形實施方式。順便說明一下，將大型塊的分割數(shù)設(shè)定為8，是受金屬布線間隔決定的。如果能使金屬布線間隔變窄，則可以進一步增加分割數(shù)。例如分割成16份，一條控制柵線的負載容量(柵容量)則進一步減小，結(jié)果能夠更高速驅(qū)動。但是，當分為16份時，因主控制柵線數(shù)量增加，所以，或者使線和其間隔變窄，或者只使面積增大。另外，因控制柵驅(qū)動器的數(shù)量也增加，所以相應(yīng)面積增大。
權(quán)利要求
1.一種非易失性半導(dǎo)體裝置，其特征在于具有存儲單元陣列區(qū)，將多個擁有由1個字柵和第1、第2控制柵控制的第1、第2非易失性存儲元件的雙存儲單元分別在行方向和列方向排列而構(gòu)成；控制柵驅(qū)動部，驅(qū)動上述存儲單元陣列區(qū)內(nèi)的上述多個雙存儲單元的各自的上述第1、第2控制柵，上述存儲單元陣列區(qū)，具有按上述行方向分割的多個扇區(qū)，上述多個扇區(qū)，各自具有按上述列方向分割的多個塊區(qū)，上述控制柵驅(qū)動部，具有與上述多個塊區(qū)的每1個分別相對應(yīng)的多個控制柵驅(qū)動器，上述多個控制柵驅(qū)動器，能夠?qū)⒏髯詫?yīng)的1個塊區(qū)內(nèi)的上述第1、第2控制柵電位獨立于其它塊區(qū)進行設(shè)定。
2.權(quán)利要求1所記載的非易失性半導(dǎo)體裝置，其特征在于在上述多個塊區(qū)，各自設(shè)置第1～第4控制柵線，上述第1～第4控制柵線可各自將分別連接按上述行方向接鄰的一側(cè)的上述雙存儲單元的上述第1控制柵和另一側(cè)的上述雙存儲單元的上述第2控制柵的控制柵線每隔3條共同連接上述多個塊區(qū)各自擁有分別驅(qū)動上述第1～第4控制柵線的第1～第4控制柵驅(qū)動器。
3.權(quán)利要求1所記載的非易失性半導(dǎo)體存儲裝置，其特征在于上述多個控制柵驅(qū)動器，被設(shè)置在按上述行方向與上述多個塊區(qū)各自相鄰的局部驅(qū)動器區(qū)。
4.權(quán)利要求3所記載的非易失性半導(dǎo)體存儲裝置，其特征在于在上述局部驅(qū)動器區(qū)，設(shè)置有驅(qū)動與在上述塊區(qū)內(nèi)按上述行方向排列的上述雙存儲單元的上述字柵共同連接的字線的字線驅(qū)動器。
5.權(quán)利要求3所記載的非易失性半導(dǎo)體存儲裝置，其特征在于在上述多個塊區(qū)，各自設(shè)置有沿上述列方向延長的多條輔助位線，跨上述多個塊區(qū)，設(shè)置有分別按上述列方向延長而形成的、與上述多個塊區(qū)內(nèi)的上述多條輔助位線各自共同連接的多條主位線，在上述多條主位線和上述多條輔助位線各自共同連接處，設(shè)置有分別選擇連接/非連接的多個位線選擇開關(guān)元件。
6.權(quán)利要求5所記載的非易失性半導(dǎo)體存儲裝置，其特征在于在上述局部驅(qū)動器區(qū)，設(shè)置有驅(qū)動配置在上述塊區(qū)內(nèi)的上述位線選擇開關(guān)元件的位線選擇驅(qū)動器。
7.權(quán)利要求3所記載的非易失性半導(dǎo)體存儲裝置，其特征在于上述局部驅(qū)動器區(qū)分別設(shè)置在按上述行方向，由奇數(shù)號扇區(qū)內(nèi)的上述塊區(qū)和偶數(shù)號扇區(qū)內(nèi)的上述塊區(qū)所隔開的兩側(cè)。
8.權(quán)利要求7所記載的非易失性半導(dǎo)體存儲裝置，其特征在于多條字線跨奇數(shù)號扇區(qū)內(nèi)的上述塊區(qū)和偶數(shù)號扇區(qū)內(nèi)的上述塊區(qū)延長形成。
9.權(quán)利要求8所記載的非易失性半導(dǎo)體存儲裝置，其特征在于在與上述奇數(shù)號扇區(qū)內(nèi)的上述塊區(qū)相鄰的上述局部驅(qū)動器區(qū)，設(shè)置有驅(qū)動上述多條字線的一部分的第1字線驅(qū)動器，在與上述偶數(shù)號扇區(qū)內(nèi)的上述塊區(qū)相鄰的局部驅(qū)動器區(qū)，設(shè)置有驅(qū)動上述多條字線的其它部分的第2字線驅(qū)動器。
10.權(quán)利要求9所記載的非易失性半導(dǎo)體存儲裝置，其特征在于上述第1、第2字線驅(qū)動器分別各自與上述多條字線中的按上述列方向每隔一條而排列的為總數(shù)一半的字線相連接。
11.權(quán)利要求7所記載的非易失性半導(dǎo)體存儲裝置，其特征在于設(shè)置有與分別配置在上述奇數(shù)號扇區(qū)內(nèi)的上述塊區(qū)和偶數(shù)號扇區(qū)內(nèi)的上述塊區(qū)的多條輔助位線中，按上述行方向每隔一條配置的數(shù)目為總數(shù)一半的輔助位線相連接的多個第1位線選擇開關(guān)元件，和與剩余的另一半輔助位線相連接的多個第2位線選擇開關(guān)元件，在與上述奇數(shù)號扇區(qū)內(nèi)的上述塊區(qū)相鄰的上述局部驅(qū)動器區(qū)，設(shè)置有驅(qū)動上述多個第1位線選擇開關(guān)元件的第1位線選擇驅(qū)動器，在與上述偶數(shù)號扇區(qū)內(nèi)的上述塊區(qū)相鄰的上述局部驅(qū)動器區(qū)，設(shè)置有驅(qū)動上述多個第2位線選擇開關(guān)元件的第2位線選擇驅(qū)動器。
12.權(quán)利要求1至11之一所記載的非易失性半導(dǎo)體存儲裝置，其特征在于上述第1、第2非易失性存儲元件，各自具有作為電荷俘獲點的由氧化膜(O)，氮化膜(N)以及氧化膜(O)所構(gòu)成的ONO膜，在上述電荷俘獲點進行數(shù)據(jù)編程。
全文摘要
非易失性半導(dǎo)體存儲裝置,具有將多個雙存儲單元分別按行方向和列方向排列而成的存儲單元陣列區(qū),該雙存儲單元具有由1個字柵和2個控制柵來控制的第1、第2MONOS存儲單元。存儲單元陣列區(qū),擁有按行方向分割且以列方向作為長方向的多個扇區(qū)。多個扇區(qū)各自具有按列方向分割的小型塊。在由相鄰的2個小型塊隔開的兩側(cè)的局部驅(qū)動器區(qū),分別配置第1～第4控制柵線驅(qū)動器。第1～第4控制柵驅(qū)動器,是將相對應(yīng)的1個小型塊內(nèi)的第1、第2控制柵電位與其他小型塊獨立設(shè)定。
文檔編號G11C11/56GK1389924SQ0212226
公開日2003年1月8日 申請日期2002年6月4日 優(yōu)先權(quán)日2001年6月4日
發(fā)明者龜井輝彥, 金井正博 申請人:精工愛普生株式會社