一種非易失性查找表存儲(chǔ)單元結(jié)構(gòu)及查找表電路實(shí)現(xiàn)方法【專利摘要】本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種非易失性查找表(nvLUT)存儲(chǔ)單元結(jié)構(gòu)及查找表電路實(shí)現(xiàn)方法，非易失性查找表存儲(chǔ)單元包括：感應(yīng)模塊和非易失存儲(chǔ)模塊。非易失存儲(chǔ)模塊連接到感應(yīng)模塊，從而可由其感應(yīng)出非易失存儲(chǔ)模塊中所存儲(chǔ)的數(shù)據(jù)。感應(yīng)模塊由一對以正反饋形式連接的NMOS或PMOS晶體管構(gòu)成。非易失存儲(chǔ)模塊為2T2R結(jié)構(gòu)，即一對控制開關(guān)晶體管和一對互補(bǔ)的電阻型存儲(chǔ)器。進(jìn)一步的，為了降低芯片面積，若干個(gè)非易失存儲(chǔ)模塊可以公用一個(gè)感應(yīng)模塊。本發(fā)明還包括基于非易失性查找表存儲(chǔ)單元的查找表電路實(shí)現(xiàn)方法。本發(fā)明能夠克服傳統(tǒng)查找表的缺點(diǎn)，并且功耗低、面積小，同時(shí)能夠兼容標(biāo)準(zhǔn)的CMOS工藝，有利于大規(guī)模集成和應(yīng)用?！緦＠f明】一種非易失性查找表存儲(chǔ)單元結(jié)構(gòu)及查找表電路實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
[0001]本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種非易失性查找表存儲(chǔ)單元結(jié)構(gòu)及查找表電路實(shí)現(xiàn)方法?！?br>背景技術(shù)：
】[0002]查找表（Look-uptable，LUT)是現(xiàn)代現(xiàn)場可編程邏輯門陣列（FieldProgrammableGateArray，F(xiàn)PGA)主要邏輯器件之一。η位查找表可以使用多路復(fù)用器來實(shí)現(xiàn)，它的選擇線是LUT的輸入，通過布爾邏輯函數(shù)建模為真值表從而可以編碼任意η位數(shù)據(jù)。查找表本質(zhì)上是一個(gè)隨機(jī)讀取存儲(chǔ)器（RandomAccessMemory，RAM)，目前FPGA多使用4輸入的LUT，每一個(gè)LUT可以看成是一個(gè)有4位地址線的16x1的RAM。當(dāng)用戶通過原理圖或者硬件描述語言描述了一個(gè)邏輯函數(shù)后，F(xiàn)PGA開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路所有可能的結(jié)果，并將結(jié)果寫入RAM中。這樣，每輸入一個(gè)信號進(jìn)行邏輯運(yùn)算，相當(dāng)于輸入一個(gè)地址進(jìn)行查表，找出對應(yīng)的內(nèi)容然后輸出即可。如圖1所示的是一個(gè)傳統(tǒng)4輸入的查找表結(jié)構(gòu)示意圖，為了實(shí)現(xiàn)邏輯X=ABC+D，那么通過該邏輯真值表將所有可能結(jié)果寫入可編程的存儲(chǔ)單元，當(dāng)輸入端A，B，C和D端輸入一定值時(shí)，輸出端就會(huì)產(chǎn)生相應(yīng)的結(jié)果。因此LUT是一種可以編碼任意布爾邏輯函數(shù)的有效途徑。傳統(tǒng)的可編程存儲(chǔ)單元由靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)、閃存（Flash)或電可擦只讀存儲(chǔ)器（EEPROM)組成。SRAM讀取速度很快，兼容標(biāo)準(zhǔn)的CMOS工藝，但是其成本高，容量較小，且掉電之后數(shù)據(jù)會(huì)丟失，因而掉電后需要對其重新編程?；诟殴に嚨腅EPROM和Flash均是非易失性存儲(chǔ)器，但編程速度慢、功耗高，且很難兼容標(biāo)準(zhǔn)CMOS工藝，因此在實(shí)際應(yīng)用中存在一定的限制。[0003]為了實(shí)現(xiàn)非易失性查找表功能，可以采用SRAM和閃存結(jié)合的方式來實(shí)現(xiàn)，即可編程存儲(chǔ)單元用SRAM來實(shí)現(xiàn)，當(dāng)系統(tǒng)下電時(shí)，再將編程數(shù)據(jù)保存至片外的閃存芯片中。顯然，這種實(shí)現(xiàn)方式成本很高，功耗也很大。[0004]隨著新型存儲(chǔ)器例如相變存儲(chǔ)器、磁存儲(chǔ)器或可變電阻存儲(chǔ)器技術(shù)的不斷成熟，一種非易失性查找表結(jié)構(gòu)如圖2所示，查找表的存儲(chǔ)單元用非易失性的新型存儲(chǔ)器模塊來代替。新型存儲(chǔ)器模塊作為獨(dú)立的存儲(chǔ)模塊，擁有獨(dú)立的譯碼電路、寫入電路以及讀出感應(yīng)放大電路，這些外圍電路會(huì)占用大量的芯片面積，成本也較高。此外，由于查找表電路與存儲(chǔ)模塊作為兩個(gè)獨(dú)立的模塊，查找表電路調(diào)用存儲(chǔ)模塊中的數(shù)據(jù)時(shí)需要大量的延時(shí)和功耗，影響了查找表性能?！?br/>發(fā)明內(nèi)容】[0005]鑒于現(xiàn)有技術(shù)存在的諸多問題，本發(fā)明提供了一種非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，其中，包括：[0006]感應(yīng)模塊：由一對以正反饋形式連接的NMOS或PMOS晶體管構(gòu)成；[0007]非易失存儲(chǔ)模塊，包括一對控制開關(guān)晶體管和一對互補(bǔ)的電阻型存儲(chǔ)器；[0008]所述非易失存儲(chǔ)模塊連接至所述感應(yīng)模塊，并由所述感應(yīng)模塊讀出所述非易失存儲(chǔ)模塊所存儲(chǔ)的數(shù)值。[0009]上述的非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，其中，在任意一所述非易失存儲(chǔ)模塊所包括的一對互補(bǔ)的電阻型存儲(chǔ)器為相變存儲(chǔ)器、磁存儲(chǔ)器或可變電阻式存儲(chǔ)器中的任意一種，且一電阻型存儲(chǔ)器呈高阻態(tài)，另一個(gè)電阻型存儲(chǔ)器呈低阻態(tài)。[0010]上述的非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，其中，藉由外部編程來實(shí)現(xiàn)電阻型存儲(chǔ)器的高阻態(tài)和低阻態(tài)。[0011]上述的非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，其中，在所述感應(yīng)模塊所包括的其中之一晶體管與所述非易失存儲(chǔ)模塊之間具有BIT節(jié)點(diǎn)，且該感應(yīng)模塊的另一晶體管與所述非易失存儲(chǔ)模塊之間具有BITB節(jié)點(diǎn)；[0012]非易失性查找表存儲(chǔ)單元中的數(shù)據(jù)通過所述BIT節(jié)點(diǎn)和/或BITB節(jié)點(diǎn)輸出。[0013]同時(shí)本發(fā)明還提供給了一種基于上述存儲(chǔ)單元結(jié)構(gòu)的η位輸入查找表電路，其中，[0014]所述查找表電路具有與所述非易失存儲(chǔ)模塊數(shù)目相同的感應(yīng)模塊，每個(gè)所述感應(yīng)模塊均分別與一非易失存儲(chǔ)模塊相連；或[0015]所述查找表電路具有一公用的感應(yīng)模塊，全部所述非易失存儲(chǔ)模塊共同連接到該公用感應(yīng)模塊；[0016]η為大于或等于1的整數(shù)。[0017]上述的η位輸入查找表電路，其中，若所述η位輸入查找表電路具有與所述非易失存儲(chǔ)模塊數(shù)目相同的感應(yīng)模塊，非易失存儲(chǔ)模塊的字線控制端連接到查找表使能信號；[0018]各所述非易失性存儲(chǔ)單元通過BIT和/或BITB節(jié)點(diǎn)連接至多路選擇器的數(shù)據(jù)端，η位輸入作為多路選擇器的數(shù)據(jù)選擇端，多路選擇器的輸出為η位非易失性查找表的輸出。[0019]上述的η位輸入查找表電路，其中，若所述查找表電路具有一公用的感應(yīng)模塊，η位輸入通過一譯碼電路，譯碼電路的輸出連接至各個(gè)非易失存儲(chǔ)模塊的字線控制端以提供查找使能信號，BIT端和/或BITB端作為查找表電路的輸出端。[0020]上述的η位輸入查找表電路，其特征在于，通通過一多路開關(guān)將一個(gè)查找使能信號連接至各個(gè)非易失存儲(chǔ)模塊的字線控制端，η位輸入作為多路開關(guān)的數(shù)據(jù)選擇端，BIT端和/或BITB端作為查找表電路的輸出端。[0021]基于上述的技術(shù)方案，本發(fā)明能夠克服傳統(tǒng)查找表的缺點(diǎn)，并且功耗低、面積小，同時(shí)能夠兼容標(biāo)準(zhǔn)的CMOS工藝，有利于大規(guī)模集成和應(yīng)用。【附圖說明】[0022]通過閱讀參照以下附圖對非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明及其特征、外形和優(yōu)點(diǎn)將會(huì)變得更明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。[0023]圖1為傳統(tǒng)的4輸入查找表結(jié)構(gòu)不意圖；[0024]圖2為一種非易失性查找表結(jié)構(gòu)示意圖；[0025]圖3a和圖3b為本發(fā)明在兩種實(shí)施例中提供的查找表存儲(chǔ)單元結(jié)構(gòu)示意圖；[0026]圖4為本發(fā)明基于電阻型新型存儲(chǔ)器的存儲(chǔ)單元讀出時(shí)序圖；[0027]圖5為本發(fā)明基于電阻型新型存儲(chǔ)器的非易失性查找表結(jié)構(gòu)示意圖（NM0S型）；[0028]圖6為本發(fā)明簡化的NMOS型非易失性查找表結(jié)構(gòu)示意圖；[0029]圖7為本發(fā)明簡化的PMOS型非易失性查找表結(jié)構(gòu)示意圖；[0030]圖8為本發(fā)明其中一具體實(shí)施例示意圖?！揪唧w實(shí)施方式】[0031]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。[0032]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。[0033]本發(fā)明基于電阻型新型存儲(chǔ)器技術(shù)提出一種非易失性查找表存儲(chǔ)單元結(jié)構(gòu)及查找表電路實(shí)現(xiàn)方法。具體的，請參閱附圖并結(jié)合下文進(jìn)行進(jìn)一步描述。[0034]本發(fā)明提供了一種非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，如圖3a~圖3b所示，其中，圖3a示出的是一種基于NMOS型查找表的存儲(chǔ)單元結(jié)構(gòu)，圖3b示出的是一種基于PMOS型存儲(chǔ)單元的查找表結(jié)構(gòu)。以NMOS型查找表存儲(chǔ)單元結(jié)構(gòu)為例，結(jié)合圖3a所示，其包括：[0035]感應(yīng)模塊和非易失存儲(chǔ)模塊，所述非易失存儲(chǔ)模塊連接至所述感應(yīng)模塊，從而可由其感應(yīng)出所述非易失存儲(chǔ)模塊中所存儲(chǔ)的數(shù)值；感應(yīng)模塊包括一對以正反饋方式連接的一對NMOS晶體管T3和T4;非易失存儲(chǔ)模塊為2T2R結(jié)構(gòu)，包括一對控制端相連開關(guān)晶體管Tl和T2,且該對開關(guān)晶體管Tl和T2的控制端均連接到字線（worldline，WL)，開關(guān)晶體管的兩端連接到一對互補(bǔ)的電阻型存儲(chǔ)器Rl和R2。其中，在該對互補(bǔ)的電阻型存儲(chǔ)器Rl和R2中，其中一個(gè)電阻型存儲(chǔ)器呈高阻態(tài)，而另一個(gè)電阻型存儲(chǔ)器相比較該高阻態(tài)的電阻型存儲(chǔ)器呈低阻態(tài)。在一可選的實(shí)施例中，可藉由外部編程來實(shí)現(xiàn)電阻型存儲(chǔ)器的高阻態(tài)和低阻態(tài)。[0036]在本發(fā)明一可選的實(shí)施例中，繼續(xù)參閱附圖3a所示，感應(yīng)模塊所包括的其中之一晶體管T3與存儲(chǔ)單元之間具有BIT節(jié)點(diǎn)，且感應(yīng)模塊的另一晶體管T4與存儲(chǔ)單元之間具有BITB節(jié)點(diǎn)。BIT節(jié)點(diǎn)和BITB節(jié)點(diǎn)作為非易失存儲(chǔ)模塊所存儲(chǔ)數(shù)據(jù)的感應(yīng)節(jié)點(diǎn)，可以用來輸出數(shù)據(jù)。需要說明的是，圖3a示出的是基于NMOS型查找表的存儲(chǔ)單元結(jié)構(gòu)，在此針對圖3b示出的PMOS型查找表的存儲(chǔ)單元結(jié)構(gòu)可參閱上文所述，其大致相同，具體不再贅述。[0037]在本發(fā)明一可選的實(shí)施例中，各存儲(chǔ)單元中的電阻型存儲(chǔ)器為相變存儲(chǔ)器(PCRAM)、磁存儲(chǔ)器（MRAM)或可變電阻式存儲(chǔ)器（ReRAM)中的任意一種。電阻型新型存儲(chǔ)器是指利用存儲(chǔ)單元的阻值不同來存儲(chǔ)不同數(shù)據(jù)的存儲(chǔ)器，例如相變存儲(chǔ)器（PCRAM)、磁存儲(chǔ)器（MRAM)或可變電阻式存儲(chǔ)器（ReRAM)等，而非傳統(tǒng)的像閃存（Flash)、SRAM或DRAM這些存儲(chǔ)器利用電荷存儲(chǔ)機(jī)制的方式來存儲(chǔ)數(shù)據(jù)。例如，相變存儲(chǔ)器利用相變材料在結(jié)晶態(tài)和非晶態(tài)之間的阻值差異來存儲(chǔ)數(shù)據(jù)，磁存儲(chǔ)器依靠自由層和固定層之間的磁場方向是否相同而呈現(xiàn)高低電阻來保存數(shù)據(jù)，可變電阻存儲(chǔ)器利用可變電阻元件來存儲(chǔ)數(shù)據(jù)。電阻型新型存儲(chǔ)器均具備非易失性，即掉電后信息不丟失。[0038]下面就本發(fā)明進(jìn)行進(jìn)一步闡述，圖3中所示的存儲(chǔ)單元為互補(bǔ)的2T2R(2Transistor2Tesistor)結(jié)構(gòu)，即兩個(gè)開關(guān)晶體管Tl和T2和兩個(gè)新型存儲(chǔ)器電阻材料，且兩個(gè)新型存儲(chǔ)器電阻RUR2分別為高阻態(tài)和低阻態(tài)，并通過以正反饋形式連接的兩個(gè)NMOS或PMOS管來感應(yīng)存儲(chǔ)數(shù)據(jù)，無需額外的讀出電路。以NMOS型存儲(chǔ)單元為例，假設(shè)Rl為高阻態(tài)，R2為低阻態(tài)，空閑狀態(tài)時(shí)，頂層電壓Vtop和底層電壓Vbcit均為低電平，位線BIT端和BITB端則均為低電位。當(dāng)需要讀出該存儲(chǔ)單元的數(shù)據(jù)時(shí)，時(shí)序圖如圖4所示，Vtop和字線WL分別升為高電平，Tl和T2晶體管分別打開并開始對節(jié)點(diǎn)BIT和節(jié)點(diǎn)BITB進(jìn)行充電，由于Rl阻值大于R2阻值，因而BIT端充電慢，BITB端充電快，使T3管先于T4管開啟，使BIT端開始放電至低電位，從而使T4管不會(huì)開啟，這種正反饋?zhàn)饔檬笲IT端趨于低電平，BITB端趨于高電平，如圖4中所示，這樣就可以感應(yīng)出存儲(chǔ)單元中所存儲(chǔ)的數(shù)據(jù)。PMOS型查找表存儲(chǔ)單元的感應(yīng)原理與之類似，在此不予額外贅述。對應(yīng)的真值表如表1所示。[0040]表1[0041]其中，針對η位輸入的非易失性查找表電路需要2n個(gè)查找表存儲(chǔ)單元結(jié)構(gòu)，η為大于或等于1的整數(shù)。在本發(fā)明一可選的實(shí)施例中，η位輸入的非易失性查找表電路中，感應(yīng)模塊與非易失存儲(chǔ)模塊數(shù)目相同，即每個(gè)感應(yīng)模塊均分別與一非易失存儲(chǔ)模塊相連接，非易失存儲(chǔ)模塊的字線控制端連接到查找表使能信號。2η個(gè)非易失性查找表存儲(chǔ)單元通過BIT或/和BITB節(jié)點(diǎn)連接至一多路選擇器（亦稱之為多路開關(guān)）的數(shù)據(jù)端，η位輸入作為多路選擇器的數(shù)據(jù)選擇端，多路選擇器的輸出即η位非易失性查找表的輸出。本發(fā)明η位輸入的非易失性查找表電路實(shí)現(xiàn)方法如圖5所示（以NMOS型存儲(chǔ)單元結(jié)構(gòu)為例），對于由Β。至Bni構(gòu)成的任意邏輯函數(shù)，系統(tǒng)將其所有可能的結(jié)果寫入存儲(chǔ)單元中，這樣，當(dāng)使能WL控制端后，每個(gè)非易失存儲(chǔ)模塊的所存儲(chǔ)的數(shù)據(jù)均感應(yīng)到BIT端（或者BITB端），每輸入一個(gè)B。至Bni的值，通過多路選擇器選擇從而輸出相應(yīng)的存儲(chǔ)單元的數(shù)據(jù)?？梢姡景l(fā)明這種新型的非易失性查找表結(jié)構(gòu)對存儲(chǔ)單元來說無需額外的讀出電路，也無需額外的譯碼單元就可以實(shí)現(xiàn)傳統(tǒng)的查找表功能，大大減小了芯片面積，降低了成本和功耗。[0042]進(jìn)一步的，為了減小查找表存儲(chǔ)單元的面積，在本發(fā)明一可選的實(shí)施例中，η位輸入的非易失性查找表電路中，2η個(gè)非易失存儲(chǔ)模塊可以共用一個(gè)感應(yīng)模塊，即感應(yīng)模塊分別與所有的非易失存儲(chǔ)模塊相連接，公用一對正反饋NMOS或PMOS晶體管。η位輸入作為譯碼電路的輸入端，譯碼電路的輸出端連接到各個(gè)非易失存儲(chǔ)模塊的字線控制端，BIT端和/或BITB端作為查找表電路的輸出端。這種簡化的η位輸入的非易失性查找表結(jié)構(gòu)如附圖6和附圖7所示。以NMOS型為例，對于由Β。至Bni構(gòu)成的任意邏輯函數(shù)，系統(tǒng)將其所有可能的結(jié)果寫入2n個(gè)存儲(chǔ)單元中，每輸入一個(gè)B。至Bni的值，通過譯碼器電路只會(huì)使能一條字線，即只選中某一個(gè)存儲(chǔ)單元，那么通過正反饋連接T3和T4晶體管即可以讀出相應(yīng)的存儲(chǔ)單元的數(shù)據(jù)，直接通過BIT端或BITB端輸出查找結(jié)果。可見，本發(fā)明這種非易失性查找表結(jié)構(gòu)能夠進(jìn)一步減小芯片面積，從而降低成本，更有利于大規(guī)模集成。[0043]下面舉一具體實(shí)施例作進(jìn)一步闡述。η位輸入的非易失性查找表電路中，2n個(gè)非易失存儲(chǔ)模塊共用一個(gè)感應(yīng)模塊，即感應(yīng)模塊分別與所有的非易失存儲(chǔ)模塊相連接，通過一多路開關(guān)將一個(gè)查找使能信號連接至各個(gè)非易失存儲(chǔ)模塊的字線控制端，η位輸入作為多路開關(guān)的數(shù)據(jù)選擇端，BIT端和/或BITB端作為查找表電路的輸出端。如附圖8所示的是一個(gè)2輸入的非易失性查找表結(jié)構(gòu)示意圖，4個(gè)存儲(chǔ)單元公用一對正反饋方式連接的NMOS晶體管，查找表使能信號通過多路開關(guān)連接到各個(gè)非易失存儲(chǔ)模塊的字線控制端，以BIT端為輸出端。為了實(shí)現(xiàn)布爾運(yùn)算f73，首先應(yīng)列出該表達(dá)式的真值表如表2所示，然后根據(jù)表1所示的真值表，系統(tǒng)應(yīng)當(dāng)將新型存儲(chǔ)器電阻編程為相應(yīng)的高阻態(tài)或低阻態(tài)。例如，當(dāng)A=0且B=0時(shí)，字線WLO被選中，由真值表2知輸出應(yīng)為1，那么根據(jù)表1系統(tǒng)應(yīng)將存儲(chǔ)單元〇中的R_〇編程為低阻態(tài)，而將Rb_0編程為高阻態(tài)，那么當(dāng)Enable信號使能并且Vtop信號為高電平及V號為低電平時(shí)，輸出BIT端即為1;當(dāng)A=1且B=0時(shí)，字線WL2被選中，由真值表2知輸出應(yīng)為0,那么根據(jù)表1系統(tǒng)應(yīng)將存儲(chǔ)單元2中的R_2編程為高阻態(tài)，將Rb_2編程為低阻態(tài)，那么當(dāng)Enable信號使能并且Vtop信號為高電平及Vbcit信號為低電平時(shí)，輸出BIT端即為1。這樣，每輸入一個(gè)A和B的值，通過本發(fā)明非易失性查找表結(jié)構(gòu)就能夠得出其邏輯值。[0045]表2[0046]綜上所述，利用本發(fā)明這種新型的非易失性查找表結(jié)構(gòu)能夠大大減少面積開銷，減少成本。同時(shí)，電阻型新型存儲(chǔ)器工藝能夠與標(biāo)準(zhǔn)CMOS工藝兼容，更有利于集成到嵌入式系統(tǒng)中。[0047]以上對本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)?！局鳈?quán)項(xiàng)】1.一種非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，其特征在于，包括：感應(yīng)模塊：由一對以正反饋形式連接的NMOS或PMOS晶體管構(gòu)成；非易失存儲(chǔ)模塊，包括一對控制開關(guān)晶體管和一對互補(bǔ)的電阻型存儲(chǔ)器；所述非易失存儲(chǔ)模塊連接至所述感應(yīng)模塊，并由所述感應(yīng)模塊讀出所述非易失存儲(chǔ)模塊所存儲(chǔ)的數(shù)值。2.如權(quán)利要求1所述的非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，其特征在于，在任意一所述非易失存儲(chǔ)模塊所包括的一對互補(bǔ)的電阻型存儲(chǔ)器為相變存儲(chǔ)器、磁存儲(chǔ)器或可變電阻式存儲(chǔ)器中的任意一種，且一電阻型存儲(chǔ)器呈高阻態(tài)，另一個(gè)電阻型存儲(chǔ)器呈低阻態(tài)。3.如權(quán)利要求2所述的非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，其特征在于，藉由外部編程來實(shí)現(xiàn)電阻型存儲(chǔ)器的高阻態(tài)和低阻態(tài)。4.如權(quán)利要求1所述的非易失性查找表存儲(chǔ)單元結(jié)構(gòu)，其特征在于，在所述感應(yīng)模塊所包括的其中之一晶體管與所述非易失存儲(chǔ)模塊之間具有BIT節(jié)點(diǎn)，且該感應(yīng)模塊的另一晶體管與所述非易失存儲(chǔ)模塊之間具有BITB節(jié)點(diǎn)；非易失性查找表存儲(chǔ)單元中的數(shù)據(jù)通過所述BIT節(jié)點(diǎn)和/或BITB節(jié)點(diǎn)輸出。5.-種基于權(quán)利要求1~4任意一項(xiàng)所述存儲(chǔ)單元結(jié)構(gòu)的η位輸入查找表電路，其特征在于，所述查找表電路具有與所述非易失存儲(chǔ)模塊數(shù)目相同的感應(yīng)模塊，每個(gè)所述感應(yīng)模塊均分別與一非易失存儲(chǔ)模塊相連；或所述查找表電路具有一公用的感應(yīng)模塊，全部所述非易失存儲(chǔ)模塊共同連接到該公用感應(yīng)模塊；η為大于或等于1的整數(shù)。6.如權(quán)利要求5所述的η位輸入查找表電路，其特征在于，若所述η位輸入查找表電路具有與所述非易失存儲(chǔ)模塊數(shù)目相同的感應(yīng)模塊，非易失存儲(chǔ)模塊的字線控制端連接到查找表使能信號；各所述非易失性存儲(chǔ)單元通過BIT和/或BITB節(jié)點(diǎn)連接至多路選擇器的數(shù)據(jù)端，η位輸入作為多路選擇器的數(shù)據(jù)選擇端，多路選擇器的輸出為η位非易失性查找表的輸出。7.如權(quán)利要求5所述的η位輸入查找表電路，其特征在于，若所述查找表電路具有一公用的感應(yīng)模塊，η位輸入通過一譯碼電路，譯碼電路的輸出連接至各個(gè)非易失存儲(chǔ)模塊的字線控制端以提供查找使能信號，BIT端和/或BITB端作為查找表電路的輸出端。8.如權(quán)利要求5所述的η位輸入查找表電路，其特征在于，通過一多路開關(guān)將一個(gè)查找使能信號連接至各個(gè)非易失存儲(chǔ)模塊的字線控制端，η位輸入作為多路開關(guān)的數(shù)據(jù)選擇端，BIT端和/或BITB端作為查找表電路的輸出端?！疚臋n編號】G11C16/06GK105845174SQ201510015043【公開日】2016年8月10日【申請日】2015年1月12日【發(fā)明人】葉勇,亢勇,陳邦明【申請人】上海新儲(chǔ)集成電路有限公司