專利名稱：多陣列數(shù)據(jù)存儲器的地址結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)碼存儲電路領(lǐng)域。更具體地說，本發(fā)明涉及如何從單一基片上的數(shù)據(jù)存儲陣列矩陣中選擇數(shù)據(jù)存儲單元的地址結(jié)構(gòu)和方法。
2000年4月25日授給Gudesen等人的美國專利No.6,055,180中顯示一次性寫入的小型信息存儲器的一種形式，其中在相互垂直排列的導(dǎo)體之間的各層中設(shè)置可個別地訪問的單元的矩陣。這些單元可以包括交叉點二極管、0LED、雙穩(wěn)液晶單元或其它在引入熱和/或光的情況下改變狀態(tài)的器件。
在共同未決的美國專利申請(序列號09/875,356)中描述便攜式裝置的用于提供高密度檔案存儲的另一種應(yīng)用，所述專利于2001年6月5日提交，題目是“非易失性存儲器(Non-Volatile Memory)”(由Hurst等人提出)，其公開的內(nèi)容通過引用被包括在本文中。其中所公開的稱為便攜式廉價堅固存儲器(PIRM)的存儲系統(tǒng)，目的是以低廉的價格提供大容量一次性寫入的存儲器，供存儲檔案使用。通過避免使用硅基片、盡量簡化工藝流程以及降低面密度來部分地實現(xiàn)這一目的。所述存儲系統(tǒng)包括存儲模塊，所述模塊由在塑料基片上構(gòu)成的各集成電路層的多層疊式存儲器組成。每一層包含交叉點二極管存儲器陣列并且以遠離所述存儲模塊的形式從單獨的集成電路讀出存儲在所述陣列中的數(shù)據(jù)。


圖1A和圖1B顯示典型的置于基片層上的PIRM存儲器的結(jié)構(gòu)。所述存儲器結(jié)構(gòu)包括由行線和列線交叉點上的存儲單元二極管矩陣構(gòu)成的存儲陣列。行和列的解碼電路連接到每一條行線和列線，以便尋址訪問所選存儲單元二極管。行線和列線向數(shù)據(jù)存儲陣列提供電力。
為了進一步使數(shù)據(jù)緊湊，在同一基片上設(shè)置多個陣列。圖3示出基片上的4個存儲器陣列的2×2矩陣。每一個陣列具有它本身的具有相應(yīng)的行和列線的存儲單元矩陣。行和列地址線通過適當(dāng)?shù)慕獯a電路連接到每一個陣列的行和列。
本文將使用“共面(coplanar)”這個詞表示共處同一個平面。而術(shù)語“共面導(dǎo)體層”指的是在某數(shù)據(jù)存儲裝置(如交叉點存儲單元)中的導(dǎo)體層，所述導(dǎo)體層中的所有導(dǎo)體都排列在同一平面上。術(shù)語“共面存儲器陣列”、“共面存儲裝置”、“共面存儲矩陣”或“共面數(shù)據(jù)存儲單元”指的是這樣的存儲陣列、裝置、矩陣或數(shù)據(jù)存儲單元它具有相同元件的多個平面或?qū)印⒅T如共面行導(dǎo)體層、共面列導(dǎo)體層和共面二極管層。在共面存儲裝置和陣列中，所有行導(dǎo)體線在同一平面或?qū)又醒由於唤徊?，而所有列?dǎo)體在另一個面或?qū)又醒由於唤徊妗?br> 共面存儲器陣列可以包含上下兩個導(dǎo)體層。存儲單元二極管可以處于夾在上下兩個層中間的第三層?？梢噪S意地說，圖中所有水平走向的行導(dǎo)體和其它導(dǎo)體處于陣列的底層，而圖中所有垂直走向的列導(dǎo)體和其它導(dǎo)體處于陣列的上層。在每一層中導(dǎo)體是不允許相互交叉的，因為這些交叉的出現(xiàn)需要額外的困難的工藝步驟，例如需要嚴格對準的通孔。這里所用的術(shù)語“交叉(cross over)”指的是如上所述的上層或下層范圍內(nèi)的交叉。
圖3中所示的陣列矩陣顯示傳統(tǒng)共面存儲器設(shè)計的局限性，其中，每個陣列在2×2陣列矩陣的四個角落之一具有列線和行線。在使用所示存儲陣列結(jié)構(gòu)時，為了通過增加更多陣列以某種模式建立更復(fù)雜的陣列矩陣，可能需要交叉線，從而使共面平板印刷失效，因而需要更加復(fù)雜的存儲器設(shè)計技術(shù)。
圖1和圖3所示存儲器矩陣的另一個問題是會產(chǎn)生不希望有的功率損耗。在所示的陣列設(shè)計中，所有解碼器電阻在工作時都“吃”(draw)電流，因而比實際需要消耗更多的功率。更有甚者，所有不在所選行和列的數(shù)據(jù)單元二極管被地址線加上高的反向偏置電壓。所述反向偏置電壓使未被選中的二極管中產(chǎn)生不希望有的泄電流。在由多達千萬個二極管組成的陣列中，每一個二極管中微小的漏電流都可以導(dǎo)致巨大的功率損耗。除了功率損耗的問題外，漏電流也可能大到足以干擾或使表示所選數(shù)據(jù)單元值的讀出電流變得模糊不清。
因此，需要改變存儲矩陣的設(shè)計方法，使得可以用共面設(shè)計的方式將更多的存儲陣列加入單一的基片上。而且需要變更地址結(jié)構(gòu)，以便減小或消除未被選中單元由于解碼器電阻電流和元件反向偏置所產(chǎn)生的漏電流造成的功率損耗。
在一個實施例中，電可尋址數(shù)據(jù)存儲裝置具有多個數(shù)據(jù)存儲陣列，每一個陣列具有通過行線和列線連接起來的數(shù)據(jù)存儲單元矩陣，用以進行數(shù)據(jù)的記錄、尋址和讀出。所述存儲裝置具有多條行地址線，每條行地址線處在電氣上與多個數(shù)據(jù)存儲陣列中預(yù)定的多個陣列的行進行通信的狀態(tài)。所述數(shù)據(jù)存儲裝置還具有多條列地址線，每條列地址線處在在電氣上與多個數(shù)據(jù)存儲陣列中預(yù)定的多個陣列的列進行通信的狀態(tài)。控制器連接到所述多條行地址線和列地址線，以便選擇性地對多個存儲陣列之一的一行數(shù)據(jù)存儲單元尋址并且選擇性地對多個存儲陣列之一的一列數(shù)據(jù)存儲單元尋址，從而可以選擇所述多個陣列之一的數(shù)據(jù)存儲單元。
在本發(fā)明的另一個實施例中，提供一種方法，用于對電可尋址數(shù)據(jù)存儲裝置中的數(shù)據(jù)進行記錄、尋址和讀取，所述電可尋址數(shù)據(jù)存儲裝置具有多個數(shù)據(jù)存儲陣列，每一個陣列具有由行線和列線連接的數(shù)據(jù)存儲單元的矩陣。多個陣列配備有多條行和列地址線。每條行地址線處在與多個陣列的所選的行進行電氣通信的狀態(tài)、以便選擇性地對多個陣列之一的一行數(shù)據(jù)存儲單元進行尋址；每條列地址線處在與多個陣列的所選的列進行電氣通信的狀態(tài)、以便選擇性地對多個陣列之一的一列數(shù)據(jù)存儲單元進行尋址。通過連接到多條行地址線和多條列地址線的控制器，選擇性地對所述一個陣列中的數(shù)據(jù)單元進行尋址。
通過下面的詳細說明，結(jié)合舉例說明本發(fā)明原理的附圖，本發(fā)明的其它方面和優(yōu)點就變得更清楚了。
圖2是典型的先有技術(shù)存儲單元數(shù)據(jù)存儲陣列的另一個電路圖。
圖3是顯示存儲單元數(shù)據(jù)存儲陣列的矩陣的另一個先有技術(shù)電路圖。
圖4A和4B是根據(jù)本發(fā)明實施例的存儲單元數(shù)據(jù)存儲陣列的矩陣的電路圖。
圖5是根據(jù)本發(fā)明實施例的圖4A和4B的存儲單元數(shù)據(jù)存儲陣列的矩陣的一部分的放大的局部電路圖，圖中示出讀出周期的線電壓；以及圖6是根據(jù)本發(fā)明實施例的圖4A和4B的存儲單元數(shù)據(jù)存儲陣列的矩陣的一部分的放大的局部電路圖，圖中示出寫入周期的線電壓。
在下面的說明中，提到“數(shù)據(jù)”時應(yīng)該認識到，“數(shù)據(jù)”在不同的場合有不同的表現(xiàn)方式。例如，在存儲單元中，“數(shù)據(jù)”可以用電壓電平、磁性狀態(tài)、或諸如電阻的物理特性表示，它表示了一種可以量度的效果，例如讀出電路的電壓或電流或狀態(tài)的變化。另一方面，在總線上或在傳輸過程中，這種“數(shù)據(jù)”可以是電流或電壓信號的形式。此外，這里所講的“數(shù)據(jù)”在大多數(shù)情況下是二進制的，為方便列舉起見，用“0”和“1”狀態(tài)表示，但是，應(yīng)當(dāng)舉出，在實踐中二進制狀態(tài)可以用相對不同的電壓、電流、電阻等表示，而且一般說來，在特定某種表示中，表示為“0”或“1”并沒有本質(zhì)上的區(qū)別。
本發(fā)明包括在單一基片上多個共面存儲單元陣列的結(jié)構(gòu)和方法。將在以上共同未決的美國專利申請中所述的存儲系統(tǒng)中使用的那種類型的PIRM二極管存儲陣列的范圍內(nèi)討論本發(fā)明的實施例。為了能透徹地理解本發(fā)明，下面的詳細說明將以所述存儲系統(tǒng)為背景給出。然而，本專業(yè)的技術(shù)人員會認識到，本發(fā)明不會局限于所述的結(jié)構(gòu)。PIRM存儲結(jié)構(gòu)為了理解本發(fā)明的創(chuàng)新之處，首先參考基片12上面的典型的PIRM二極管存儲結(jié)構(gòu)10，如圖1A所示。存儲結(jié)構(gòu)10包括數(shù)據(jù)存儲陣列14，存儲陣列14由位于行線18和列線20交叉點的存儲單元二極管16組成。包括行尋址(解碼器)二極管23和行上拉(解碼器)電阻24的行解碼器22連接到存儲結(jié)構(gòu)10的每條行線18。類似地，包括列尋址(解碼器)二極管27和列上拉(解碼器)電阻28的列解碼器26連接到每一條列線20。行地址線30和31通過行尋址二極管23與每一條行線18相連。列地址線32和33通過列尋址二極管27與每一條列線20相連。讀出線34在讀周期內(nèi)提供輸出讀出信號。行和列電源線36和37分別向數(shù)據(jù)存儲陣列14提供電壓。在寫入周期期間使用行禁止線38和列禁止線39。
應(yīng)該明白的是，行地址線30、31和列地址線32、33代表這樣的地址線這些地址線是給出存儲陣列單元所有可能的地址線組合、以便每個單元都能唯一地被尋址所必須的。借助電路設(shè)計理論，可以很容易地算出如圖所示的6×6矩陣所需的行和列地址線的實際數(shù)目。這里只畫出兩行和兩列地址線，其中，行和列解碼器二極管這樣排列、以便對單元40進行尋址。
例如，眾所周知，在設(shè)計所示類型電路時，3個地址位二極管解碼電路需要三對正-負行地址線來對所有輸出組合尋址。每一條地址線的4個解碼器二極管配置成關(guān)于8條輸出線的不同組合、因此可以對解碼器的8個輸出狀態(tài)進行選擇，從而選擇8條可能的輸出線之一。
在PIRM中，行解碼器用來選出一條行線作為行解碼器的輸出線，而列解碼器周來選出一條列線作為列解碼器的輸出線。因此，行尋址電壓和列尋址電壓的不同組合使訪問所選行線和所選列線交叉點的存儲單元成為可能。
這里所舉示例假定行1變?yōu)檎?變?yōu)樨摗亩L問單元40。這里并未示出為了選擇性地訪問給定陣列中所有單元所必須的所有地址線和解碼二極管的排列，因為對于本專業(yè)的普通技術(shù)人員來說，這是一件簡單的設(shè)計工作。
類似地，電源線36和37代表所有連接到各存儲陣列單元的電源線。電源線的實際數(shù)目將取決于尺寸和電路設(shè)計的需要。同樣，行線和列線18和20只是存儲陣列中線的數(shù)目的代表。可以包括任意數(shù)目的行線和列線，這取決于存儲陣列的設(shè)計需要。
圖1B示出在存儲單元40正在被訪問的狀態(tài)下圖1A所示電路結(jié)構(gòu)的各種線電壓。行電源線36處于+1伏，而列電源線37為-1伏，由此在初始化時將所有存儲單元正向偏置。相關(guān)的行地址線30和31分別被置于-2伏和+1伏。相關(guān)的列地址線32和33被分別置于+2伏和-1伏。
在圖中所示的解碼器二極管排列的情況下，行地址線30加上-2伏電壓，該電壓被行電源線+1伏電壓部分地抵銷、使得除了正在被訪問的存儲單元40的行線之外的所有行線具有-1伏的線電壓。類似地，列地址線32加上+2伏的電壓，該電壓被列電源線-1伏電壓部分地抵銷、結(jié)果是，在除了被訪問的單元40的列之外的每一條列線上都具有+1伏電壓。這種配置使得除了被訪問的單元40外所有的存儲單元都被反向偏置。
單元40的行和列分別具有行電源電壓+1伏和列電源電壓-1伏，因此，單元40是其電壓方向令二極管正向偏置的唯一的單元。電阻R3和R36均具有0.5伏的電壓降、使得所述被訪問的單元的行線42的電壓為+0.5伏，而列線44的電壓為-0.5伏。被訪問單元40兩端的電壓為1伏(從+0.5伏到-0.5伏)，與二極管的電壓降相仿。
總而言之，參考圖1B所施加的電壓并參考圖1A的參考符號，在選中存儲單元40的讀出周期期間，發(fā)生如下動態(tài)變化行電源線38向行上拉電阻24提供正電源電壓。行地址線30提供電壓以便選擇行線，該行線由從行電源線36流經(jīng)行上拉電阻24、行尋址二極管23到處于低電壓的行地址線30的電流拉到負電壓。這樣，就在除了行線42外的所有行線18上建立了負電壓，而行線42則被電源線36加電到正電壓。
類似地，由列電源線37向列下拉電阻28輸送負電壓。列地址線32輸出電壓以便選擇列線20、該列線由從列地址線32、經(jīng)由列尋址二極管37和下拉電阻28到達列電源線37的電流拉到正的電壓。這樣，就在除了列線44外的所有列線20上建立了正電壓，而列線44被電源線37加電到負電壓。
所選的存儲單元40處于行線42和列線44的交叉點。電壓的取向在所選存儲單元二極管中產(chǎn)生正向電流。在所述二極管處于導(dǎo)通狀態(tài)(1狀態(tài))的情況下，電流流從電源線36經(jīng)過行線42上的上拉電阻R3到二極管40，經(jīng)過所選存儲單元二極管40、經(jīng)過列線44上的下拉電阻R36到達列電源線37。如果所述二極管被燒毀因而不導(dǎo)電(0狀態(tài))，則電流流過所選行線42上的行上拉電阻R3到達讀出線34。通過從外部檢測究竟讀出線34上有沒有電流存在來確定被訪問的存儲單元二極管40究竟處于1還是0狀態(tài)。
在寫周期期間，如果被選存儲單元40的狀態(tài)從1改變到0，則行線和電源線36和37以及行和列地址線30和32的電壓將增加到某一點，在這一點上，被尋址的單元40所承受的電壓足以改變二極管的狀態(tài)。由于可以將許多層存儲單元14在多個基片上堆積，在這許多層的每一層中同樣的單元都被選中，所以可以將多個數(shù)位同時寫入。
為了完成數(shù)據(jù)寫入，行和列禁止線38和39的電壓分別被置于接近地電位，以屏蔽所選單元二極管使之不受電壓的作用，借此禁止寫入操作。在某些設(shè)計實施例中，可以在列電路中加入第二條讀出線。對于本簡單的陣列，讀出線的數(shù)目可以是禁止線的兩倍。在下面的附圖中，可以將禁止線與讀出線分離。
前面所講的存儲陣列的優(yōu)點之一是存儲陣列的結(jié)構(gòu)是全共面的，這就是說，導(dǎo)電元件的布局是令行導(dǎo)體層處于一個平面而列導(dǎo)體層位于另一個平面，所有導(dǎo)體都直接和存儲單元接觸不必令導(dǎo)體在同一個導(dǎo)體層上交叉。由于行線布置在上面的導(dǎo)體層而列線布置在下面的導(dǎo)體層，故沒有必要令同一個導(dǎo)體層上的導(dǎo)體交叉。實行電源分段處理的PIRM存儲結(jié)構(gòu)前面所講的存儲單元結(jié)構(gòu)存在兩個電源損耗問題。第一，在工作期間，所有上拉和下拉電阻24和28(圖1A)都“吃”電流，因而無謂地消耗電能。第二，所有不處在被選行和列的數(shù)據(jù)二極管16均受到行和列地址線30和32通過行和列解碼器二極管23和27所施加的強的反向電壓偏置。這種反向電壓偏置引起不希望有的漏電流流過數(shù)據(jù)二極管16。雖然單股漏電流很小，但上千萬個二極管的漏電流加起來，就會造成巨大的功率損耗，同時會干擾讀出線上的數(shù)據(jù)輸出，使輸出數(shù)據(jù)變得模糊不清。
圖2中提出了一種稱為“電源分段處理(power striping)”的改進來降低第一種功率損耗。行電源線36被3條行電源線50、52和54代替，它們各自通向行解碼器單元22的不同的段。行電源線50連接到行解碼器電阻R3和R4。行電源線52連接到行解碼器電阻R17和R18，而行電源線54連接到行解碼器電阻R37和R38。
類似地，列電源線37被3條列電力線60、62和64代替，它們各自通向列解碼器單元26的不同的段。列電源線60連接到列解碼器電阻R35和R36，列電源線62連接到列解碼器電阻R31和R32，而列電源線64則連接到行解碼器電阻R27和R28。
這樣的結(jié)構(gòu)使得能夠只向行電源線50和列電源線60供電、使得僅僅向所選存儲單元40所在的陣列14的段66的4個存儲二極管供電。這種方法顯著地減輕第一種功率損耗問題，這是因為僅僅通過對存儲矩陣中比較小的一段進行尋址所需的那部分行和列解碼器拉出電流。遺憾的是，這種結(jié)構(gòu)不能解決由于存儲單元反向偏置導(dǎo)致大量功率消耗的第二種功率消耗問題。2×2存儲矩陣的PIRM存儲結(jié)構(gòu)現(xiàn)在來看圖3，圖中示出存儲結(jié)構(gòu)70，其中重復(fù)圖1所示的存儲結(jié)構(gòu)，以便以2×2矩陣的形式在單一的基片71上提供4個存儲陣列72、74、76、78。借助幾何翻轉(zhuǎn)或旋轉(zhuǎn)來重復(fù)圖1所示的結(jié)構(gòu)、使得所有控制和讀出線位于存儲結(jié)構(gòu)70的不同角落、然后不斷線地伸展出去又不會交叉、以便通過存儲結(jié)構(gòu)70外部的輸入和輸出引腳對所有控制和讀出線進行訪問。每一個存儲陣列在電氣上獨立于其它存儲陣列。各陣列可以同時運作，各解碼器電阻同時“吃”電流，而存儲單元二極管同時提供反向漏電流。另一方面，可以不向沒有被選中單元的陣列供電、以減小電阻和存儲單元的功率消耗。
圖3所示的矩陣結(jié)構(gòu)保持了大部分布局的規(guī)則性，并且如上所述是共面的。但是，如果要繼續(xù)保持共面和在同一導(dǎo)體層沒有導(dǎo)體交叉的話，就不能將更多的存儲陣列加入到所述矩陣。2×2矩陣的所有四個角落都有電源線、地址線和控制線，因此，任何附加陣列需要其電源、地址和控制線交叉或者分段布局。這樣，就把共面布局限制為一個基片上4個陣列。存儲器陣列的共面矩陣-綜述前面的敘述已經(jīng)交代了本發(fā)明的來龍去脈。下面要給出的是本發(fā)明的幾個實施例。應(yīng)該理解的是，還可以給出本發(fā)明的其它實施例，但都不超出所附的權(quán)利要求書的范圍。
參考圖4A和4B，圖中示出根據(jù)本發(fā)明的3×3的存儲器陣列矩陣80。在這種結(jié)構(gòu)中，在單一的基片90上布置了9個存儲器陣列81-89。以新穎創(chuàng)新的方式來布置電源、控制和地址線，使共面矩陣布局成為可能。使用本發(fā)明的所述結(jié)構(gòu)，甚至可以在單一基片上布置包含更多存儲陣列的更加復(fù)雜的矩陣。因此本發(fā)明代表了共面存儲技術(shù)的實質(zhì)性突破，它使顯著地更加緊湊的共面的存儲器布局成為可能。
本新穎結(jié)構(gòu)的關(guān)鍵點在于實現(xiàn)連續(xù)的地址線，這些地址線將沿著矩陣的整個長和寬的方向貫穿多個陣列。這樣，行地址線91和92連接到并貫穿陣列87、84和81的行解碼器電路。同樣地，行地址線93和94連接到并貫穿陣列88、85和82的行解碼器電路。行地址線95和96連接到并貫穿陣列89、86和83的行解碼器電路。每一條行地址線連接到每個陣列的行解碼器電路的方式是相同的，如圖1-3所示。
類似地，列地址線97和98連接到并貫穿陣列87、88和89的列解碼器電路。列地址線99和100連接到并貫穿陣列84、85和86的列解碼器電路。列地址線101和102連接到并貫穿陣列81、82和83的列解碼器電路。每一條列地址線連接到每個陣列的列解碼器電路的方式是相同的，如圖1-3所示。
每一個陣列都有單獨的電源線、使得每個陣列都能根據(jù)所述陣列是否被選中來個別地決定電源的接通和斷開。這樣，行電源線104、105和106分別獨立地連接到行解碼器電阻81a，84a和87a。類似地，行電源線107、108和109分別獨立地連接到行解碼器電阻82a，85a和88a。行電源線110，111和112分別獨立地連接到行解碼器電阻83a，86a和89a。每一條行電源線被用圖3所示的同樣的方式連接到相應(yīng)的行解碼器電阻。
類似地，列電源線114、115和116分別獨立地連接到列解碼器電阻81b、82b和83b。類似地，列電源線117、118和119分別獨立地連接到列解碼器電阻84b、85b和86b。列電源線120、121和122分別獨立地連接到列解碼器電阻87b，88b和89b。
每一個陣列有單獨的讀出線，使每個陣列都能單獨地被讀出，這只取決于所述陣列是否被選中。這樣，讀出線124、125和126分別獨立地連接到陣列87、84和81。讀出線127、128和129分別獨立地連接到陣列88、85和82，讀出線130、131和132分別獨立地連接到陣列89、86和83。換個方式，讀出線也可以沿著每一列連接在一起而不會干擾所述陣列的操作。但是，如果只有一條讀出線，線電壓就不匹配，就會有漏電流產(chǎn)生。
單一的行禁止線連接到并貫穿給定列中所有陣列的行解碼器電路。因此，行禁止線134連接到并貫穿陣列87、84和81的行解碼器電路。行禁止線135連接到并貫穿陣列88、85和82的行解碼器電路。行禁止線136連接到并貫穿陣列89、86和83的行解碼器電路。
相反，分開的各列禁止線獨立地連接到每一個陣列的列解碼器電路。這樣，列禁止線138、139和140分別獨立地連接到陣列81、82和83的列解碼器電路。列禁止線141、142和143分別獨立地連接到陣列84、85和86的列解碼器電路。列禁止線144、145和146分別獨立地連接到陣列87、88和89的解碼器電路。這種配置簡單地表明分開的各禁止線可以連接到每條禁止線上具有不同電壓的行中的每一個陣列。這種結(jié)構(gòu)使得有可能將未被選中的陣列上的電壓更接近地匹配，從而可以減小以前每一行或每一列只有一條禁止線時的漏電流。
前面所述的3×3矩陣式存儲陣列的結(jié)構(gòu)和連接方法提供了同時從分開的基片上存儲器層的疊式存儲器中讀出某數(shù)據(jù)字的可能性。從每一基片所看到的選址電壓和電源電壓是相同的。使用這種結(jié)構(gòu)，在同一層中可以按需要設(shè)置任意多個陣列，只取決于具體設(shè)計的需要。電源線上使選址電壓與讀出和禁止線相匹配的電壓電平的選擇，在未被選中的陣列的行線和地址線上施加了相等的電壓，從而斷開未被選中的陣列。因此消除了在未選中陣列的數(shù)據(jù)二極管中不希望有的漏電流。存儲陣列的共面矩陣-讀周期現(xiàn)在來看圖5，圖中給出讀周期的線電壓，其中，被讀出的存儲單元150處于左下方的陣列87。在圖5，只畫出陣列87和挨著它的陣列84、85和88，以便更清楚地看清線電壓。陣列81是陣列87的列中未被選中的陣列，因此它具有與陣列84一樣的線電壓。陣列89是陣列87的行中未被選中的陣列，因此它具有與陣列88一樣的線電壓。
陣列85與陣列87既不同列，也不同行，因此被完全斷開，如陣列82、83和86(沒有表示出來)一樣。
陣列87中的各單元的供電電壓是行電源線1上為+1伏，列電源線1上為-1伏。利用行地址線92上的+1伏和列地址線98上的-1伏將被選中的單元150前向偏置。利用行地址線91上的-2伏和列地址線97上的+2伏將陣列87中的所有其它二極管單元反向偏置。
通過檢測連接到解碼器行線的讀出線124中有沒有電流存在來觀察單元150的狀態(tài)。由于所需的單元150的行電壓為正，所以讀出線1被置于0伏使電流能夠流動。其它讀出線2和3被置于-2伏以便與陣列87的同一列中其它陣列81和84的行電壓-2伏相匹配。通過電壓的匹配可以盡量減小未被選中的讀出線中的漏電流。
行禁止線134被置于+1伏以便使其停止工作，這是因為所述電壓較之陣列87的任何行電壓都高。類似地，在讀周期列禁止線1被置于-1伏以便使其停止工作。其它列禁止線2和3通向與陣列87同行的其它陣列88和89。它們被置于+2伏，與陣列88和89的列電壓相匹配，借此消除流過這兩條禁止線的漏電流。
加到行地址線91和92的行選址電壓被傳送到同一列中的其它陣列，即陣列81和84。類似地，加到列地址線97和98的列選址電壓被傳送到同一行中的其它陣列，即陣列88和89。為了斷開這些未被選中的陣列，就要調(diào)整電源線上的電壓。這樣，未被選中的陣列88和89中行電源線、行地址線和行禁止線全部被置于+2伏。類似地，未被選中的陣列81和84中列電源線、列地址線和列禁止線全部被置于-2伏。這樣，行電壓和列電壓相匹配，取決于向每個陣列提供的選址電壓。行和線電壓的這種匹配斷開了未被選中的陣列81、84、88和89中的存儲單元。
與陣列87不同行不同列的各單元中包含所選單元150，它們就是陣列82、83、85和86。只要將行和列的電源線的電壓置零，就能將它們斷開。利用這種方法，可以令所有未被選中陣列的數(shù)據(jù)二極管中所施加的電壓為零，從而消除漏電流。應(yīng)當(dāng)指出，這種結(jié)構(gòu)是只從兩邊供電的。正如上面所談到的，可以將其重復(fù)、鏡像和/或翻轉(zhuǎn)。這要根據(jù)外部連接和其它設(shè)計的需要。
圖5示出存儲單元150正被讀出的情況下圖4A和4B所示電路結(jié)構(gòu)的一部分的線電壓。先來看看陣列87，行電源線1的電壓是+1伏，而列電源線1的電壓是-1伏，因此，初始時，所有存儲單元被前向偏置。相關(guān)的行地址線91和92分別處在-2伏和+1伏。相關(guān)的列地址線97和98分別處在+2伏和-1伏。
陣列87的線電壓與圖1B的陣列10的線電壓是-樣的。在所示解碼器二極管布局下，所有行線，除了被訪問的存儲單元40的行線外，其線電壓都是-1伏。類似地，所有的列線，除了被訪問的單元150的列線外，每條列線的電壓都是+1伏。這種安排將所有除被訪問的單元150外的存儲單元反向偏置。
單元150的行和列的電壓分別是+0.5伏和-0.5伏。因此150是唯-其二極管具有正向偏置電壓的單元。電阻器R3和R36各自有0.5伏的電壓降、使得被訪問的存儲單元在單元150的行線上有+0.5伏、而在單元150的列線上有-0.5伏，因而被訪問單元150的兩端電壓是1伏(從+0.5伏到-0.5伏)，與二極管的電壓降相仿。
現(xiàn)在來看圖5的陣列84，行電源2被置于-2伏。陣列84的列電源線也是-2伏。這樣，在陣列84的存儲單元兩端的電位一致，這些單元處于斷開狀態(tài)，沒有被反向偏置。如圖所示，陣列84的行和列電壓統(tǒng)統(tǒng)都是-2伏。這里沒有顯示的陣列81的電壓布局與此相同。
類似地，陣列88的行電源線1的電壓為+2伏，而列電源線2被置于+2伏，因而陣列88的行線和列線統(tǒng)統(tǒng)被置于+2伏，故所有的單元都因沒有偏置而被斷開。這里沒有顯示的陣列89的電壓布局與此相同。共面存儲陣列矩陣-寫周期現(xiàn)在來看圖6，圖中給出寫周期的線電壓，其中，左下角的陣列87的存儲單元150被寫入。類似于圖5，圖6中僅僅示出陣列87、85和88，這樣線電壓可以看得更清楚。陣列81是在陣列87所在列中未被選中的陣列，所以它具有與陣列84一樣的線電壓。陣列89是在陣列87所在行中未被選中的陣列，所以它具有與陣列88一樣的線電壓。陣列85與陣列87既不同行也不同列，所以它被斷開，陣列82、83和86(沒有表示出來)也一樣。
在寫入操作時，所有的電壓均提升，以便在被訪問的單元150兩端提供較大的電壓應(yīng)力。向陣列87的單元供電的行電源線160的電壓是+2伏，而列電源線120的電壓是-2伏。被訪問的單元150被前向偏置，其行地址線92的電壓是+2伏，而列地址線98的電壓是-2伏。陣列87的所有其它二極管元件被反向偏置，其行地址線93的電壓是-3伏，而列地址線97的電壓為+3伏。陣列87的行禁止線134被置于+2伏。陣列87的列禁止線122被置于-2伏。通過檢測連接到解碼器行線的讀出線124上有沒有電流存在來觀察單元150的狀態(tài)。
為了斷開與陣列87同行同列的其它陣列，即陣列81、84、88和89，未被選中陣列的行電源線、行地址線和行禁止線統(tǒng)統(tǒng)被設(shè)定為+3伏。類似地，未被選中的陣列81和84列電源線、列地址線和列禁止線被設(shè)定為-3伏。與讀周期的情況-樣，要斷開與包含被選中的單元150的陣列87不同行不同列，即陣列82、83、85和86的單元，只要將行和列電源線電壓置零即可。共面存儲陣列矩陣-寫禁止周期再次參看圖6，如果需要禁止向存儲單元150寫入，就要將行禁止線134上的電壓從+2伏改變到-1伏，并且將列禁止線上的電壓從-2伏改變到+1伏。這將使行和列解碼器將被訪問的單元150作零偏置、因而避免施加電壓。這種禁止功能使得將數(shù)據(jù)寫入多層存儲器成為可能，所述多層存儲器中的每一層都有相同的尋址電壓和電源電壓，但具有唯一的禁止信號。
從前面的描述中可以看到，本發(fā)明可以提供優(yōu)于先有技術(shù)存儲陣列的若干優(yōu)點。本發(fā)明的結(jié)構(gòu)提供這樣的存儲器矩陣設(shè)計它使得能夠在共面設(shè)計中在單一的基片上設(shè)置更多的存儲陣列。可以在單一基片上設(shè)置幾乎任意數(shù)目的多重存儲器陣列，同時保持沒有交叉線的共面設(shè)計。本發(fā)明還包括共面的多重存儲器矩陣，矩陣中未被選中的陣列的行和列的電壓相等，從而使未被選中陣列中的二極管既不被反向偏置，又不被正向偏置。這種做法的結(jié)果是，使得由于未被選中的解碼器電阻中存在不必要的電流或由于未被選中數(shù)據(jù)單元中存在漏電流而造成的功率損耗減到最小。
顯然，行和列地址線的數(shù)目可以隨給定陣列中存儲單元的數(shù)目而變化。行和列電源線的數(shù)目也可以與各陣列矩陣的相應(yīng)的行或列中陣列的數(shù)目有關(guān)。前面已經(jīng)說過，可以為每一個陣列設(shè)置專用的讀出線和電源線，也可以讓這兩種線為同列或同行的多個陣列所共用。對于后一種情況，所有未被選中單元中的電壓可能不匹配，因而會發(fā)生反向偏置的情況，造成漏電流產(chǎn)生。此外，對于部分或全部陣列，可以包括電源分段處理的措施，以減小電流無謂地流過解碼器電阻。
本發(fā)明的原理可以經(jīng)過許多其它變化后應(yīng)用于這里所描述的電路、結(jié)構(gòu)、布局和工藝流程。這對于本專業(yè)的普通技術(shù)人員來說是顯而易見的事情，沒有超過本發(fā)明由所附的權(quán)利要求書所規(guī)定的范圍。
權(quán)利要求
1.一種電可尋址數(shù)據(jù)存儲裝置80，它包括在基片90上的多個數(shù)據(jù)存儲陣列81-89，每一個陣列87具有多個共面的數(shù)據(jù)存儲單元，用于對數(shù)據(jù)進行記錄、尋址和讀取，所述裝置80還包括多條行和列地址線91、92、97、98，每條行地址線91、92被所選的在所述基片90上的多個陣列81、84、87所共用；而每條列地址線97、98被所選的在所述基片90上的多個陣列87、88、89所共用。
2.如權(quán)利要求1所述的電可尋址數(shù)據(jù)存儲裝置80，其特征在于包括(a)多條行地址線91、92，每一條行地址線與所述基片上所選的多個陣列81、84、87的所述各行進行電氣通信，(b)多條列地址線97、98，每一條列地址線與所述基片上所選的多個陣列87、88、89的所述各列進行電氣通信，(c)多條電源線104-106、120-122，每一條電源線分別連接到所述多個陣列81、84、87-89之一，以及(d)控制器(未示出)，它連接到所述多條行地址線91、92，多條列地址線97、98和多條電源線104-106、120-122，以便選擇性地向所述多元陣列81-89中的陣列87供電、選擇性地對所選陣列87中的一行數(shù)據(jù)存儲單元進行尋址以及選擇性地對所選陣列87中的一列數(shù)據(jù)存儲單元進行尋址，從而從所述多元陣列81-89的所述選定陣列87中選定數(shù)據(jù)單元150。
3.如權(quán)利要求2所述的數(shù)據(jù)存儲裝置，其特征在于每一條行地址線91、92在電氣上與排成一列的各陣列中所有所述陣列81、84，87的所述各行進行通信，并且，每一條列地址線97、98在電氣上與排成一行的各陣列中所有所述陣列87、88、89的所述各列進行通信。
4.如權(quán)利要求2所述的數(shù)據(jù)存儲裝置，其特征在于每一列陣列81、84、87包括與陣列81、84、87的所述行線和所述行地址線91、92接觸的行解碼器81a，84a，87a，并且，每一行陣列87、88、89包括與陣列87、88、89的所述列線和所述列地址線97、98接觸的列解碼器87b，88b，89b。
5.如權(quán)利要求2所述的數(shù)據(jù)存儲裝置，其特征在于所述控制器設(shè)置成為所選陣列87以外的其它所有陣列81-86、88、89中的所述行電源線104-106和所述列電源線120-122選值、以便與所述未被選中的陣列81-86，88，89的所述各行和各列的電壓相一致，從而斷開所述未被選中陣列中的所有數(shù)據(jù)存儲單元而不會將所述數(shù)據(jù)存儲單元反向偏置。
6.一種用于對電可尋址數(shù)據(jù)存儲裝置80中的數(shù)據(jù)進行記錄、尋址和讀取的方法，所述數(shù)據(jù)存儲裝置80包括多個數(shù)據(jù)存儲陣列81-89、每一個陣列87具有多個共面數(shù)據(jù)存儲單元，所述方法包括這樣連接多條行和列地址線91、92、97、98、使得每一條行地址線91、92被基片上多個陣列81、84、87所共用，并且每一條列地址線97、98被所述基片90上多個陣列87、88、89所共用。
7.如權(quán)利要求6所述的用于對電可尋址數(shù)據(jù)存儲裝置中的數(shù)據(jù)進行記錄、尋址和讀取的方法，其特征在于包括(a)連接與所述多個陣列范圍內(nèi)確定的多個陣列81、84、87進行電氣通信的多條行地址線91、92，每條行地址線91、92與所述確定的多個陣列81、84、87的選定的行進行電氣上的通信、以便選擇性地對所述確定的多元陣列的所選陣列87中的一行數(shù)據(jù)存儲單元進行尋址。(b)連接與所述多個陣列范圍內(nèi)的確定的多個陣列87、88、89進行電氣通信的多條列地址線97、98，每條列地址線97、98與所述確定的多元陣列87、88、89的選定的列進行電氣通信、以便選擇性地對所述確定的多元陣列的所選陣列87中的一列數(shù)據(jù)存儲單元進行尋址。(c)將多條電源線104-106，120-122連接到所述多個陣列81、84、87-89，每一條電源線分別連接到所述多個陣列之一、以便選擇性地向所選陣列的所述數(shù)據(jù)存儲單元供電，以及(d)通過連接到所述多條電源線104-106、120-122，多條行地址線91、92和多條列地址線97、98d的控制器(未示出)，對所述陣列87中的數(shù)據(jù)存儲單元150進行尋址。
8.如權(quán)利要求7所述的方法，其特征在于所述多個數(shù)據(jù)存儲陣列81-89排列成行和列的矩陣，并且所述方法還包括把每一條行地址線91、92設(shè)置成與所述矩陣的一列陣列中每一個陣列81、84、87的所述各行進行電通信，并且把每一條列地址線97、98設(shè)置成與所述矩陣的一行陣列中每一個陣列87、88、89的所述各列進行電通信。
9.如權(quán)利要求7所述的方法，其特征在于還包括通過向所選陣列87的所述行和列電源線提供一定值的功率而向所選陣列87供電，以便啟動所選陣列87的所選數(shù)據(jù)存儲單元150。
10.如權(quán)利要求9所述的方法，其特征在于還包括向每一個未選的陣列81-86、88、89的所述各行和各列供電、使得所述行電壓和所述列電壓相一致，從而斷開所述未選陣列81-86、88、89中所有存儲單元、以便禁止所述未選陣列中所有數(shù)據(jù)存儲單元，而不會將所述存儲單元反向偏置。
全文摘要
電可尋址數(shù)據(jù)存儲裝置80具有在單一基片90上的數(shù)據(jù)存儲陣列81－89的行和列的矩陣。每個陣列14是由行線18和列線20連接的共面數(shù)據(jù)存儲二極管單元16的矩陣，用于記錄、尋址和讀出數(shù)據(jù)。多個陣列81－89的地址線91、92、97、98和電源線104－106、120－122分別連接到陣列81、84、87和87、88、89、使得只有所選數(shù)據(jù)存儲單元150所在的陣列87中的數(shù)據(jù)存儲二極管單元能夠工作，從而消除所有其它數(shù)據(jù)存儲裝置陣列中不必要的功率損耗。控制器(未示出)使行地址線91、92和列地址線97、98能夠選擇性地對所選陣列87的數(shù)據(jù)存儲二極管單元150尋址。
文檔編號G11C17/06GK1458652SQ0312439
公開日2003年11月26日 申請日期2003年5月6日 優(yōu)先權(quán)日2002年5月13日
發(fā)明者小J·R·伊頓, M·C·菲希爾 申請人:惠普公司