專利名稱：Pcram重寫防止的制作方法
技術領域：
本發(fā)明涉及集成存儲電路。尤其涉及一種用于讀出可編程導體隨機存取存儲器(PCRAM)單元的方法。
背景技術：
動態(tài)隨機存儲器(DRAM)集成電路陣列已經(jīng)存在三十多年并且隨著半導體制造技術與電路設計技術的進展而使存儲容量顯著增加。這兩種技術的巨大進展還實現(xiàn)了高水平的集成，使得存儲器陣列尺寸和成本的顯著降低以及生產(chǎn)量的增加。


圖1是一個DRAM存儲單元100的示意圖，包括接入晶體管101和電容器102。耦合到Vcc/2電位源和晶體管101的電容器102以電荷的形式儲存數(shù)據(jù)的一個比特。通常，一個極性的電荷(例如對應于跨在+Vcc/2的電容器102上電位差的電荷)被存儲在電容器102中以便表示一個二進制″1″，而一個相反極性的電荷(例如對應于跨在-Vcc/2的電容器102上電位差的電荷)則表示一個二進制″0″，晶體管101的柵極耦合到字線103，從而使得該字線103控制該電容102是否經(jīng)過該晶體管101導通耦合到位線104。每一字線103的缺省狀態(tài)是地電位，該地電位使得晶體管101被斷開，因此與電容器102電絕緣。
與DRAM單元100有關的缺陷之一是在該電容器102上的電荷可能隨著時間而自然減少，即使該電容器102保持電絕緣。因此，DRAM單元100需要周期地刷新。另外如下面所述，在存儲單元100已經(jīng)接入之后，例如作為讀取操作的一部分，也需要刷新。
圖2示出包括多個存儲器陣列150a、150b的存儲裝置200。(在附圖中通常以相同數(shù)字表示同樣類型的元件。例如，圖2中的傳感放大器300a和300b與圖3的傳感放大器300具有完全相同的電路。小寫的字母后綴通常用于區(qū)別相同類型的不同單元。但是，大寫前綴，例如″N″和″P″可以表示與負或正類型變化相關的不同電路。)存儲器陣列150a、150b的每一個都包括多個存儲單元100a-100d、100e-100h通過鋪放多個存儲單元100排列在一起，使得存儲單元100沿著任意給定的位線104a、104a’、104b、104b’不共享一個共用的字線103a-103d。相反，存儲單元100沿著任意字線103不共享一個共同的104a、104a’、104b、104b’。每一個存儲器陣列都具有其自己的位線組。例如，存儲器陣列150a包括位線104a、104b，而存儲器陣列150b包括位線104a’、104b’。存儲器陣列150a、150b的每一個相鄰對的位線被耦合到一個共用傳感放大器300a、300b。例如，位線104a、104a’耦合到傳感放大器300a，而位線104b 104b’耦合到傳感放大器300b。如下面解釋的那樣，傳感放大器300a、300b被用于在存儲單元100a-100h被讀出時導通該傳感/刷新部分。
讀出一個DRAM存儲單元包括接入和傳感/更新操作。
存取操作的目的是把存儲在電容器102上的電荷傳送到與存儲單元100相關的位線104。通過把位線104a、104b的每一個耦合至一個電位源(沒示出)存取操作開始把位線104a、104a’、104b、104b’的每一個預充電到一個預定的電位(例如Vcc/2)。位線104a、104b的每一個都被隨后電斷開。由于位線104a、104a’、104b、104b’的固有電容的作用，位線104a、104a’、104b、104b’將浮在該預定的電位。隨后，通過把與正被讀出的存儲單元(例如100a)相關的字線(例如103a)的電位提高到使得晶體管101a、101e把該字線103a耦合到柵極的一個電平來啟動該字線103a。應該指出，由于在位線104和字線103之間的固有寄生電容的原因，字線103的起動將使得在每一相關的位線104的電位稍有增加。但在通常的DRAM系統(tǒng)中，與在由于電荷共享引起的位線上的電位改變的幅值比較，這種電位變化的幅度是微不足道。因此，僅相對于DRAM系統(tǒng)來說，將省略該寄生電容效果的進一步的討論。
字線103a的起動使得耦合到該字線103a的每一個存儲單元100a、100e的每一電容器102a、102e與其相關的位線104a、104b共享其電荷。在另一陣列150b中的位線104a’、104b’保持在預充電的電位。這種電荷共享使得位線104a、104b的電位按照存儲在電容器102a、102e中的電荷增減。由于僅一個存儲器陣列的位線104a、104b改變了其電位，所以在每一傳感放大器300a、300b在與該啟動字線103a相關的位線104a、104b和與同一個傳感放大器300a、300b相關的另一位線104a，、104b’之間生成一個差分電位。因此，該存取操作使得與正被讀出的單元100a相關的位線104a、104b具有的電位大于或小于該預充電的電壓。但是，在電位中的這種變化是小的，并且在其能被使用之前需要放大。
該傳感/刷新操作用于兩個目的。首先，該傳感/刷新操作在電位中的小變化放大到耦合到被訪問的該單元的位線電位。如果該位線具有比該預充電的電位低一個電位，則該位線在傳感過程中將被驅動到地電位。另外，如果該位線具有比該預充電的電位高的電位，則在傳感過程中該位線將被驅動到Vcc。該傳感/刷新操作的第二個目的是把在被存取單元的電容器的中的電荷狀態(tài)恢復到在該存取操作之前所具有的狀態(tài)。由于該存取操作通過與該位線共享該電容器，所以沖淡了儲存在該電容器上的電荷。
圖3是傳感放大器300的一個詳細示意圖，包括一個N-傳感放大器310N和一個P-傳感放大器部分310P。該N-傳感放大器310N和P-傳感放大器310P分別包括節(jié)點NLAT*和ACT。這些節(jié)點耦合到可控制的電位源(沒示出)。節(jié)點NLAT*被最初偏置到位線104的預充電電位(例如Vcc/2)，而節(jié)點ACT被最初偏置到地電位。在此初始狀態(tài)中，N和P-傳感放大器310N、310P的晶體管301-304被截止。該傳感/刷新操作是一種兩段操作，其中該N-傳感放大器310N被在該P-傳感放大器310P之前觸發(fā)。
通過把節(jié)點NLAT*的電位從預充電電位(例如Vcc/2)帶向地電位而觸發(fā)N-傳感放大器310N。隨著節(jié)點NLAT*和位線104a、104a’、104b、104b’之間的電位差接近NMOS晶體管301、302的閾值電位，柵極耦合到高電壓位線的晶體管開始導通。這將使得低電壓的位線朝向NLAT*節(jié)點的電壓放電。因此，當節(jié)點NLAT*達到地電位時，低電壓的位線也將達到地電位。由于其柵極耦合到正在向地放電的低電壓的數(shù)位驅動線，所以另一NMOS晶體管決不導通。
通過把節(jié)點ACT的電位從地電位帶到Vcc，觸發(fā)該P-傳感放大器310P(在該N-傳感放大器310N已經(jīng)觸發(fā)之后)。隨著低電壓的位線的電位接近地電位(由該N-傳感放大器310N的在先觸發(fā)引起)，其柵極耦合到該低電位的位線的PMOS晶體管將開始導通。這將使得該最初高電位的位線被充電到Vcc的電位。在該N和P-傳感放大器310N、310P都已經(jīng)觸發(fā)之后，該高電壓位線將其電位升高到Vcc，同時該低電位的位線將其電位減小到地電位。因此，觸發(fā)傳感放大器310N、310P的過程把由該存取操作產(chǎn)生的電位差放大到適于使用在數(shù)字電路的一個電平。具體地說，如果該存儲單元100a存儲一個對應于一個二進制0的一個充電電荷，則與正被讀出的存儲單元100a相關的位線104a被從Vcc/2的預充電電位驅動到地電位；或如果該存儲單元100a存儲一個對應于一個二進制1的一個充電電荷，則與正被讀出的存儲單元100a相關的位線104a被從Vcc/2的預充電電位驅動到Vcc電位，從而使得耦合到位線104a、104a’的比較器(或差動放大器)350a根據(jù)在信號線351上的單元100a中存儲的數(shù)據(jù)而輸出一個二進制0或1。另外，最初存儲在存取單元的電容器102a上的電荷被恢復到其預先存取狀態(tài)。
繼續(xù)努力識別使用在存儲單元中的存儲元件的其它形式。最近的研究已經(jīng)集中在能夠被編程來展現(xiàn)更高或更低穩(wěn)定的歐姆狀態(tài)的阻性材料。這樣的材料的一種可編程的電阻元件將能夠被程序(設置)到一個高阻性狀態(tài)，存儲例如一個二進制″1″數(shù)據(jù)比特，或編程到一個低阻性狀態(tài)，存儲一個二進制″0″數(shù)據(jù)比特。能夠通過檢測由一個接入裝置切換的經(jīng)過該阻性存儲元件的一個讀出電流的幅值來提取該存儲的數(shù)據(jù)位，從而指示其先前已經(jīng)被編程到的該穩(wěn)定的電阻狀態(tài)。
最近利用固態(tài)電解質(zhì)，例如金屬摻雜硫族化物制造的硫族化物玻璃已經(jīng)被研究作為使用在存儲裝置，例如DRAM存儲裝置中的數(shù)據(jù)存儲器的存儲單元。美國專利5761115、5896312、5914893和6084796都描述了這種技術，并且在此引作參考。該存儲單元被稱之為可編程的導體單元(另外也稱之為可編程的金屬化單元)。這樣的一個單元的特性是，通常包括固體金屬電解物，例如金屬摻雜硫族化物，和在該快離子導體的表面上的空間分離的陰極和陽極。該陰極和陽極的兩端的電壓的施加使其生長一個金屬樹枝狀結晶，其改變該單元的電阻與電容，能因此被用于存儲數(shù)據(jù)。
一種特定折衷的可編程雙穩(wěn)態(tài)的阻性材料是包括Ge:Se:Ag的一個合金體系。包括一個硫族化物材料的一個存儲元件具有一個自然穩(wěn)態(tài)高阻性狀態(tài)，但是能夠利用來自適當極性的電壓的一個電流脈沖經(jīng)過該單元而被編程到一個低電阻狀態(tài)。這使得一個可編程的導體，也稱之為一個樹枝狀晶體在陽極和陰極之間生長而降低該單元的電阻。利用適當?shù)碾娏髅}沖和電壓極性簡單地改寫一個硫族化物存儲元件(寫入該單元的反相將到一個低電阻狀態(tài))，來重新編程該硫族化物存儲元件，并且因此不需要被擦除。而且，硫族化物材料的存儲元件是近乎非易失的，為了保持其編程后的低電阻狀態(tài)，其僅需要很少(例如每周一次)被連接到電源或被刷新。這樣的存儲單元不同于DRAM單元，將不需要刷新就能夠被存取。
雖然例如與DRAM單元相關的那些傳統(tǒng)的傳感放大器電路能夠讀出可編程的導體隨機存取存儲器(PCRAM)單元，但是在一個PCRAM背景下不需要與這些傳感放大器有關的自然刷新操作。實際上不希望PCRAM單元頻繁重寫，因為頻繁重寫將使得PCRAM單元變得對重寫產(chǎn)生抵抗。因此，需要并且渴望一種電路和方法來讀出PCRAM單元而不刷新它們。
發(fā)明概要本發(fā)明涉及一種方法和設備，用于讀出一個PCRAM存儲單元而不刷新該存儲單元。在該PCRAM單元的可編程的導體已經(jīng)耦合到其位線以后的一個預定的時間，該可編程導體被從該位線電分離。該預定的時間被選擇在該N和P-傳感放大器已經(jīng)啟動之前的一個時間點。以此方式，該N和P-傳感放大器能夠改變在該位線上的電位而不引起該改變的電位重寫該PCRAM單元。在使用具有耦合到字線的柵極的接入晶體管的PCRAM陣列中，可以通過在該字線已經(jīng)啟動之后的預定的時間禁動該字線而實踐本發(fā)明。在不包括接入晶體管的PCRAM陣列中，可以在該PCRAM單元和該傳感放大器之間的每一個位線上添加隔離晶體管，把該PCRAM單元從其相關的位線分離。
附圖描述從下面參考附圖給出的本發(fā)明示例實施例的詳細描述中將顯見本發(fā)明的上述和其它優(yōu)點與特征，其中圖1是一個傳統(tǒng)的DRAM單元的示意圖；圖2是一個傳統(tǒng)的DRAM陣列的示意圖；圖3是一個傳統(tǒng)的傳感放大器的示意圖；圖4是一個PCRAM單元的示意圖；圖5是一個PCRAM陣列的示意圖；圖6A和6B是時序圖，說明當一個PCRAM單元被分別以高阻和低阻狀態(tài)讀出時在該字與位線上的電壓。
圖7是說明本發(fā)明方法的一個流程圖；圖8是基于一個處理器的系統(tǒng)框圖，包括根據(jù)本發(fā)明原理的一個PCRAM；圖9是根據(jù)本發(fā)明第二最佳實施例的一個PCRAM陣列的示意圖；和圖10是供圖9的PCRAM陣列利用的一個PCRAM單元的可選實施例的示意圖。
本發(fā)明最佳實施例的詳細描述現(xiàn)在參見附圖，其中相同的標號表示相同的部件，圖4示出一個PCRAM單元400，而圖5示出由多個PCRAM單元400a-400h組成的一個存儲裝置500。如圖4中示出，PCRAM單元400包括一個接入晶體管401、一個可編程的導體存儲元件402和一個單元板極403。該接入晶體管401的柵極耦合到字線405而一端子耦合到一個位線406。這種單元的一個陣列小部分在圖5中示出，包括位線406a、406a’、406b、406b’，和字線405a、405b、405c和405d。如圖5所示，位線406a、406b耦合到各自的預充電電路501a、105b，可切換地把一個預充電電位加到位線406a、406a’、406b、406b’。該接入晶體管401的另一端耦合到可編程導體存儲元件402的一個末端，同時該可編程導體存儲元件402的另一末端耦合到一個單元板極403。該單元板極403可以橫跨復蓋與耦合到幾個其它PCRAM單元。該單元板極403還耦合到一個電位源。示例的實施例中，該電位源是1.25V(Vdd/2)。
接入晶體管401以及其它接入晶體管被描述為N型CMOS晶體管，但是應該理解，可以使用P型CMOS晶體管，只要相應地更改其它部件和電壓的對應極性即可。該可編程的導體存儲元件402最好由硫族化物制成，但是應該理解，任何其它對普通本專業(yè)技術人員已知的雙穩(wěn)定阻性材料也可被使用。在該示例的實施例中，當該可編程的導體存儲元件402具有大約10K歐姆的一個電阻時存儲一個二進制0，而當其具有大于10M歐姆的一個電阻時存儲一個二進制1。通過一個+0.25V的電壓理想地編程該可編程的導體以存儲一個低電阻，例如二進制0，而能夠通過-0.25V的一個編程電壓恢復到一個高阻值，例如二進制1。該可編程導體能夠通過具有小于0.25V的一個幅值的讀出電壓而被非破壞地讀出。在示例的實施例中，該讀出電壓是0.2V。但是顯見的是，可以在不背離本發(fā)明精神和范圍的條件下針對PCRAM單元選擇可選的參數(shù)。
圖5示出包括多個存儲器陣列550a、550b的存儲裝置500。每一存儲器陣列550a、550b都包括由鋪放多個存儲單元400在一起的多個存儲單元400a-400d、400e-400h，使得沿著任意給定位線406a、406a’、406b、406b’的存儲單元400不共用一個共同字線405a-405d。相反地，該存儲單元400沿著任意字線405a-405d不共享一個共用位線406a、406a’、406b、406b’。每一字線可經(jīng)由一個晶體管510a-510d切換到一個字線驅動器512a-512d。另外，每一個字線還可以經(jīng)由晶體管520a-520d可切換地耦合到地。晶體管510a-510d、520a-520d的柵極耦合到信號線511a-511d，用于有選擇地把字線405a-405d耦合到該字線驅動器512a-512b/地，以及從該字線驅動器512a-512b/地相分離。每一個存儲器陣列550a、550b都具有其自己的位線設置。例如，存儲器陣列550a包括位線406a、406b，而存儲器陣列550b包括位線406a’、406b’。存儲器陣列550a、550b的每一個相鄰對的位線被耦合到一個共用傳感放大器600a、600b。例如，位線406a、406a’被耦合到傳感放大器600a，而位線406b、406b’被耦合到傳感放大器600b。為了簡化起見，圖5示出僅具有兩個陣列550a、550b和八個單元400a-400h的一個存儲裝置。但是，應該理解，實際存儲裝置將有很多的單元與陣列。例如，一個真實的存儲裝置可以包括幾百萬個單元400。
存儲裝置500還包括多個預充電電路501a-501b。一個預充電電路(例如501a)用于每一對耦合到傳感放大器(例如406a、406a)的位線。每一預充電電路(例如501a)包括兩個晶體管(例如501a、501b)。每一個晶體管的一端耦合到一個電位源。示例的實施例中，該電位源是2.5V(Vdd)。每一個晶體管的另一端(例如502a、502b)耦合到其對應位線(例如分別耦合到406a、406a’)。每一個晶體管(例如502a、502b)的柵極耦合到一個預充電控制信號。如示出的那樣，晶體管(例如502a、502b)是P-MOS型晶體管。因此，當該預充電信號是低值時，晶體管(例如502a、502b)導通，由此預充電該位線(例如406a、406a’)。當預充電信號是高值時，晶體管(例如502a、502b)斷開。由于該位線(例如406a、406a’)的固有電容，位線將保持在近似2.5V的預充電電壓電平一個預定的時間期。
在該PCRAM裝置500中，讀出一個PCRAM單元，例如單元400a，包括接入和傳感操作。
接入操作的目的是產(chǎn)生在耦合到該被讀出的存儲單元400a的同一個傳感放大器(例如300a)的位線(例如406a、406a’)之間的一個小電位差。此小電位差能夠被隨后由一個傳感放大器300放大到隨后驅動耦合到該位線的一個比較器所需求的閾值，以便輸出端對應于該存儲單元400a內(nèi)容的一個值?，F(xiàn)在參見圖7，接入操作從經(jīng)過預充電電路501a-501b的存儲裝置500的位線406a、406a’、406b、406b’的預充電開始(步驟S1)?？梢酝ㄟ^暫態(tài)造成該預充電信號低值預充電該位線，使得晶體管502a-502d把該預充電電壓(Vdd)導通到位線406a、406a’、406b、406b’。一旦該預充電信號返回到一個高值狀態(tài)，晶體管502a-502d停止導通，但由于該位線固有的電容，位線406a、406a’、406b、406b’將保持在該預充電電位一個預定的時期。
在示例的實施例中，位線406a、406a’、406b、406b’被預充電到2.5V，單元板極403a、403b被約束到1.25V。位線和單元板極之間的該1.25V的電位差將使得該位線經(jīng)過該接入晶體管401(當其是在一個導通狀態(tài)時)和該可編程導體存儲元件402對該單元板極放電。該放電速率取決于該可編程導體存儲元件402的阻性狀態(tài)。即一個低阻性狀態(tài)將使得該位線的放電比一個高阻性狀態(tài)要快。隨著位線放電，其電壓將從該預充電電壓向這單元板極電壓下降。
在存儲裝置500中，字線405a-405d通常是地電位。接入晶體管401a-401e是常態(tài)斷開。現(xiàn)在參見圖6A和6B，在時間T1，通過把與將要讀出的單元400a相關的字線405a的電位從地帶到預定的電平而啟動該字線405a(步驟S2)。設計該預定的電平以產(chǎn)生在該可編程的觸點402a的一個讀出電壓，如先前解釋的那樣，該讀出電壓具有小于寫入電壓的幅值。在該示例的實施例中，字線401a被移到2.25V。由于晶體管401a的門限電壓是0.8V，所以在晶體管401a和可編程的觸點402a之間的接口的電位是1.45V。由于在可編程的觸點402a和該單元板極403a之間的接口電壓被保持在1.25V，所以這將產(chǎn)生0.2V的一個讀出電壓。
由于在字線401a和其相關的位線406a之間的固有寄生電容，與位線406a相關的電位將隨著字線401a的啟動而增加。在該示例的實施例中，位線406a中的電位增加了0.1V而到2.6V。應該指出，耦合到互補位線406a’、406b’的字線405c、405d被保持在地電位。因此位線406a’、406b’被保持在預充電電位，在該示例的實施例中是2.5V。
位線406a的該增加的電位與該可編程的觸點402a的兩個雙穩(wěn)態(tài)阻性狀態(tài)組合使用，使得耦合到傳感放大器(例如300a)的一個位線(例如406a)具有比耦合到同一個傳感放大器300a的另一位線(例如406a’)更大或更小的電壓。實質(zhì)上，在字線和相關位線之間的這種寄生電容被用于實現(xiàn)一個初始狀態(tài)，其中與正被讀出的單元400a相關的位線(例如406a)是在比耦合到同一個傳感放大器300a的另一位線406a’更高的電位。該存儲器的設計和操作使得如果該可編程的觸點402a具有一個高阻性狀態(tài)，則位線406a緩慢放電，由此引起其保持它的相對高電位。但是，如果該可編程觸點402a具有一個低值阻性狀態(tài)，則位線406a以一個較快速率放電，使得位線406轉變到比位線406a’低的電位狀態(tài)?？梢酝ㄟ^比較圖6A(說明在高阻性狀態(tài)的一個可編程觸點的效果)和圖6B(說明在低阻性狀態(tài)的一個可編程觸點的效果)而看到這兩個效果。
在T1的一個預定的時間t之后的T2(步驟S3)，通過把與單元400a相關的字線405a的電位返回到地電位而禁動該字線405a的讀出(步驟S4)。可以通過例如把端子511a接地來實現(xiàn)字線的禁動，這將使得晶體管510a把字線驅動器512a串聯(lián)耦合到字線405a，以便停止其導通。這將切斷接入晶體管401a、401、從而防止該位線通過可編程的觸點402a、402e的進一步放電。這也防止了在該隨后讀出操作過程中生成的放大的電位差刷新(寫)該可編程的觸點402a、402e。在很少的情況中，可能希望刷新該可編程觸點402a、402e的內(nèi)容，該字線能夠被長時間地保持高電平。通過圖6A和6B中的虛線軌跡示出這種操作模式。在該示例的實施例中，該預定的時間t近似為15納秒(即T2＝T1+15ns)應該指出，在不背離本發(fā)明精神的條件下，t和T2的值可以改變。具體地說，本發(fā)明的目標將通過在該位線電壓由傳感放大器310N、310P放大到導致跨越該可編程觸點的電位差達到寫該可編程觸點所需閾值之前的任何時候把該可編程觸點從該位線電分離而實現(xiàn)的。所以，雖然圖6A和6B示出T2出現(xiàn)在傳感放大器310N、310P的任何一個的啟動之前，但是根據(jù)存儲裝置500的電特性，T2可以出現(xiàn)在例如該N-傳感放大器310N和P-傳感放大器310P的啟動之間。無論如何，預定的時間t必須足夠的長，以便使得該可編程導體402a的邏輯狀態(tài)被反映在該位線406a上；即，該位線406a電壓將通過該可編程導體402a的放電從該預充電電壓充分地改變，使得該可編程導體402a的兩個阻性狀態(tài)能夠由該傳感放大器300a區(qū)別和放大。
在時間周期T3，啟動N-傳感放大器310N(步驟S5的開始)。如前面參考DRAM系統(tǒng)指出的那樣，啟動該N-傳感放大器使得具有較低電位的位線(例如406a’)被以該NLAT信號拉向地。在該示例的實施例中，T3近似為T1之后的30納秒。但應該指出，在不背離本發(fā)明精神的條件下，T3的值可以改變。
在時間周期T4，啟動傳感放大器310P。如前面參考DRAM系統(tǒng)指出的那樣，啟動該P-傳感放大器使得具有較高電位的位線(例如406a)被拉向Vcc。在示例的實施例中，T4近似為T1之后的35納秒(步驟S5的結束)。但應該指出，在不背離本發(fā)明精神的條件下，T4的值可以改變。
在時間T5，與正被讀出的單元400a相關的傳感放大器300a將使其位線之一(例如406a)在Vcc電位而另一位線(例如406a’)在地電位。由于耦合到傳感放大器300a的一個位線現(xiàn)在是地電位而另一位線是Vcc電位，所以比較器(或差動放大器)350可用于輸出對應于在信號線351a上的單元400a的內(nèi)容的一個值。
圖9示出根據(jù)本發(fā)明其它實施例的存儲裝置900。這一可選實施例設計供不包括接入晶體管401的PCRAM單元使用。例如，圖10示出一個PCRAM單元400’的實例，其使用了一對二極管1001a、1001b替代一個接入晶體管。如示出的那樣，該PCRAM單元400’特征在于耦合到一個位線104的可編程導體存儲元件402。該可編程導體存儲元件402還經(jīng)由二極管電路1002耦合到字線。二極管電路由如圖所示的并列放置的兩個二極管1001a、1001b組成。
存儲裝置900很類似于第一實施例的存儲裝置500。但是，存儲裝置900包括新的隔離晶體管901a-901d，把傳感放大器300a、300d串聯(lián)連接到位線406a、406a’、406b、406b’。本發(fā)明存儲裝置900中的操作方式很類似于存儲裝置500，但是不是在檢測之前禁動字線405a來把存儲單元400a從位線406a上的放大電壓電分離，而是把通常導通的隔離晶體管901a斷開，從而分路該位線406a。然后傳感該晶體管901a和該傳感放大器301a之間的位線部分，同時把晶體管901a和預充電電路501a之間的位線部分與傳感放大器隔離。
圖8是基于一個處理器的系統(tǒng)800，例如一個計算機系統(tǒng)的框圖，包括與另一圖結合描述的一個PCRAM半導體存儲器802。存儲器802可以構成作為安裝在一個存儲器模塊，例如象SIMM、DIMM的加載存儲器模塊或者其它加載存儲器模塊上的一個或者多個存儲器芯片或存儲器集成電路。該基于處理器的系統(tǒng)800包括處理器801、存儲器802、大容量存儲器803、和I/O裝置804，每一都耦合到總線805。雖然示出的是單個處理器801，但是應該理解該處理器801可以是任意類型的處理器，并且可以包括多重處理器和/或幾個處理器以及協(xié)處理器。圖9示出的存儲器802具有多個PCRAM碼段500。但是，存儲器802可以只包括單一PCRAM裝置500，或比示出的情況更大的多個PCRAM裝置500，和/或可以包括另外的存儲器形式，例如非易失存儲器或高速緩存存儲器。雖然示出的是一個大容量存儲器803，但該基于處理器的系統(tǒng)800可以包括多個大容量存儲裝置，可能的不同類型不局限地包括例如軟盤、CDROM、CD-R、CD-RW、DVD、硬盤和盤陣列。I/O裝置804可同樣地包括多個不同類型的I/O裝置，不局限地包括鍵盤、鼠標、圖形卡、監(jiān)視器、和網(wǎng)絡接口?？偩€805雖然以單一總線示出，但是可以包括多個總線和/或橋接器，它們可以彼此耦合或通過其它部件橋接。裝置801-804的某些可能僅耦合到總線805，而其它可以耦合到多個總線805。
本發(fā)明提供了一種PCRAM單元400以及使用傳感放大器讀出該單元400的內(nèi)容但不重寫該單元內(nèi)容的方法。通過在該可編程的導體402已經(jīng)電耦合到該位線406之后的一預定時間量而把該單元400的可編程導體402與位線406隔離來實現(xiàn)防止重寫。該預定的時間量對應于N和P-傳感放大器310N、310P的啟動時間之前的一個時間。在示例的實施例中，該PCRAM單元400一個接入晶體管401，用于該單元到位線的電耦合和去耦合。該接入晶體管401具有耦合到一個字線的一個柵極。所以，在示例的實施例中，該字線在其已經(jīng)啟動之后被禁動預定的時間量，從而保證該N和P-傳感放大器310N、310P的啟動不重寫該單元400。在另一個實施例中，該PCRAM單元400不包括接入晶體管。例如該PCRAM單元改為使用二極管。在任何不用接入晶體管的實施例中，隔離晶體管可被插入在該可編程序的觸點存儲單元和與該可編程的觸點存儲單元相關的位線之間。該通常導通的隔離晶體管可在該字線已經(jīng)啟動之后的與最佳實施例相同的預定的時間被斷開，從而實現(xiàn)把該可編程的觸點存儲單元與在讀出過程中產(chǎn)生的升高的電壓隔離的同樣結果。
雖然已經(jīng)結合最佳實施例詳細描述了本發(fā)明，但是應該理解，本發(fā)明并不局限于上述公開的實施例。相反，本發(fā)明能夠結合至今沒有所述但是與本發(fā)明的精神和范圍相稱的數(shù)目變化、更改、替代或等效設計上改進。因此，本發(fā)明將不由上述說明或附圖所限制，而是僅由所附的權利要求書的范圍所限定。
權利要求
1.一種存儲器件，包括用于從一個可編程的導體隨機存取存儲器單元讀出數(shù)據(jù)的一個裝置，所說的裝置包括一個接入電路，用于在一個讀取操作過程中把所說的存儲單元耦合在一個編址和啟動的字線和一個編址和啟動位線之間；耦合到所說的編址和啟動的位線的一個傳感放大器，用于傳感所說的存儲單元的邏輯狀態(tài)；以及防止電路，用于防止所說的存儲單元響應所說的讀取操作而被刷新。
2.權利要求1的存儲器件，其中所說的接入電路是一個晶體管電路，并且所說的防止電路使得所說的啟動的字線在所說的存儲單元的一個邏輯狀態(tài)被傳送到所說的啟動的位線之后并在所說的傳感放大器傳感所說的存儲單元的一個邏輯狀態(tài)之前禁動所說的啟動的字線。
3.權利要求2的存儲器件，其中所說的防止電路包括一個晶體管，使得所說啟動的字線被禁動。
4.權利要求3的存儲器件，其中所說的晶體管被串聯(lián)連接在所說的字線和用于所說的字線的一個驅動器之間，并且在所說的讀操作期間被導通和被斷開以便禁動所說的行線。
5.權利要求3的存儲器件，其中所說的晶體管被串聯(lián)連接在所說的字線和地之間，并且在所說的讀操作期間被斷開和被導通以便禁動所說的字線。
6.權利要求1的存儲器件，其中所說的防止電路包括串聯(lián)連接在一個啟動的位線和與該啟動的位線相關的一個傳感放大器之間的一個晶體管，所說的串聯(lián)連接的晶體管在一個讀操作期間被接通并且在所說的存儲單元能夠被更新之前被斷開。
7.權利要求1的存儲器件，其中所說的防止電路在所說的存儲單元開始把一個邏輯狀態(tài)傳送到所說的啟動的位線之后使得所說的啟動的字線被禁動一個預定的時間量。
8.權利要求7的存儲裝置，其中所說的傳感放大器還包括一個第一傳感放大器部分和一個第二傳感放大器部分。
9.權利要求8的存儲器件，其中所說的預定的時間量是在所說的第一傳感放大器部分被啟動之后并且在所說的第二傳感放大器部分被啟動之前。
10.權利要求8的存儲器件，其中所說的第一傳感放大器部分是一個N-傳感放大器，而所說的第二傳感放大器部分是一個P-傳感放大器。
11.權利要求1的存儲器件，進一步包括一個預充電電路，用于預充電該編址和啟動的位線和另一位線，其中所說的編址和接入的位線以及所說的另一位線被耦合到該傳感放大器。
12.權利要求11的存儲器件，其中所說的預充電電路在該傳感放大器傳感所說的編址和啟動的位線之前預充電該編址和啟動的位線和另一位線。
13.一種系統(tǒng)，包括一個處理器；和一個存儲器，所說的存儲器進一步包括用于從一個可編程的導體隨機存取存儲器單元讀出數(shù)據(jù)的一個裝置，所說的裝置包括一個接入電路，用于在一個讀取操作過程中把所說的存儲單元耦合在一個編址和啟動的字線和一個編址和啟動位線之間；耦合到所說的編址和啟動的位線的一個傳感放大器，用于傳感所說的存儲單元的邏輯狀態(tài)；以及防止電路，用于防止所說的存儲單元響應所說的讀取操作而被刷新。
14.權利要求13的系統(tǒng)，其中所說的接入電路是一個晶體管電路，并且所說的防止電路使得所說的啟動的字線在所說的存儲單元的一個邏輯狀態(tài)被傳送到所說的啟動的位線之后和在所說的傳感放大器傳感所說的存儲單元的一個邏輯狀態(tài)之前禁動所說的啟動的字線。
15.權利要求14的系統(tǒng)，其中所說的防止電路包括一個晶體管，使得所說啟動的字線被禁動。
16.權利要求15的系統(tǒng)，其中所說的晶體管被串聯(lián)連接在所說的字線和用于所說的字線的一個驅動器之間，并且在所說的讀操作期間被導通和被斷開以便禁動所說的行線。
17.權利要求15的系統(tǒng)，其中所說的晶體管被串聯(lián)連接在所說的字線和地之間，并且在所說的讀操作期間被斷開和被導通以便禁動所說的字線。
18.權利要求13的系統(tǒng)，其中所說的防止電路包括串聯(lián)連接在一個啟動的位線和與該啟動的位線相關的一個傳感放大器之間的一個晶體管，所說的串聯(lián)連接的晶體管在一個讀操作期間被接通并且在所說的存儲單元能夠被更新之前被斷開。
19.權利要求13的系統(tǒng)，其中所說的防止電路在所說的存儲單元開始把一個邏輯狀態(tài)傳送到所說的啟動的位線之后使得所說的啟動的字線被禁動一個預定的時間量。
20.權利要求19的系統(tǒng)，其中所說的讀出放大器還包括一個第一傳感放大器部分和一個第二傳感放大器部分。
21.權利要求20的系統(tǒng)，其中所說的預定的時間量是在所說的第一傳感放大器部分被啟動之后并且在所說的第二傳感放大器部分被啟動之前。
22.權利要求20的系統(tǒng)，其中所說的第一傳感放大器部分是一個N-傳感放大器，而所說的第二傳感放大器部分是一個P-傳感放大器。
23.權利要求13的系統(tǒng)，進一步包括一個預充電電路，用于預充電該編址和啟動的位線和另一位線，其中所說的編址和接入的位線以及所說的另一位線被耦合到該傳感放大器。
24.權利要求23的系統(tǒng)，其中所說的預充電電路在該傳感放大器傳感所說的編址和啟動的位線之前預充電該編址和啟動的位線和該另一位線。
25.一種用于從一個可編程的導體隨機存取存儲器單元讀出數(shù)據(jù)的方法，所說的方法包括步驟啟動包含所說的可編程導體隨機存取存儲器單元的一個編址的字線并且把在所說的單元中的一個邏輯值傳輸?shù)揭粋€相關的編址位線；禁動所說的編址的字線；并且在所說的字線被禁動之后傳感傳輸?shù)剿f的位線的一個邏輯值。
26.如權利要求25的方法，其中所說的禁動是在所說啟動之后的一個預定的時間量進行。
27.如權利要求25的方法，其中所說的傳感還包括，啟動一個第一傳感放大器單元；以及在所說的第一傳感放大器單元啟動之后的一個第二預定的時間啟動一個第二傳感放大器單元。
28.如權利要求25的方法，其中所說的禁動是在所說的一個編址的字線啟動之后的一個第一預定的時間量進行。
29.如權利要求28的方法，其中所說的第一預定的時間量是在所說的第一傳感放大器單元的所說的啟動之后并且在所說的第二傳感放大器單元的所說的啟動之前。
30.如權利要求28的方法，其中所說的第一預定的時間量是在所說的第一傳感放大器單元的所說的啟動之前并且在所說的第二傳感放大器單元的所說的啟動之前。
31.一種用于從一個可編程的導體隨機存取存儲器單元讀出數(shù)據(jù)的方法，所說的方法包括步驟啟動包含所說的可編程導體隨機存取存儲器單元的一個編址的字線并且把在所說的單元中的一個邏輯值傳輸?shù)揭粋€相關的編址位線；斷開處在該相關的編址位線上的并且串聯(lián)連接一個傳感放大器和所說的單元的一個隔離晶體管；在所說的字線被禁動之后傳感傳輸?shù)剿f的位線的一個邏輯值。
32.如權利要求31的方法，其中所說的斷開是在所說啟動之后的一個預定的時間量進行。
33.如權利要求31的方法，其中所說的傳感還包括，啟動一個第一傳感放大器單元；以及在所說的第一傳感放大器單元啟動之后的一個第二預定的時間啟動一個第二傳感放大器單元。
34.如權利要求32的方法，其中所說的斷開是在所說的一個編址的字線的啟動之后的一個第一預定的時間量進行。
35.如權利要求34的方法，其中所說的第一預定的時間量是在所說的第一傳感放大器單元的所說的啟動之后并且在所說的第二傳感放大器單元的所說的啟動之前。
36.如權利要求34的方法，其中所說的第一預定的時間量是在所說的第一傳感放大器單元的所說的啟動之前并且在所說的第二傳感放大器單元的所說的啟動之前。
37.一種用于從一個可編程的導體隨機存取存儲器單元讀出數(shù)據(jù)的方法，所說的方法包括步驟預充電耦合到該可編程導體隨機存取存儲器單元的第一位線，所說的存儲單元包括一個可編程導體存儲單元；預充電一個第二位線；增加在所說的第一位線上的電壓；接通所說的單元的一個接入晶體管以便把該可編程導體存儲單元耦合到所說的第一位線；斷開所說的單元的接入晶體管，以便把該可編程導體存儲單元從所說的第一位線分離；傳感在所說的第一位線和所說的第二位線上的電壓，以便確定所說的可編程導體存儲單元的一個邏輯狀態(tài)；其中所說的斷開是在所說的傳感之前執(zhí)行。
38.一種用于從一個可編程的導體隨機存取存儲器單元讀出數(shù)據(jù)的方法，所說的方法包括步驟接通一個隔離晶體管，以便把一個第一位線耦合到一個傳感放大器，所說的第一位線還耦合到該可編程導體隨機存取存儲器單元的一個可編程導體存儲元件；預充電所說的第一位線；預充電一個第二位線；增加在所說的第一位線上的電壓；斷開所說的隔離晶體管，以便把所說的可編程導體存儲單元從所說的傳感放大器上分離開；傳感在所說的第一位線和所說的第二位線上的電壓，以便確定所說的可編程導體存儲單元的一個邏輯狀態(tài)；其中所說的斷開是在所說的傳感之前執(zhí)行。
全文摘要
由一個傳感放大器讀出一個可編程導體存儲單元但不重寫該存儲單元的內(nèi)容。如果該可編程觸點存儲單元具有一個接入晶體管，則該接入晶體管被斷開以便在一個預定的時間量之后把該單元從該位線分離。該預定的時間量足夠長，以便使得該單元的邏輯狀態(tài)被傳輸?shù)皆撐痪€，并且還足夠短，以便在該傳感放大器操作之前把該單元與該位線隔離。對于不使用接入晶體管的可編程觸點存儲單元來說，可在從傳感放大器到隔離晶體管的位線的部分和從隔離晶體管到存儲單元從位線的部分之間串行連接地放置一個隔離晶體管。該通常導通的隔離晶體管在該位線開始通過該可編程觸點存儲單元放電時間的預定的時間之后被斷開，從而在一個傳感操作開始之前把該可編程觸點存儲單元與該傳感放大器隔離。
文檔編號G11C13/02GK1679116SQ03805239
公開日2005年10月5日 申請日期2003年1月6日 優(yōu)先權日2002年1月4日
發(fā)明者J·莫雷, J·巴克 申請人:微米技術有限公司