專利名稱：從信息存儲介質(zhì)中讀取信息的設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及從信息存儲介質(zhì)中讀取信息的設(shè)備和方法。本發(fā)明還涉及對數(shù)據(jù)讀取通道中一個或多個部件的操作進(jìn)行實(shí)時調(diào)整的方法。
背景技術(shù)：
大家知道，自動的介質(zhì)存儲庫為讀取大量存儲介質(zhì)提供了成本有效的途徑。通常，介質(zhì)存儲庫包含大量的存儲槽，其上可以存放便攜數(shù)據(jù)存儲介質(zhì)。典型的便攜數(shù)據(jù)存儲介質(zhì)有磁帶盒、光學(xué)存儲盒、磁盤盒、電子存儲介質(zhì)，等等。對于“電子存儲介質(zhì)”，申請人指的是諸如PROM、EPROM、EEPROM、Flash PROM、小型快速擦寫存儲器、智能介質(zhì)等等的裝置。
一個(或多個)存取器通常從存儲槽存取數(shù)據(jù)存儲介質(zhì)，并為了在被訪問的介質(zhì)中讀/或?qū)憯?shù)據(jù)，將所訪問的介質(zhì)分發(fā)到數(shù)據(jù)存儲設(shè)備。適當(dāng)?shù)碾娮釉O(shè)備操作存取器和數(shù)據(jù)存儲裝置，以便向連接的在線主計算機(jī)系統(tǒng)提供信息，和/或從該處接收信息。
磁、光或電的可更換介質(zhì)都存在可變性。例如，這種可變性包含該介質(zhì)的生產(chǎn)商之間的不一致性。另外，有的磁/光介質(zhì)包含有使用脈沖位置調(diào)制的編碼信息。其它的磁/光介質(zhì)包含有使用脈沖寬度調(diào)制的編碼信息。還有一些介質(zhì)包含使用脈沖位置調(diào)制和脈沖寬度調(diào)制兩種方式編碼的信息。另外，隨著介質(zhì)的現(xiàn)代化，也隨之產(chǎn)生這樣的可變性。
為了將這種介質(zhì)可變性的不良影響降到最低，需要一種從信息存儲介質(zhì)中讀取信息的設(shè)備和方法，其中該方法動態(tài)地實(shí)時(即在介質(zhì)正被讀取時)調(diào)節(jié)讀取通道中一個或多個部件的操作參數(shù)。

發(fā)明內(nèi)容
本發(fā)明包括使用讀取通道從信息存儲介質(zhì)中讀取信息的方法和設(shè)備，其中讀取通道包含數(shù)據(jù)緩存器。本發(fā)明的方法在一時間間隔上讀取信息存儲介質(zhì)，并在該時間間隔上生成包括有存儲介質(zhì)中編碼的信息的模擬波形，而且在整個時間間隔中向本發(fā)明的讀取通道提供該模擬波形。讀取通道與包括讀取通道的一個或多個第一操作參數(shù)的控制器進(jìn)行通信。在時間間隔的第一部分期間，本發(fā)明的方法使用一個或多個第一操作參數(shù)根據(jù)模擬波形生成數(shù)字信號。
本發(fā)明的方法設(shè)置糾錯率門限。雖然使用一個或多個第一操作參數(shù)形成數(shù)字信號，但本發(fā)明的方法按照實(shí)際糾錯率對數(shù)字信號進(jìn)行糾錯，而且在時間間隔的第一部分期間，判斷實(shí)際糾錯率是否高于糾錯率門限。如果實(shí)際糾錯率不高于糾錯率門限，那么本發(fā)明的方法使用一個或多個第一操作參數(shù)在整個時間間隔中繼續(xù)生成數(shù)字信號。
可選地，如果實(shí)際錯誤量比糾錯門限高，本發(fā)明的方法在時間間隔的第一部分期間采集數(shù)字信號，將采集的數(shù)據(jù)儲存在數(shù)據(jù)緩存器中，從緩存器中讀取該數(shù)據(jù)，使用采集的數(shù)據(jù)生成一個或多個第二操作參數(shù)，并且向讀通道提供所述一個或多個第二操作參數(shù)。此后，本發(fā)明的方法使用一個或多個第二操作參數(shù)根據(jù)模擬波形生成數(shù)字信號。


結(jié)合附圖閱讀下面的詳細(xì)說明可更好理解本發(fā)明，附圖中的類似參考代號指示類似的部分，其中圖1是本發(fā)明的數(shù)據(jù)存儲和檢索系統(tǒng)的一個實(shí)施例的透視圖；圖2是磁帶頭的軌道布局的圖表；圖3是示出本發(fā)明的數(shù)據(jù)存儲和檢索系統(tǒng)的一個實(shí)施例的部件的模塊圖；圖4是示出本發(fā)明的讀通道組件的部件的模塊圖；圖5是示出互連多個讀取通道和數(shù)據(jù)緩存器的通信鏈路的模塊圖；圖6是示出復(fù)用器/解復(fù)用器電路和用來從8個不同測試口采集信息的通信鏈路的模塊圖；圖7是示出復(fù)用器/解復(fù)用器電路和用來從4個不同測試口采集信息的通信鏈路的模塊圖；圖8是示出復(fù)用器/解復(fù)用器電路和用來從2個不同測試口采集信息的通信鏈路的模塊圖；圖9是示出復(fù)用器/解復(fù)用器電路和用來從1個測試口采集信息的通信鏈路的模塊圖；圖10是總結(jié)從信息存儲介質(zhì)中讀取信息的本發(fā)明方法的步驟的流程圖；而圖11是總結(jié)從(N)個測試口采集數(shù)據(jù)的本發(fā)明方法的步驟的流程圖。
具體實(shí)施例方式在圖解說明中，類似的數(shù)字與附圖中描述的類似部分相對應(yīng)。用磁帶驅(qū)動單元中配置的讀通道組件作為實(shí)施例對本發(fā)明進(jìn)行說明。但是，下面本發(fā)明設(shè)備和方法的說明并不意味著本發(fā)明局限于從磁帶讀取信息或數(shù)據(jù)處理應(yīng)用，本發(fā)明在此一般可用于從信息存儲介質(zhì)讀取信息。
圖3圖解說明了其中可實(shí)現(xiàn)本發(fā)明優(yōu)選實(shí)施例的硬件和軟件環(huán)境。除其它程序外，主計算機(jī)390包含有存儲管理程序310。在某些實(shí)施例中，主計算機(jī)390包括單臺計算機(jī)。在可選實(shí)施例中，主計算機(jī)390包括一臺或更多的大型計算機(jī)，一個或多個工作站，一個或多個個人計算機(jī)，它們的組合，等等。
在主計算機(jī)390和諸如數(shù)據(jù)存儲及檢索系統(tǒng)320的數(shù)據(jù)存儲及檢索系統(tǒng)所管理的輔助存儲裝置之間，通過通信鏈路350，352和356傳送信息。通信鏈路350，352和356包括串行互連(諸如RS-232電纜或RS-422電纜)，以太網(wǎng)互連，SCSI互連，光纖信道互連，ESCON互連，F(xiàn)ICON互連，局域網(wǎng)(LAN)，專用廣域網(wǎng)(WAN)，公共廣域網(wǎng)，存儲區(qū)域網(wǎng)(SAN)，傳輸控制協(xié)議/網(wǎng)際協(xié)議(TCP/IP)，因特網(wǎng)，及其組合。
在圖3示出的實(shí)施例中，數(shù)據(jù)存儲和檢索系統(tǒng)320包含數(shù)據(jù)存儲裝置130和140。在可選實(shí)施例中，本發(fā)明的數(shù)據(jù)存儲及檢索系統(tǒng)320包括2個以上的數(shù)據(jù)存儲裝置。
多個便攜數(shù)據(jù)存儲介質(zhì)360可移動地裝在本發(fā)明的數(shù)據(jù)存儲及檢索系統(tǒng)內(nèi)。在某些實(shí)施例中，多個便攜數(shù)據(jù)存儲盒370內(nèi)裝有多個數(shù)據(jù)存儲介質(zhì)360。每個這樣的便攜數(shù)據(jù)存儲盒都能夠可更換地安裝在適當(dāng)?shù)臄?shù)據(jù)存儲裝置內(nèi)。
數(shù)據(jù)存儲和檢索系統(tǒng)320還包含管理數(shù)據(jù)存儲裝置130和140，及多個便攜數(shù)據(jù)存儲盒370的程序邏輯。在可選實(shí)施例中，數(shù)據(jù)存儲及檢索系統(tǒng)320和主計算機(jī)390可共同安裝在單一設(shè)備內(nèi)。在這種情況下，例如為了安全或其它原因，主計算機(jī)390可與另一個主計算機(jī)連接，以便將一組庫指令/協(xié)議轉(zhuǎn)換成另一組庫指令或協(xié)議，或?qū)熘噶顝囊粋€通信接口傳向另一個。
主計算機(jī)390包括諸如大型機(jī)，個人計算機(jī)，工作站等的計算機(jī)系統(tǒng)，包含有諸如Windows，AIX，Unix，MVS，LINUX等操作系統(tǒng)。(Windows是微軟公司的注冊商標(biāo)，AIX和MVS是IBM公司的注冊商標(biāo)，而UNIX是在美國和其它國家通過Open集團(tuán)專門授權(quán)的注冊商標(biāo)。)主計算機(jī)390上的存儲管理程序310可以包含本領(lǐng)域已知的存儲管理型程序的功能，該型管理程序?qū)ο驍?shù)據(jù)存儲和檢索系統(tǒng)(諸如在IBM MVS操作系統(tǒng)中實(shí)現(xiàn)的IBM DFSMS)傳送數(shù)據(jù)進(jìn)行管理。
數(shù)據(jù)存儲和檢索系統(tǒng)320包含計算機(jī)系統(tǒng)，并且對例如多個磁帶機(jī)和盒帶進(jìn)行管理。在這樣的磁帶機(jī)實(shí)施例中，磁帶機(jī)130和140可以是本領(lǐng)域已知的任何適當(dāng)磁帶機(jī)，例如TotalStorageTM3590磁帶機(jī)(TotalStorage是IBM公司的注冊商標(biāo))。同樣，磁帶盒370也可以是本領(lǐng)域已知的任何合適磁帶盒，例如ECCST，Magstar，TotalStorageTM3420、3480、3490E、3580、3590帶盒等等。
現(xiàn)在參照圖1，自動數(shù)據(jù)存儲和檢索系統(tǒng)100如圖所示帶有第一存儲槽壁102和第二存儲槽壁104。便攜數(shù)據(jù)存儲介質(zhì)分別存放在這些存儲槽內(nèi)。在某些實(shí)施例中，這樣的數(shù)據(jù)存儲介質(zhì)分別安裝在便攜容器，也就是盒子內(nèi)。這樣的數(shù)據(jù)存儲介質(zhì)的范例包括磁帶，各種磁盤，各種光盤，電子存儲介質(zhì)等等。
本發(fā)明的自動數(shù)據(jù)存儲及檢索系統(tǒng)包括一個或多個存取器，例如存取器110和120。象圖1顯示的，存取器110和120沿著位于第一存儲槽壁102和第二存儲槽壁104之間的通道的軌道170雙向運(yùn)行。存取器是機(jī)器人裝置，其可從第一存儲壁102或第二存儲壁104存取便攜數(shù)據(jù)存儲介質(zhì)，并為了在其中讀和/或?qū)憯?shù)據(jù)，而將存取的介質(zhì)傳送給數(shù)據(jù)存儲裝置130/140，還可將介質(zhì)送返合適的存儲槽。數(shù)據(jù)存儲裝置130包含數(shù)據(jù)存儲裝置控制器134。數(shù)據(jù)存儲裝置140包含數(shù)據(jù)存儲裝置控制器144。
裝置160包括庫控制器。在某些實(shí)施例中，庫控制器160與計算機(jī)集成為一體。操作者輸入站150允許用戶與本發(fā)明的自動數(shù)據(jù)存儲和檢索系統(tǒng)100通信。電源部件180和電源部件190都包含一個或多個供電單元，以向安裝在本發(fā)明的自動數(shù)據(jù)存儲及檢索系統(tǒng)內(nèi)的各個部件供電。輸入/輸出站172包含以可作樞軸運(yùn)動的方式附裝于系統(tǒng)100側(cè)面的存取門174。便攜數(shù)據(jù)存儲盒可放入系統(tǒng)內(nèi)，或可選擇地，通過站172/存取門174從系統(tǒng)內(nèi)移除。
在數(shù)據(jù)存儲驅(qū)動器130和/或140包括磁帶機(jī)單元的實(shí)施例中，該磁帶機(jī)單元除了別的之外還包含磁帶頭。現(xiàn)在參照圖2，多元件磁帶頭200包含在磁帶上讀取或記錄信息的多個讀/寫元件。在某些實(shí)施例中，磁帶頭200包括薄膜磁阻傳感器。在圖解說明的實(shí)施例中，磁帶頭200可構(gòu)造成圖2所示的那樣。磁帶頭200的長度基本與磁帶寬度相對應(yīng)。在某些實(shí)施例中，磁帶頭200包含32個讀/寫元件對(標(biāo)有“RD”和“WD”)，和3組伺服讀元件(例如LS1和RS6)，其與3個寫在磁帶上的伺服區(qū)域相對應(yīng)。在圖解說明的實(shí)施例中，32個讀/寫元件對被分成8對一組，即組201，221，241和261。
磁帶頭200還包含多個伺服傳感器，以檢測包括磁帶上預(yù)記錄的線性伺服邊緣的伺服信號。在圖2的實(shí)施例中，均具有8個讀/寫元件對的相鄰組被2個軌道分開，具有4個伺服傳感器的組占據(jù)了這2個軌道。每個具有4個傳感器的組可被稱為“伺服組”，例如，伺服組211，伺服組231，及伺服組251。
在圖解說明的實(shí)施例中，磁頭200包含了分別制造、然后組裝在一起的左和右模塊。寫和讀元件沿著每一模塊的長度(也就是說跨越磁帶的寬度)橫向交替，起初寫元件在左模塊的位置，而讀元件在右模塊的相應(yīng)位置。因此，左模塊中的每個寫元件與右模塊中相應(yīng)位置上的讀元件配對，而且左模塊內(nèi)每個讀元件與右模塊上相應(yīng)位置上的寫元件相配對，使得寫/讀元件對與讀/寫元件對橫向交替。
圖4示出了本發(fā)明的異步讀通道組件的一個實(shí)施例的部件。在圖4圖解說明的實(shí)施例中，本發(fā)明的異步讀通道組件包含微處理器接口401，數(shù)據(jù)緩存器403，互連微處理器接口401和緩存器403的通信鏈路402。在某些實(shí)施例中，數(shù)據(jù)緩存器403包括一個或多個SRAM裝置。在某些實(shí)施例中，數(shù)據(jù)緩存器403有大約4千字節(jié)的存儲量。在某些實(shí)施例中，數(shù)據(jù)緩存器403包括大約4千字節(jié)以上的存儲量。
本發(fā)明的讀通道還包含模數(shù)轉(zhuǎn)換器405，均衡器415，中間線性濾波器425，樣本插值器435，增益控制模塊445，相位誤差生成器455，PLL電路465，相位插值器475，路徑度量模塊486和路徑存儲器489。與路徑存儲器489組合在一起的路徑度量模塊486包括有時被稱為最大似然性檢測器485的部件。在某些實(shí)施例中，本發(fā)明的讀通道包含PR4最大似然性檢測器。在某些實(shí)施例中，本發(fā)明的讀通道包含EPR4最大似然性檢測器。
在某些實(shí)施例中，本發(fā)明的設(shè)備包含單一讀通道。在某些實(shí)施例中，本發(fā)明的設(shè)備包含多個讀通道。在某些實(shí)施例中，本發(fā)明的設(shè)備包含8個讀通道。在某些實(shí)施例中，本發(fā)明的設(shè)備包括與2個伺服通道組合在一起的8個讀通道。
在用諸如讀/寫頭200這樣的讀取頭從磁帶讀取信息時，首先形成包括該信息的模擬波形。象ADC 405這樣的模數(shù)轉(zhuǎn)換器將模擬波形轉(zhuǎn)換成第一數(shù)字信號。第一數(shù)字信號通過通信鏈路409提供給均衡器415。通信鏈路409包含有測試口410。在某些實(shí)施例中，均衡器415包括有限脈沖響應(yīng)(“FIR”)濾波器。這樣的FIR濾波器整形第一數(shù)字信號以產(chǎn)生第二數(shù)字信號。
通信鏈路411互連接測試410和數(shù)據(jù)緩存器403。在某些實(shí)施例中，通信鏈路411包含一個或多個互連測試410和一個或多個數(shù)據(jù)口的通信鏈路，將一個或多個數(shù)據(jù)口和一個或多個復(fù)用器互連的一個或多個通信鏈路，將一個或多個復(fù)用器與一個或多個解復(fù)用器互連的一個或多個通信鏈路，以及將一個或多個解復(fù)用器與數(shù)據(jù)緩存器403互連的一個或多個通信鏈路。
均衡器415中形成的第二數(shù)字信號通過通信鏈路419提供給中間線性濾波器(mid-linear filter)。通信鏈路419包含測試口420。中間線性濾波器425在樣本單元的中部確定均衡信號的值。中間線性濾波器425生成包括均衡信號和樣本單元中部的均衡信號值的第三數(shù)字信號。
通信鏈路421互連測試口420和數(shù)據(jù)緩存器403。在某些實(shí)施例中，通信鏈路421包含互連測試口420和一個或多個數(shù)據(jù)口的一個或多個通信鏈路，將一個或多個數(shù)據(jù)口與一個或多個復(fù)用器互連的一個或多個通信鏈路，將一個或多個復(fù)用器與一個或多個解復(fù)用器互連的一個或多個通信鏈路，以及將一個或多個解復(fù)用器與數(shù)據(jù)緩存器403互連的一個或多個通信鏈路。
中間線性濾波器425中形成的第三數(shù)字信號通過通信鏈路429提供給樣本插值器435。通信鏈路429包含測試口430。樣本插值器435從中間線性濾波器425接收第三數(shù)字信號，并使用PLL電路465的輸出在同步采樣時間上估計均衡信號。本發(fā)明用同步采樣時間表示位單元(bit cell)時鐘到達(dá)的時間。PLL電路465提供這個時間。樣本插值器435提供第四同步數(shù)字信號。
通信鏈路431互連測試口430和數(shù)據(jù)緩存器403。在某些實(shí)施例中，通信鏈路431包含互連測試口430和一個或多個數(shù)據(jù)口的一個或多個通信鏈路，將一個或多個數(shù)據(jù)口與一個或多個復(fù)用器互連的一個或多個通信鏈路，將一個或多個復(fù)用器與一個或多個解復(fù)用器互連的一個或多個通信鏈路，以及將一個或多個解復(fù)用器與數(shù)據(jù)緩存器403互連的一個或多個通信鏈路。
樣本插值器435形成的第四數(shù)字信號通過通信鏈路439提供給增益控制模塊445。通信鏈路439包含測試口440。增益控制模塊445調(diào)節(jié)第四信號的幅度，以形成具有被設(shè)置成最大似然性檢測器485所需的預(yù)定水平的幅度的第五數(shù)字信號。第五數(shù)字信號通過通信鏈路448提供給最大似然性檢測器485。通信鏈路448包含測試口480。通信鏈路481互連測試口480和數(shù)據(jù)緩存器403。最大似然性檢測器的輸出是通信鏈路492上的數(shù)據(jù)和通信鏈路493上的數(shù)據(jù)有效信號。
通信鏈路481互連測試口480和數(shù)據(jù)緩存器403。在某些實(shí)施例中，通信鏈路481包含互連測試口480和一個或多個數(shù)據(jù)口的一個或多個通信鏈路，將一個或多個數(shù)據(jù)口與一個或多個復(fù)用器互連的一個或多個通信鏈路，將一個或多個復(fù)用器與一個或多個解復(fù)用器互連的一個或多個通信鏈路，以及將一個或多個解復(fù)用器與數(shù)據(jù)緩存器403互連的一個或多個通信鏈路。
增益控制模塊445形成的第五數(shù)字信號也通過通信鏈路449提供給相位誤差生成器455。通信鏈路449包含測試口450。相位誤差生成器455估計第五數(shù)字信號的相位，并生成誤差信號。
通信鏈路451互連測試口450和數(shù)據(jù)緩存器403。在某些實(shí)施例中，通信鏈路451包含將測試口450和一個或多個數(shù)據(jù)口互連的一個或多個通信鏈路，將一個或多個數(shù)據(jù)口與一個或多個復(fù)用器互連的一個或多個通信鏈路，將一個或多個復(fù)用器與一個或多個解復(fù)用器互連的一個或多個通信鏈路，和將一個或多個解復(fù)用器與數(shù)據(jù)緩存器403互連的一個或多個通信鏈路。
相位誤差生成器455通過通信鏈路459將相位誤差信號提供給PLL電路465。通信鏈路459包含有測試口460。通信鏈路461互連測試口460和數(shù)據(jù)緩存器403。在某些實(shí)施例中，通信鏈路461包含互連測試口460和一個或多個數(shù)據(jù)口的一個或多個通信鏈路，將一個或多個數(shù)據(jù)口與一個或多個復(fù)用器互連的一個或多個通信鏈路，將一個或多個復(fù)用器與一個或多個解復(fù)用器互連的一個或多個通信鏈路，以及將一個或多個解復(fù)用器與數(shù)據(jù)緩存403互連的一個或多個通信鏈路。
PLL電路465對相位誤差生成器455提供的相位誤差進(jìn)行處理，其過濾該相位誤差，并確定同步位單元邊界的位置。同步位單元邊界的位置分別通過通信鏈路469和478提供給相位插值器475和樣本插值器435。通信鏈路469包含測試470。通信鏈路478包含測試口479。
通信鏈路471互連測試口470和數(shù)據(jù)緩存器403。在某些實(shí)施例中，通信鏈路471包含互連測試口470和一個或多個數(shù)據(jù)口的一個或多個通信鏈路，將一個或多個數(shù)據(jù)口與一個或多個復(fù)用器互連的一個或多個通信鏈路，將一個或多個復(fù)用器與一個或多個解復(fù)用器互連的一個或多個通信鏈路，以及將一個或多個解復(fù)用器與數(shù)據(jù)緩存器403互連的一個或多個通信鏈路。
圖5示出了通道0，1，2，3，4，5，6和7這8個讀通道和數(shù)據(jù)緩存器403之間的互連。在某些實(shí)施例中，SRAM裝置590包括數(shù)據(jù)緩存器403。通道0，1，2，3，4，5，6和7中的每一個都包含均衡器415，中間線性濾波器425，樣本插值器435，增益控制模塊445，相位誤差生成器455，PLL電路465，相位插值器475和最大似然性檢測器485。通道0，1，2，3，4，5，6和7中的每一個還包含通信鏈路407，409，417，419，427，429，437，439，447，448，449，457，459，467，469，477，487，492和493。通道0，1，2，3，4，5，6和7中的每一個還包含測試口410，420，430，440，450，460，470，479，480和490。
通道0，1，2，3，4，5，6和7中的每一個還包含通信鏈路411，421，431，441，451，461，471，481和491。在圖5圖解說明的實(shí)施例中，通信鏈路411，421，431，441，451，461，471，481和491配置在與數(shù)據(jù)口502和504互連的通道0上。同樣，通信鏈路411，421，431，441，451，561，471，481和491配置在分別互連數(shù)據(jù)口512/514，522/544，532/534，542/544，552/554，562/564和572/574的通道1，2，3，4，5，6和7上。
數(shù)據(jù)口502/504分別通過通信鏈路506/508與復(fù)用器模塊580進(jìn)行通信。數(shù)據(jù)口512/514分別通過通信鏈路516/518與復(fù)用器模塊580進(jìn)行通信。數(shù)據(jù)口522/524分別通過通信鏈路526/528與復(fù)用器模塊580進(jìn)行通信。數(shù)據(jù)口532/534分別通過通信鏈路536/538與復(fù)用器模塊580進(jìn)行通信。數(shù)據(jù)口542/544分別通過通信鏈路546/548與復(fù)用器模塊580進(jìn)行通信。數(shù)據(jù)口552/554分別通過通信鏈路556/558與復(fù)用器模塊580進(jìn)行通信。數(shù)據(jù)口562/564分別通過通信鏈路566/568與復(fù)用器模塊580進(jìn)行通信。數(shù)據(jù)口572/574分別通過通信鏈路576/578與復(fù)用器模塊580進(jìn)行通信。
復(fù)用器模塊580通過一個或多個通信鏈路與解復(fù)用器模塊581進(jìn)行通信。解復(fù)用器模塊581通過將SRAM模塊591，592，593，594，595，596，587和598與SRAM 590分別互連的通信鏈路582，583，584，585，586，587，588和589向SRAM 590提供數(shù)據(jù)。復(fù)用器模塊580和解復(fù)用器模塊581的設(shè)計，以及將復(fù)用器模塊580和解復(fù)用器模塊581互連的通信鏈路的數(shù)量是用于采集數(shù)據(jù)的測試口的數(shù)量的函數(shù)。
例如，如果本發(fā)明的設(shè)備被用來從8個通道實(shí)時采集數(shù)據(jù)，那么就使用圖6的實(shí)施例，其中復(fù)用器模塊580包括復(fù)用器600，610，620，630，640，650，660和670。在這個8通道的數(shù)據(jù)采集實(shí)施例中，沒有使用解復(fù)用器。如果本發(fā)明的設(shè)備被用來從4個通道實(shí)時采集數(shù)據(jù)，那么就使用圖7的實(shí)施例，其中復(fù)用器模塊580包括復(fù)用器700，710，720和730，而且其中解復(fù)用器模塊581包含解復(fù)用器705，715，725和735。復(fù)用器700，710，720和730分別使用通信鏈路707，717，727和737向解復(fù)用器705，715，725和735分別提供數(shù)據(jù)。
如果本發(fā)明的設(shè)備被用來從2個通道實(shí)時采集數(shù)據(jù)，那么就使用圖8的實(shí)施例，其中復(fù)用器模塊580包括復(fù)用器800和810，而且其中解復(fù)用器模塊581包含解復(fù)用器805和815。復(fù)用器800，810分別使用通信鏈路807，817向解復(fù)用器805和815分別提供數(shù)據(jù)。如果本發(fā)明的設(shè)備被用來從1個通道實(shí)時采集數(shù)據(jù)，那么就使用圖9的實(shí)施例，其中復(fù)用器模塊580包括復(fù)用器900，而且其中解復(fù)用器模塊581包含解復(fù)用器905。復(fù)用器900使用通信鏈路907向解復(fù)用器905提供數(shù)據(jù)。
在某些實(shí)施例中，圖4，5，6，7，8和9中說明的裝置，測試口，通信鏈路等等都通過硬連線電路來實(shí)現(xiàn)。在某些實(shí)施例中，圖4，5，6，7，8和9說明的部分或所有裝置，測試口，通信鏈路等等可通過專用處理器實(shí)現(xiàn)。在某些實(shí)施例中，圖4，5，6，7，8和9說明的部分或所有裝置，測試口，通信鏈路等等可通過高速通用編程處理器實(shí)現(xiàn)。在某些實(shí)施例中，圖4，5，6，7，8和9說明的部分或所有裝置，測試口，通信鏈路等等可包括一個或多個專用集成電路，即“ASIC”。
本發(fā)明包含使用本發(fā)明的讀通道從信息存儲介質(zhì)讀取信息的方法?，F(xiàn)在參照圖10，本發(fā)明的方法在步驟1005中提供在其上編碼有信息的信息存儲介質(zhì)。在某些實(shí)施例中，這樣的信息存儲介質(zhì)包括磁存儲介質(zhì)，光學(xué)存儲介質(zhì)，電子存儲介質(zhì)，和/或其組合。對于”磁存儲介質(zhì)”，本發(fā)明用其表示其中一種或多種磁性質(zhì)可被差動調(diào)節(jié)以便在其中對信息進(jìn)行編碼的介質(zhì)。對于“光學(xué)存儲介質(zhì)”，本發(fā)明用其表示其中一種或多種光學(xué)性質(zhì)可被差動調(diào)節(jié)以便在其中可信息進(jìn)行編碼的介質(zhì)。對于“電子存儲介質(zhì)”，本發(fā)明用其表示諸PROM，EPROM，EEPROM，快速擦寫PROM，小型快速擦寫存儲器，智能介質(zhì)等等的裝置。
在步驟1010中，針對一個或多個包括本發(fā)明的讀通道的部件，本發(fā)明的方法選擇一個或多個初始操作參數(shù)，也就是第一操作參數(shù)。對于“讀通道”，本發(fā)明用其表示被用來從信息存儲介質(zhì)檢索信息，對該信息進(jìn)行調(diào)整/放大/糾錯，并將其傳送給一個或多個提出請求的計算機(jī)的裝置。在某些實(shí)施例中，本發(fā)明的讀通道包含在圖4，5，6，7，8和9中提及的裝置和通信鏈路。
在某些實(shí)施例中，步驟1010由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1010由諸如主計算機(jī)390(圖1，3)的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1010由諸如控制器160(圖1)的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。在某些實(shí)施例中，步驟1010由使用諸如站150(圖1)的操作者輸入站的用戶執(zhí)行。
在某些實(shí)施例中，步驟1010的初始操作參數(shù)包括在制造讀取通道裝置時建立的那些操作參數(shù)。在某些實(shí)施例中，步驟1010的初始操作參數(shù)包括在制造讀取通道時建立的那些操作參數(shù)。在某些實(shí)施例中，步驟1010的初始操作參數(shù)包括在制造一個或多個讀通道裝置時建立的那些操作參數(shù)，其中結(jié)合在制造讀通道時確定的一個或多個操作參數(shù)。在某些實(shí)施例中，一個或多個初始操作參數(shù)被儲存在諸如控制器134(圖1，3)和/或144(圖1，3)的數(shù)據(jù)存儲裝置控制器內(nèi)。
在步驟1020中，本發(fā)明的方法設(shè)置糾錯門限。如上所述，本發(fā)明的讀通道包含糾錯模塊495。步驟1020的糾錯門限包括最大可接受差錯率，即在到達(dá)最大可接受差錯率時對提供給糾錯模塊的數(shù)字信號進(jìn)行一次或多次校正。在某些實(shí)施例中，糾錯門限由用戶決定。而在某些實(shí)施例中，糾錯門限被設(shè)置在安裝于數(shù)據(jù)存儲裝置控制器內(nèi)的固件中。在某些實(shí)施例中，糾錯門限被設(shè)置在安裝于數(shù)據(jù)存儲及檢索系統(tǒng)控制器內(nèi)的固件中。在某些實(shí)施例中，糾錯門限由系統(tǒng)用戶設(shè)置。而在某些實(shí)施例中，糾錯門限由主計算機(jī)決定。
本領(lǐng)域技術(shù)人員可以理解，在一時間段上從信息存儲介質(zhì)讀取信息。象上面說明的，本發(fā)明的方法首先形成包括在信息存儲介質(zhì)中編碼的信息的模擬波形。模擬波形在該時間間隔上連續(xù)形成。在該時間間隔上，根據(jù)該模擬波形形成數(shù)字信號。在步驟1025中，在時間間隔的第一部分中，本發(fā)明的方法使用步驟1010的第一操作參數(shù)從信息存儲介質(zhì)讀取信息。
在步驟1030中，本發(fā)明的方法對使用第一操作參數(shù)形成的數(shù)字信號進(jìn)行糾錯。步驟1030還包含確定實(shí)際的糾錯率。在某些實(shí)施例中，步驟1030由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1030由諸如主計算機(jī)390(圖1，3)的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1030由諸如控制器160(圖1)這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1040中，本發(fā)明的方法判斷步驟1030的實(shí)際糾錯率是否比步驟1020的糾錯門限高。在某些實(shí)施例中，步驟1040由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1040由諸如主計算機(jī)390(圖1，3)這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1040由諸如控制器160(圖1)這樣的數(shù)據(jù)存儲和檢索系統(tǒng)控制器執(zhí)行。在某些實(shí)施例中，步驟1040由使用諸如站150(圖1)這樣的操作者輸入站的用戶執(zhí)行。
如果本發(fā)明的方法在步驟1040判斷實(shí)際糾錯率不比糾錯門限高，那么本發(fā)明的方法從步驟1040轉(zhuǎn)為步驟1005，并繼續(xù)使用第一操作參數(shù)從信息存儲介質(zhì)讀取信息?？蛇x擇的是，如果本發(fā)明的方法在步驟1040判斷實(shí)際糾錯率比糾錯門限高，那么本發(fā)明的方法調(diào)整一個或多個讀通道裝置的操作參數(shù)，以降低實(shí)際的糾錯率。
更特別的是，如果本發(fā)明的方法在步驟1040判斷實(shí)際糾錯率比糾錯門限高，那么本發(fā)明的方法就從步驟1040轉(zhuǎn)為步驟1050，其中本發(fā)明的方法選擇一個或多個讀通道裝置以進(jìn)行優(yōu)化。在某些實(shí)施例中，這一個或多個讀通道裝置從包括以下裝置的組中挑選均衡器415，中間線性濾波器425，樣本插值器435，增益控制模塊445，相位誤差生成器455，PLL電路465，相位插值器475，及最大似然性檢測器485。
在某些實(shí)施例中，步驟1050由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1050由諸如主計算機(jī)390(圖1，3)這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1050由諸如控制器160(圖1)這樣的數(shù)據(jù)存儲和檢索系統(tǒng)控制器執(zhí)行。在某些實(shí)施例中，步驟1050由使用諸如站150(圖1)這樣的操作者輸入站的用戶執(zhí)行。
在步驟1060中，本發(fā)明的方法從步驟1050選擇的一個或多個測試口收集數(shù)據(jù)。在某些實(shí)施例中，步驟1060包含激活這些一個或多個測試口，例如一個或多個測試口410，420，430，440，450，470，479，480和490。在某些實(shí)施例中，步驟1060包含從這些一個或多個測試口向諸如數(shù)據(jù)緩存器403這樣的數(shù)據(jù)緩存器傳送數(shù)據(jù)。
在某些實(shí)施例中，步驟1060包含從配置在單個讀通道上的單個測試口收集信息。在某些實(shí)施例中，步驟1060包含從配置在單個讀通道上的多個測試口收集信息。在某些實(shí)施例中，步驟1060包含從配置在多個讀通道上的多個測試口收集信息。
在某些實(shí)施例中，步驟1060由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1060由諸如主計算機(jī)390(圖1，3)這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1060由諸如控制器160(圖1)這樣的數(shù)據(jù)存儲和檢索系統(tǒng)控制器執(zhí)行。
在步驟1070中，本發(fā)明的方法將步驟1060收集的信息存儲在諸如數(shù)據(jù)緩存器403的數(shù)據(jù)緩存器中。在步驟1080中，控制器讀取步驟1070中存儲的信息。在某些實(shí)施例中，步驟1080由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1080由諸如主計算機(jī)390(圖1，3)這樣的主計算機(jī)執(zhí)行。在有些實(shí)施例中，步驟1080由諸如控制器160(圖1)這樣的數(shù)據(jù)存儲和檢索系統(tǒng)控制器執(zhí)行。
通過使用在步驟1080中讀取的信息，在步驟1090中，本發(fā)明的方法針對步驟1050中選擇的裝置生成經(jīng)過調(diào)整的操作參數(shù)。在某些實(shí)施例中，步驟1090由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1090由諸如主計算機(jī)390(圖1，3)這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1090由諸如控制器160(圖1)這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1095中，步驟1090的經(jīng)過調(diào)整的操作參數(shù)被提供給步驟1050中選擇的裝置。在某些實(shí)施例中，步驟1095由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1095由諸如主計算機(jī)390(圖1，3)這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1095由諸如控制器160(圖1)這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在某些實(shí)施例中，步驟1095包含使用一個或多個通信鏈路407，417，427，437，447，457，467，477和487傳送經(jīng)過調(diào)整的操作參數(shù)。本發(fā)明的方法從步驟1095轉(zhuǎn)為步驟1040，并繼續(xù)進(jìn)行。
圖11簡述了使用一個或多個測試口從一個或多個讀通道采集數(shù)據(jù)的本發(fā)明方法的步驟。本發(fā)明的方法從其中選擇一個或多個測試口的步驟1050(圖10)轉(zhuǎn)為步驟1110，在該步驟中本發(fā)明的方法將這些一個或多個選定測試口的輸出設(shè)置為信號源。在某些實(shí)施例中，步驟1110由諸如裝置控制器134(圖1，3，4)或裝置控制器144(圖1，3，4)這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1110由諸如主計算機(jī)390(圖1，3)的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1110由諸如控制器160(圖1)這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1115中，本發(fā)明的方法使能SRAM內(nèi)核。在某些實(shí)施例中，步驟1115由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1115由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1115由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1120中，本發(fā)明的方法為SRAM的輸入選擇(N)個數(shù)據(jù)通道。在某些實(shí)施例中，(N)是等于或大于1、并且等于或小于8的整數(shù)。如果數(shù)據(jù)是從單一讀通道中的單一測試口采集的數(shù)據(jù)，那么(N)就設(shè)為1。如果數(shù)據(jù)是從8個不同的讀通道采集的數(shù)據(jù)，那么(N)就設(shè)為8。在某些實(shí)施例中，步驟1120由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1120由諸如主計算機(jī)390的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1120由諸如控制器160的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1125中，本發(fā)明的方法選擇觸發(fā)信號(trigger)。對于“觸發(fā)信號”，本發(fā)明用其表示啟動數(shù)據(jù)采集的信號。在某些實(shí)施例中，觸發(fā)信號包括來自于實(shí)際糾錯率大于糾錯率門限的糾錯模塊495的信號。在某些實(shí)施例中，觸發(fā)信號包括來自讀取頭在記錄介質(zhì)的校準(zhǔn)區(qū)上的糾錯模塊495的信號，即“DSS”觸發(fā)信號。在某些實(shí)施例中，觸發(fā)信號包括來自諸如控制器134(圖1，3，4)的數(shù)據(jù)存儲裝置控制器的信號。在某些實(shí)施例中，觸發(fā)信號包括來自諸如控制器160(圖1)的數(shù)據(jù)存儲及檢索系統(tǒng)控制器的信號。在某些實(shí)施例中，觸發(fā)信號包括來自諸如主計算機(jī)390(圖1，3)的主計算機(jī)的信號。在某些實(shí)施例中，觸發(fā)信號包括來自諸如操作者輸入站150(圖1)的操作者輸入站的信號。
在步驟1130中，本發(fā)明的方法設(shè)置SRAM以采集每第8/(N)個時鐘的數(shù)據(jù)。在某些實(shí)施例中，步驟1135由諸如裝置控制器134/144的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1135由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1135由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1135中，本發(fā)明的方法選擇MUX/DEMUX模塊以進(jìn)行數(shù)據(jù)采集。例如，如果從8個不同的測試口采集數(shù)據(jù)，那么本發(fā)明的方法就選擇圖6示出的MUX模塊。如果從4個不同測試口采集數(shù)據(jù)，那么本發(fā)明的方法就選擇圖7示出的MUX/DEMUX模塊。如果從2個不同測試口采集數(shù)據(jù)，那么本發(fā)明的方法就選擇圖8示出的MUX/DEMUX模塊。如果從1個測試口采集數(shù)據(jù)，那么本發(fā)明的方法就選擇圖8示出的MUX/DEMUX模塊。在某些實(shí)施例中，步驟1135由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1135由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1135由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1140中，本發(fā)明的方法禁止外部SRAM寫功能。在某些實(shí)施例中，步驟1140由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1140由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1140由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1145中，本發(fā)明的方法設(shè)置SRAM接口以便在檢測到選擇的觸發(fā)信號時開始采樣。在某些實(shí)施例中，步驟1145由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1145由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1145由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1150中，本發(fā)明的方法使能選定的觸發(fā)信號。在某些實(shí)施例中，步驟1150由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1150由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1150由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1155中，本發(fā)明的方法進(jìn)行等待，直至檢測到選定的觸發(fā)信號。在某些實(shí)施例中，步驟1155由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1155由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1155由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1160中，本發(fā)明的方法判斷是否檢測到選定的觸發(fā)信號。在某些實(shí)施例中，步驟1160由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1160由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1160由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。如果本發(fā)明的方法在步驟1160判斷還沒有檢測到選定的觸發(fā)信號，那么本發(fā)明的方法就從步驟1160轉(zhuǎn)到步驟1155。
可選擇的是，如果本發(fā)明的方法在步驟1160判斷已經(jīng)檢測到選定的觸發(fā)信號，那么本發(fā)明的方法就從步驟1160轉(zhuǎn)到步驟1165，其中本發(fā)明的方法在步驟1050(圖10)選擇的測試口上收集數(shù)據(jù)。在某些實(shí)施例中，步驟1165由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1165由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1165由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。
在步驟1170中，本發(fā)明的方法判斷數(shù)據(jù)緩存器是否已填滿。在某些實(shí)施例中，步驟1175由諸如裝置控制器134或裝置控制器144這樣的存儲裝置控制器執(zhí)行。在某些實(shí)施例中，步驟1170由諸如主計算機(jī)390這樣的主計算機(jī)執(zhí)行。在某些實(shí)施例中，步驟1170由諸如控制器160這樣的數(shù)據(jù)存儲及檢索系統(tǒng)控制器執(zhí)行。如果本發(fā)明的方法在步驟1170判斷數(shù)據(jù)緩存器已填滿，那么本發(fā)明的方法從步驟1170轉(zhuǎn)到步驟1180(圖10)?？蛇x擇的是，如果本發(fā)明方法在步驟1170判斷數(shù)據(jù)緩存器沒有填滿，那么本發(fā)明的方法就從步驟1170轉(zhuǎn)到步驟1165，其中本發(fā)明的方法繼續(xù)在選擇的通道上收集數(shù)據(jù)。
本發(fā)明的方法如圖10和11所述的實(shí)施例可分別實(shí)施。此外，在某些實(shí)施例中，圖10和/或11中提及的單獨(dú)步驟可以組合，排除，或重定序。
范例I和II進(jìn)一步向本領(lǐng)域技術(shù)人員說明了如何實(shí)施及使用發(fā)明，以及如何識別其實(shí)施例。但是，只由附加權(quán)利要求定義的發(fā)明范圍并不局限于這些范例。
范例I在范例I中，從配置在使用DSS觸發(fā)信號的8個不同讀通道上的測試口410采集第一數(shù)字信號，即均衡器415的輸入。表I列出了各個寄存器，寄存器設(shè)置，和為以后分析而采集第一數(shù)字信號的步驟的說明。在某些實(shí)施例中，在表I中示出的寄存器被配置在微處理器接口401上。如果在該范例中，數(shù)據(jù)緩存器有大約4KB的儲存容量，那么8個信號源中的每一個都分配了大約500B的存儲容量。
在某些實(shí)施例中，在表I中示出的寄存器被配置在數(shù)據(jù)存儲及檢索系統(tǒng)控制器內(nèi)。在某些實(shí)施例中，在表I中示出的寄存器被配置在主計算機(jī)內(nèi)。
表I

范例II在范例II中，從使用存儲裝置微處理器觸發(fā)信號的讀通道5上的測試口410采集第一數(shù)字信號，即均衡器415的輸入。表II列出了各個寄存器，寄存器設(shè)置，以及為以后分析而采集第一數(shù)字信號的步驟的說明。在某些實(shí)施例中，在表II中示出的寄存器被配置在微處理器接口401上。在該范例中，數(shù)據(jù)緩存器的所有存儲能力都分配給從單一信號源采集的數(shù)據(jù)。
在某些實(shí)施例中，在表II中示出的寄存器被配置在數(shù)據(jù)存儲及檢索系統(tǒng)控制器內(nèi)。在某些實(shí)施例中，在表II中示出的寄存器被配置在主計算機(jī)內(nèi)。
表II

本發(fā)明包含制造產(chǎn)品，該產(chǎn)品包括具有配置其中的計算機(jī)可讀程序代碼的計算機(jī)可用介質(zhì)，所述程序代碼用于使用本發(fā)明的讀通道組件從信息存儲介質(zhì)讀取數(shù)據(jù)。本發(fā)明還包括可用于可編程計算機(jī)處理器的計算機(jī)程序產(chǎn)品，其中具有計算機(jī)可讀程序代碼，用于實(shí)現(xiàn)使用本發(fā)明的讀通道組件從信息存儲介質(zhì)讀取數(shù)據(jù)的方法。
雖然本發(fā)明的優(yōu)選實(shí)施例已詳細(xì)說明，但應(yīng)當(dāng)理解，本領(lǐng)域技術(shù)人員顯然可以在不脫離如下面權(quán)利要求所述的本發(fā)明范圍的情況下完成這些實(shí)施例的修改和調(diào)整。
權(quán)利要求
1.一種讀通道，包括模數(shù)轉(zhuǎn)換器；均衡器；互連所述均衡器和所述模數(shù)轉(zhuǎn)換器的第一通信鏈路，其中所述第一通信鏈路包括第一測試口；數(shù)據(jù)緩存器；互連所述第一測試口和所述緩存器的第二通信鏈路；微處理器接口；互連所述數(shù)據(jù)緩存器和所述微處理器接口的第三通信鏈路；互連所述微處理器接口和所述均衡器的第四通信鏈路。
2.根據(jù)權(quán)利要求1的讀通道，還包括中間線性濾波器；互連所述中間線性濾波器和所述均衡器的第五通信鏈路，其中所述第五通信鏈路包括第二測試口；互連所述中間線性濾波器和所述數(shù)據(jù)緩存器的第六通信鏈路；互連所述微處理器接口和所述中間線性濾波器的第七通信鏈路。
3.根據(jù)權(quán)利要求2的讀通道，還包括樣本插值器；互連所述中間線性濾波器和所述樣本插值器的第八通信鏈路，其中所述第八通信鏈路包括第三測試口；互連所述樣本插值器和所述數(shù)據(jù)緩存器的第九通信鏈路；互連所述微處理器接口和所述樣本插值器的第十通信鏈路。
4.根據(jù)權(quán)利要求3的讀通道，還包括增益控制模塊；互連所述增益控制模塊和所述樣本插值器的第十一通信鏈路，其中所述第十一通信鏈路包括第四測試口；互連所述增益控制模塊和所述數(shù)據(jù)緩存器的第十二通信鏈路；互連所述微處理器接口和所述增益控制模塊的第十三通信鏈路。
5.根據(jù)權(quán)利要求4的讀通道，還包括相位誤差生成器；互連所述增益控制模塊和所述相位誤差生成器的第十四通信鏈路，其中所述第十四通信鏈路包括第五測試口；互連所述相位誤差生成器和所述數(shù)據(jù)緩存器的第十五通信鏈路；互連所述微處理器接口和所述相位誤差生成器的第十六通信鏈路。
6.根據(jù)權(quán)利要求5的讀通道，還包括PLL電路；互連所述相位誤差生成器和所述PLL電路的第十七通信鏈路，其中所述第十七通信鏈路包括第六測試口；互連所述PLL電路和所述數(shù)據(jù)緩存器的第十八通信鏈路；互連所述微處理器接口和所述PLL電路的第十九通信鏈路。
7.根據(jù)權(quán)利要求6的讀通道，還包括相位插值器；互連所述PLL電路和所述相位插值器的第二十通信鏈路，其中所述第二十通信鏈路包括第七測試口；互連所述第七測試口和所述數(shù)據(jù)緩存器的第二十一通信鏈路；互連所述相位插值器和所述樣本插值器的第二十二通信鏈路，其中所述第二十二通信鏈路包括第八測試口；互連所述第八測試口和所述數(shù)據(jù)緩存器的第二十三通信鏈路；互連所述微處理器接口和所述相位插值器的第二十四通信鏈路。
8.根據(jù)權(quán)利要求7的讀通道，還包括最大似然性檢測器；互連所述增益控制模塊和所述最大似然性檢測器的第二十五通信鏈路，其中所述第二十五通信鏈路包括第九測試口；互連所述第九測試口和所述數(shù)據(jù)緩存器的第二十六通信鏈路；互連所述微處理器接口和所述最大似然性檢測器的第二十七通信鏈路。
9.根據(jù)權(quán)利要求8的讀通道，還包括糾錯模塊；互連所述糾錯模塊和所述最大似然性檢測器的第二十八通信鏈路，其中所述第二十八通信鏈路包括第十測試口；互連所述第九測試口和所述數(shù)據(jù)緩存器的第二十九通信鏈路；互連所述微處理器接口和所述糾錯模塊的第三十通信鏈路。
10.一種專用集成電路，包括(N)個讀通道；SRAM存儲裝置，其中所述SRAM存儲裝置能夠與所述(N)個通道中的每個通信；微處理器接口，其中所述微處理器接口能夠讀取所述SRAM存儲裝置，而且其中所述微處理器接口能夠與所述(N)個讀通道中的每個通信，其中(N)等于或大于1，而且等于或小于8。
11.根據(jù)權(quán)利要求10的專用集成電路，其中(N)為8。
12.根據(jù)權(quán)利要求10的專用集成電路，其中所述(N)個讀通道中的每個包括模數(shù)轉(zhuǎn)換器；均衡器；互連所述均衡器和所述模數(shù)轉(zhuǎn)換器的第一通信鏈路，其中所述第一通信鏈路包括第一測試口；互連所述第一測試口和所述數(shù)據(jù)緩存器的第二通信鏈路；互連所述數(shù)據(jù)緩存器和所述微處理器接口的第三通信鏈路；互連所述微處理器接口和所述均衡器的第四通信鏈路。
13.根據(jù)權(quán)利要求12的專用集成電路，其中所述(N)個讀通道中的每個還包括中間線性濾波器；互連所述中間線性濾波器和所述均衡器的第五通信鏈路，其中所述第五通信鏈路包括第二測試口；互連所述中間線性濾波器和所述數(shù)據(jù)緩存器的第六通信鏈路；互連所述微處理器接口和所述中間線性濾波器的第七通信鏈路。
14.根據(jù)權(quán)利要求13的專用集成電路，其中所述(N)個讀通道中的每個還包括樣本插值器；互連所述中間線性濾波器和所述樣本插值器的第八通信鏈路，其中所述第八通信鏈路包括第三測試口；互連所述樣本插值器和所述數(shù)據(jù)緩存器的第九通信鏈路；互連所述微處理器接口和所述樣本插值器的第十通信鏈路。
15.根據(jù)權(quán)利要求14的專用集成電路，其中所述(N)個讀通道中的每個還包括增益控制模塊；互連所述增益控制模塊和所述樣本插值器的第十一通信鏈路，其中所述第十一通信鏈路包括第四測試口；互連所述增益控制模塊和所述數(shù)據(jù)緩存器的第十二通信鏈路；互連所述微處理器接口和所述增益控制模塊的第十三通信鏈路。
16.根據(jù)權(quán)利要求15的專用集成電路，其中所述(N)個讀通道中的每個還包括相位誤差生成器；互連所述增益控制模塊和所述相位誤差生成器的第十四通信鏈路，其中所述第十四通信鏈路包括第五測試口；互連所述相位誤差生成器和所述數(shù)據(jù)緩存器的第十五通信鏈路；互連所述微處理器接口和所述相位誤差生成器的第十六通信鏈路。
17.根據(jù)權(quán)利要求16的專用集成電路，其中所述(N)個讀通道中的每個還包括PLL電路；互連所述PLL電路和所述相位誤差生成器的第十七通信鏈路，其中所述第十七通信鏈路包括第六測試口；互連所述PLL電路和所述數(shù)據(jù)緩存器的第十八通信鏈路；互連所述微處理器接口和所述PLL電路的第十九通信鏈路。
18.根據(jù)權(quán)利要求17的專用集成電路，其中所述(N)個讀通道中的每個還包括相位插值器；互連所述PLL電路和所述相位插值器的第二十通信鏈路，其中所述第二十通信鏈路包括第七測試口；互連所述第七測試口和所述數(shù)據(jù)緩存器的第二十一通信鏈路；互連所述相位插值器和所述樣本插值器的第二十二通信鏈路，其中所述第二十二通信鏈路包括第八測試口；互連所述第八測試口和所述數(shù)據(jù)緩存器的第二十三通信鏈路；互連所述微處理器接口和所述相位插值器的第二十四通信鏈路。
19.根據(jù)權(quán)利要求18的專用集成電路，其中所述(N)個讀通道中的每個還包括最大似然性檢測器；互連所述增益控制模塊和所述最大似然性檢測器的第二十五通信鏈路，其中所述第二十五通信鏈路包括第九測試口；互連所述第九測試口和所述數(shù)據(jù)緩存器的第二十六通信鏈路；互連所述微處理器接口和所述最大似然性檢測器的第二十七通信鏈路。
20.根據(jù)權(quán)利要求19的專用集成電路，其中所述(N)個讀通道中的每個還包括糾錯模塊；互連所述糾錯模塊和所述最大似然性檢測器的第二十八通信鏈路，其中所述第二十八通信鏈路包括第十測試口；互連所述第十測試口和所述數(shù)據(jù)緩存器的第二十九通信鏈路；互連所述微處理器接口和所述糾錯模塊的第三十通信鏈路。
21.使用讀通道從信息存儲介質(zhì)讀取信息的方法，包括的步驟有在一時間間隔上生成包括所述信息的模擬波形；在整個所述時間間隔上向所述讀通道提供所述模擬波形；提供包括所述讀通道的一個或多個第一操作參數(shù)的控制器；向所述讀通道提供所述一個或多個第一操作參數(shù)；使用所述一個或多個第一操作參數(shù)，根據(jù)所述模擬波形，在所述時間間隔的整個第一部分上生成數(shù)字信號；設(shè)置糾錯率門限；按照實(shí)際糾錯率，在所述時間間隔的所述第一部分期間對所述數(shù)字信號糾錯；判斷所述實(shí)際糾錯率是否大于所述糾錯率門限；如果所述實(shí)際糾錯率不大于所述糾錯率門限，繼續(xù)在所述時間間隔中使用所述一個或多個第一操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率大于所述糾錯率門限，則在所述時間間隔的所述第一部分中，將所述數(shù)字信號儲存在所述數(shù)據(jù)緩存器中；在所述時間間隔的所述第一部分中，由所述控制器從所述緩存器中讀取所述數(shù)字信號；在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二操作參數(shù)；在所述時間間隔的所述第一部分中，向所述讀通道提供所述一個或多個第二操作參數(shù)；在所述時間間隔的第二部分中，使用所述一個或多個第二操作參數(shù)生成所述數(shù)字信號。
22.根據(jù)權(quán)利要求21的方法，其中所述讀通道包括均衡器，而其中所述控制器包括一個或多個第一均衡器操作參數(shù)，還包括的步驟有向所述均衡器提供所述一個或多個第一均衡器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一均衡器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二均衡器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述均衡器提供所述一個或多個第二均衡器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二均衡器操作參數(shù)生成所述數(shù)字信號。
23.根據(jù)權(quán)利要求21的方法，其中所述讀通道包括中間線性濾波器，而其中所述控制器包括一個或多個第一中間線性濾波器操作參數(shù)，還包括的步驟有向所述中間線性濾波器提供所述一個或多個第一均衡器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一中間線性濾波器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二中間線性濾波器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述中間線性濾波器提供所述一個或多個第二中間線性濾波器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二中間線性濾波器操作參數(shù)生成所述數(shù)字信號。
24.根據(jù)權(quán)利要求21的方法，其中所述讀通道包括樣本插值器，而其中所述控制器包括一個或多個第一樣本插值器操作參數(shù)，包括的步驟還有向所述樣本插值器提供所述一個或多個第一樣本插值器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一樣本插值器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二樣本插值器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述樣本插值器提供所述一個或多個第二樣本插值器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二樣本插值器操作參數(shù)生成所述數(shù)字信號。
25.根據(jù)權(quán)利要求21的方法，其中所述讀通道包括增益控制模塊，而其中所述控制器包括一個或多個第一增益控制模塊操作參數(shù)，包括的步驟還有向所述增益控制模塊提供所述一個或多個第一增益控制模塊操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一增益控制模塊操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二增益控制模塊操作參數(shù)；在所述時間間隔的所述第一部分中，向所述增益控制模塊提供所述一個或多個第二增益控制模塊操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二增益控制模塊操作參數(shù)生成所述數(shù)字信號。
26.根據(jù)權(quán)利要求21的方法，其中所述讀通道包括相位誤差生成器，而其中所述控制器包括一個或多個第一相位誤差生成器操作參數(shù)，包括的步驟還有向所述相位誤差生成器提供所述一個或多個第一相位誤差生成器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一相位誤差生成器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二相位誤差生成器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述相位誤差生成器提供所述一個或多個第二相位誤差生成器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二相位誤差生成器操作參數(shù)生成所述數(shù)字信號。
27.根據(jù)權(quán)利要求21的方法，其中所述讀通道還包括PLL電路，而其中所述控制器包括一個或多個第一PLL電路操作參數(shù)，包括的步驟還有向所述PLL電路提供所述一個或多個第一PLL電路操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一PLL電路操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二PLL電路操作參數(shù)；在所述時間間隔的所述第一部分中，向所述PLL電路提供所述一個或多個第二PLL電路操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二PLL電路操作參數(shù)生成所述數(shù)字信號。
28.根據(jù)權(quán)利要求21的方法，其中所述讀通道包括相位插值器，而其中所述控制器包括一個或多個第一相位插值器操作參數(shù)，包括的步驟還有向所述相位插值器提供所述一個或多個第一相位插值器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一相位插值器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二相位插值器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述相位插值器提供所述一個或多個第二相位插值器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二相位插值器操作參數(shù)生成所述數(shù)字信號。
29.根據(jù)權(quán)利要求21的方法，其中所述讀通道包括最大似然性檢測器，而其中所述控制器包括一個或多個第一最大似然性檢測器操作參數(shù)，包括的步驟還有向所述最大似然性檢測器提供所述一個或多個第一最大似然性檢測器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一最大似然性檢測器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，通過所述控制器生成一個或多個第二最大似然性檢測器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述樣本插值器提供所述一個或多個第二最大似然性檢測器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二最大似然性檢測器操作參數(shù)生成所述數(shù)字信號。
30.一種制造產(chǎn)品，包括具有配置于其中的計算機(jī)可讀程序代碼的計算機(jī)可用介質(zhì)，所述程序代碼使用讀通道從信息存儲介質(zhì)讀取信息，其中所述制造產(chǎn)品還包括控制器和一個或多個用于所述讀通道的第一操作參數(shù)，而且其中所述讀通道包括數(shù)據(jù)緩存器，計算機(jī)可讀程序代碼包括一系列完成以下操作的計算機(jī)可讀程序步驟在一時間間隔中生成包括所述信息的模擬波形；在整個所述時間間隔中向所述讀通道提供所述模擬波形；向所述讀通道提供所述一個或多個第一操作參數(shù)；使用所述一個或多個第一操作參數(shù)在所述時間間隔的整個第一部分中根據(jù)所述模擬波形生成數(shù)字信號；設(shè)置糾錯率門限；在所述時間間隔的第一部分中，按照實(shí)際糾錯率對所述數(shù)字信號糾錯；判斷所述實(shí)際糾錯率是否高于所述糾錯率門限；如果所述實(shí)際糾錯率沒有所述糾錯率門限高，在整個所述時間間隔中使用所述一個或多個第一操作參數(shù)繼續(xù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，將所述數(shù)字信號儲存在所述數(shù)據(jù)緩存器中；在所述時間間隔的所述第一部分中，通過所述控制器從所述緩存器讀取所述數(shù)字信號；在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二操作參數(shù)；在所述時間間隔的所述第一部分中，向所述讀通道提供所述一個或多個第二操作參數(shù)。在所述時間間隔的所述第二部分中，使用所述一個或多個第二操作參數(shù)生成所述數(shù)字信號。
31.根據(jù)權(quán)利要求30的制造產(chǎn)品，其中所述讀通道包括均衡器，而且其中所述控制器包括一個或多個第一均衡器操作參數(shù)，所述計算機(jī)可讀程序代碼還包括一系列執(zhí)行以下操作的計算機(jī)可讀程序步驟向所述均衡器提供所述一個或多個第一均衡器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一均衡器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二均衡器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述均衡器提供所述一個或多個第二均衡器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二均衡器操作參數(shù)生成所述數(shù)字信號。
32.根據(jù)權(quán)利要求30的制造產(chǎn)品，其中所述讀通道包括中間線性濾波器，而且其中所述控制器包括一個或多個第一中間線性濾波器操作參數(shù)，所述計算機(jī)可讀程序代碼還包括一系列執(zhí)行以下操作的計算機(jī)可讀程序步驟向所述中間線性濾波器提供所述一個或多個第一均衡器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一中間線性濾波器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二中間線性濾波器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述中間線性濾波器提供所述一個或多個第二中間線性濾波器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二中間線性濾波器操作參數(shù)生成所述數(shù)字信號。
33.根據(jù)權(quán)利要求30的制造產(chǎn)品，其中所述讀通道包括樣本插值器，而且其中所述控制器包括一個或多個第一樣本插值器操作參數(shù)，所述計算機(jī)可讀程序代碼還包括一系列執(zhí)行以下操作的計算機(jī)可讀程序步驟向所述樣本插值器提供所述一個或多個第一樣本插值器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一樣本插值器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二樣本插值器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述樣本插值器提供所述一個或多個第二樣本插值器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二樣本插值器操作參數(shù)生成所述數(shù)字信號。
34.根據(jù)權(quán)利要求30的制造產(chǎn)品，其中所述讀通道包括增益控制模塊，而且其中所述控制器包括一個或多個第一增益控制模塊操作參數(shù)，所述計算機(jī)可讀程序代碼還包括一系列執(zhí)行以下操作的計算機(jī)可讀程序步驟向所述增益控制模塊提供所述一個或多個第一增益控制模塊操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一增益控制模塊操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二增益控制模塊操作參數(shù)；在所述時間間隔的所述第一部分中，向所述增益控制模塊提供所述一個或多個第二增益控制模塊操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二增益控制模塊操作參數(shù)生成所述數(shù)字信號。
35.根據(jù)權(quán)利要求30的制造產(chǎn)品，其中所述讀通道包括相位誤差生成器，而且其中所述控制器包括一個或多個第一相位誤差生成器操作參數(shù)，所述計算機(jī)可讀程序代碼還包括一系列執(zhí)行以下操作的計算機(jī)可讀程序步驟向所述相位誤差生成器提供所述一個或多個第一相位誤差生成器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一相位誤差生成器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二相位誤差生成器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述相位誤差生成器提供所述一個或多個第二相位誤差生成器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二相位誤差生成器操作參數(shù)生成所述數(shù)字信號。
36.根據(jù)權(quán)利要求30的制造產(chǎn)品，其中所述讀通道包括PLL電路，而且其中所述控制器包括一個或多個第一PLL電路操作參數(shù)，所述計算機(jī)可讀程序代碼還包括一系列執(zhí)行以下操作的計算機(jī)可讀程序步驟向所述PLL電路提供所述一個或多個第一PLL電路操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一PLL電路操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二PLL電路操作參數(shù)；在所述時間間隔的所述第一部分中，向所述PLL電路提供所述一個或多個第二PLL電路操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二PLL電路操作參數(shù)生成所述數(shù)字信號。
37.根據(jù)權(quán)利要求30的制造產(chǎn)品，其中所述讀通道包括相位插值器，而且其中所述控制器包括一個或多個第一相位插值器操作參數(shù)，所述計算機(jī)可讀程序代碼還包括一系列執(zhí)行以下操作的計算機(jī)可讀程序步驟向所述相位插值器提供所述一個或多個第一相位插值器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一相位插值器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二相位插值器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述相位插值器提供所述一個或多個第二相位插值器操作參數(shù)；在所述時間間隔的所述第二部分中，使用所述一個或多個第二相位插值器操作參數(shù)生成所述數(shù)字信號。
38.根據(jù)權(quán)利要求30的制造產(chǎn)品，其中所述讀通道包括最大似然性檢測器，而且其中所述控制器包括一個或多個第一最大似然性檢測器操作參數(shù)，所述計算機(jī)可讀程序代碼還包括一系列執(zhí)行以下操作的計算機(jī)可讀程序步驟向所述最大似然性檢測器提供所述一個或多個第一最大似然性檢測器操作參數(shù)；在所述時間間隔的所述第一部分中，使用所述一個或多個第一最大似然性檢測器操作參數(shù)生成所述數(shù)字信號；如果所述實(shí)際糾錯率比所述糾錯率門限高，則在所述時間間隔的所述第一部分中，由所述控制器生成一個或多個第二最大似然性檢測器操作參數(shù)；在所述時間間隔的所述第一部分中，向所述樣本插值器提供所述一個或多個第二最大似然性檢測器操作參數(shù)；在所述時間間隔的第二部分中，使用所述一個或多個第二最大似然性檢測器操作參數(shù)生成所述數(shù)字信號。
39.可用于可編程計算機(jī)處理器的計算機(jī)程序產(chǎn)品，其中實(shí)現(xiàn)有計算機(jī)可讀程序代碼，用于使用讀通道從信息存儲介質(zhì)讀取信息，其中所述讀通道包括數(shù)據(jù)緩存器，包括使所述可編程計算機(jī)處理器在一時間間隔中生成包括所述信息的模擬波形的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在整個所述時間間隔上向讀通道提供所述模擬波形的計算機(jī)可讀程序代碼，其中所述讀通道包括數(shù)據(jù)緩存器；使所述可編程計算機(jī)處理器向所述讀通道提供一個或多個第一操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的整個第一部分中使用所述一個或多個第一操作參數(shù)根據(jù)所述模擬波形生成數(shù)字信號的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器檢索糾錯率門限的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)按照實(shí)際糾錯率對所述數(shù)字信號糾錯的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器判斷所述實(shí)際糾錯率是否大于所述糾錯率門限的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率不大于所述糾錯率門限，使所述可編程計算機(jī)處理器在整個所述時間間隔中使用所述一個或多個第一操作參數(shù)繼續(xù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)將所述數(shù)字信號存儲在所述數(shù)據(jù)緩存器中的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)從所述緩存器讀取所述數(shù)字信號的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)生成一個或多個第二操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述讀通道提供所述一個或多個第二操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的第二部分內(nèi)使用所述一個或多個第二操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼。
40.根據(jù)權(quán)利要求39的計算機(jī)程序產(chǎn)品，其中所述讀通道還包括均衡器，還包括一個或多個第一均衡器操作參數(shù)；使所述可編程計算機(jī)處理器向所述均衡器提供所述一個或多個第一均衡器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中使用所述一個或多個第一均衡器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中生成一個或多個第二均衡器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述均衡器提供所述一個或多個第二均衡器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第二部分內(nèi)使用所述一個或多個第二均衡器操作參數(shù)生成數(shù)字信號的計算機(jī)可讀程序代碼。
41.根據(jù)權(quán)利要求39的計算機(jī)程序產(chǎn)品，其中所述讀通道還包括中間線性濾波器，還包括一個或多個第一中間線性濾波器操作參數(shù)；使所述可編程計算機(jī)處理器向所述中間線性濾波器提供所述一個或多個第一中間線性濾波器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中使用所述一個或多個第一中間線性濾波器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中生成一個或多個第二中間線性濾波器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述中間線性濾波器提供所述一個或多個第二中間線性濾波器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第二部分內(nèi)使用所述一個或多個第二中間線性濾波器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼。
42.根據(jù)權(quán)利要求39的計算機(jī)程序產(chǎn)品，其中所述讀通道還包括樣本插值器，還包括一個或多個第一樣本插值器操作參數(shù)；使所述可編程計算機(jī)處理器向所述樣本插值器提供一個或多個第一樣本插值器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中使用所述一個或多個第一樣本插值器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中生成一個或多個第二樣本插值器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述樣本插值器提供所述一個或多個第二樣本插值器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第二部分內(nèi)使用所述一個或多個第二樣本插值器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼。
43.根據(jù)權(quán)利要求39的計算機(jī)程序產(chǎn)品，其中所述讀通道還包括增益控制模塊，還包括一個或多個第一增益控制模塊操作參數(shù)；使所述可編程計算機(jī)處理器向所述增益控制模塊提供一個或多個第一增益控制模塊操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中使用所述一個或多個第一增益控制模塊操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中生成一個或多個第二增益控制模塊操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述增益控制模塊提供所述一個或多個第二增益控制模塊操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第二部分內(nèi)使用所述一個或多個第二增益控制模塊操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼。
44.根據(jù)權(quán)利要求39的計算機(jī)程序產(chǎn)品，其中所述讀通道還包括相位誤差生成器，還包括一個或多個第一相位誤差生成器操作參數(shù)；使所述可編程計算機(jī)處理器向所述相位誤差生成器提供一個或多個第一相位誤差生成器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中使用所述一個或多個第一相位誤差生成器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中生成一個或多個第二相位誤差生成器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述相位誤差生成器提供所述一個或多個第二相位誤差生成器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第二部分內(nèi)使用所述一個或多個第二相位誤差生成器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼。在所述時間間隔的所述第一部分內(nèi)，向所述相位誤差生成器提供所述一個或多個第二相位誤差生成器操作參數(shù)；在所述時間間隔的所述第二部分內(nèi)，使用所述一個或多個第二相位誤差生成器操作參數(shù)生成所述數(shù)字信號。
45.根據(jù)權(quán)利要求39的計算機(jī)程序產(chǎn)品，其中所述讀通道還包括PLL電路，還包括一個或多個第一PLL電路操作參數(shù)；使所述可編程計算機(jī)處理器向所述PLL電路提供所述一個或多個第一PLL電路操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中使用所述一個或多個第一PLL電路操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中生成一個或多個第二PLL電路操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述PLL電路提供所述一個或多個第二PLL電路操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第二部分內(nèi)使用所述一個或多個第二PLL電路操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼。
46.根據(jù)權(quán)利要求39的計算機(jī)程序產(chǎn)品，其中所述讀通道還包括相位插值器，還包括一個或多個第一相位插值器操作參數(shù)；使所述可編程計算機(jī)處理器向所述相位插值器提供所述一個或多個第一相位插值器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中使用所述一個或多個第一相位插值器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中生成一個或多個第二相位插值器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述相位插值器提供所述一個或多個第二相位插值器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第二部分內(nèi)使用所述一個或多個第二相位插值器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼。
47.根據(jù)權(quán)利要求39的計算機(jī)程序產(chǎn)品，其中所述讀通道還包括最大似然性檢測器，還包括一個或多個第一最大似然性檢測器操作參數(shù)；使所述可編程計算機(jī)處理器向所述最大似然性檢測器提供所述一個或多個第一最大似然性檢測器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中使用所述一個或多個第一最大似然性檢測器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼；如果所述實(shí)際糾錯率大于所述糾錯率門限，可使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分中生成一個或多個第二最大似然性檢測器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第一部分內(nèi)向所述最大似然性檢測器提供所述一個或多個第二最大似然性檢測器操作參數(shù)的計算機(jī)可讀程序代碼；使所述可編程計算機(jī)處理器在所述時間間隔的所述第二部分內(nèi)使用所述一個或多個第二最大似然性檢測器操作參數(shù)生成所述數(shù)字信號的計算機(jī)可讀程序代碼。
全文摘要
從信息存儲介質(zhì)使用讀通道讀取信息的設(shè)備和方法，其中讀通道包含數(shù)據(jù)緩存器。本發(fā)明生成包含信息的模擬波形，向讀通道提供該模擬波形，并使用一個或多個第一操作參數(shù)由該模擬波形生成數(shù)字信號。該方法按照實(shí)際糾錯率對數(shù)字信號進(jìn)行糾錯，并判斷實(shí)際糾錯率是否大于糾錯率門限。如果實(shí)際糾錯率超過糾錯率門限，那么該方法就采集數(shù)字信號，并將采集的數(shù)據(jù)儲存在數(shù)據(jù)緩存器中，再從該緩存器中讀取數(shù)字信號，生成一個或多個第二操作參數(shù)，并向讀通道提供這些一個或多個第二操作參數(shù)。此后，該方法使用這一個或多個第二操作參數(shù)從信息存儲介質(zhì)中讀取信息。
文檔編號G11B20/18GK1503255SQ20031010439
公開日2004年6月9日 申請日期2003年10月28日 優(yōu)先權(quán)日2002年11月27日
發(fā)明者杰姆斯·J·郝沃斯, 羅伯特·A.·胡特金斯, A. 胡特金斯, 杰姆斯 J 郝沃斯 申請人:國際商業(yè)機(jī)器公司