專利名稱：包括位線電壓箝位電路的閃存裝置及其位線電壓控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種閃存裝置，并且更具特地，涉及一種在閃存裝置中用于在編程期間控制位線電壓的位線電壓箝位電路及其位線電壓控制方法。
背景技術(shù)：
閃存裝置在諸如移動(dòng)系統(tǒng)的各種電子系統(tǒng)中享有廣泛的應(yīng)用。圖1示出了傳統(tǒng)閃存裝置中與編程運(yùn)行有關(guān)的電路。參照?qǐng)D1，閃存單元陣列11包括多個(gè)閃存單元MCELL。每個(gè)閃存單元MCELL的源極連接到電源線SL，其漏極連接到位線BL，而其柵極連接到字線WL。
字線WL連接到字線電壓發(fā)生電路13，其產(chǎn)生字線電壓VWL并將其提供給字線WL。位線BL連接到編程電流發(fā)生電路15，其產(chǎn)生編程電流IPGM并將其提供給位線BL。
在如上所述的閃存裝置中，為了開(kāi)始編程操作，將大約9V的電壓施加到電源線SL，并且通過(guò)字線電壓發(fā)生電路13將所選存儲(chǔ)單元MCELL的閾值電壓VWL施加到與所選存儲(chǔ)單元MCELL相連的字線。在此狀態(tài)下，通過(guò)控制編程電流發(fā)生電路15使得預(yù)定編程電流IPGM流到與所選存儲(chǔ)單元MCELL相連的位線BL，在所選存儲(chǔ)單元MCELL中產(chǎn)生熱載流子，從而執(zhí)行編程運(yùn)行。
同時(shí)，將0V電壓施加到字線WLX，其連接到未選的存儲(chǔ)單元，并將源電壓VCCH施加到與未選的存儲(chǔ)單元連接的位線BLX。
如在下面等式1中，通過(guò)從字線電壓VWL中減去存儲(chǔ)單元MCELL的閾值電壓VTH(MCELL)，獲得與所選存儲(chǔ)單元MCELL相連的位線BL的電壓值VBLVBL＝VWL-VTH(MCELL)..........(1)根據(jù)等式2，字線電壓VWL由字線電壓發(fā)生電路13提供VWL＝VTH(NM)+VTH(RCELL)..........(2)值VTH(NM)指示在字線電壓發(fā)生電路13中NMOS晶體管NM的閾值電壓，而值VTH(RCELL)指示在字線電壓發(fā)生電路13中參考存儲(chǔ)單元RCELL的閾值電壓。
然而，在上述閃存裝置中，如果位線電壓VBL變得高于期望電壓，則存儲(chǔ)單元MCELL的源極和漏極之間的電壓差變得較小，這降低了編程效率。相反，如果位線電壓VBL變得低于期望電壓，鄰近存儲(chǔ)單元MCELL并且共享位線和電源線(source line)的存儲(chǔ)單元的源極和漏極之間的電壓差提高，這提高了編程干擾。
因此，在編程期間將位線電壓VBL維持在基本恒定的電平上對(duì)提高編程效率和降低編程干擾是非常重要。
但是，在圖1所示的傳統(tǒng)閃存裝置中，在編程期間，位線電壓VBL受字線電壓發(fā)生電路13中的NMOS晶體管NM的閾值電壓改變以及字線電壓發(fā)生電路13中的主存儲(chǔ)單元MCELL和冗余存儲(chǔ)單元RCELL的閾值電壓之間的不匹配的影響。
因此，在編程操作期間位線電壓VBL可能改變。結(jié)果，編程效率可能被降低，而編程干擾可能被提高。

發(fā)明內(nèi)容
本發(fā)明提供了一種閃存裝置，其包括在編程操作期間能夠減少位線電壓中的變化的電路。
本發(fā)明還提供了一種在閃存裝置中的編程操作期間能夠減少位線電壓中的變化的位線電壓控制方法。
在一方面，本發(fā)明涉及一種閃存裝置，包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；和位線電壓箝位電路，其與位線和字線相連，用于在閃存裝置的編程操作期間，檢測(cè)位線的電壓，并控制字線電壓發(fā)生電路的偏置電流，從而控制位線的電壓。
在一個(gè)實(shí)施例中，位線電壓箝位電路包括電流鏡，用于產(chǎn)生與位線的電壓中的變化成比例的電流，以及使該電流從字線流向參考電壓節(jié)點(diǎn)。
在另一實(shí)施例中，電流鏡包括第一MOS晶體管，其漏極和柵極與位線相連，而其源極與參考電壓節(jié)點(diǎn)相連；和第二MOS晶體管，其漏極與字線相連，其柵極與第一MOS晶體管的柵極相連，而其源極與參考電壓節(jié)點(diǎn)相連。
在另一實(shí)施例中，位線電壓箝位電路包括第一MOS晶體管，其漏極和柵極與位線相連，而其源極與參考電壓節(jié)點(diǎn)相連；和第二MOS晶體管，其漏極與字線相連，其柵極與第一MOS晶體管的柵極相連，而其源極與參考電壓節(jié)點(diǎn)相連。
在另一方面，本發(fā)明涉及于一種閃存裝置，包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；和位線電壓箝位電路，其與位線和字線相連，用于在閃存裝置的編程操作期間，在位線的電壓提高時(shí)降低字線電壓，從而通過(guò)降低的字線電壓來(lái)降低位線的電壓，和在位線的電壓降低時(shí)提高字線電壓，從而通過(guò)提高的字線電壓來(lái)提高位線的電壓。
在一個(gè)實(shí)施例中，位線電壓箝位電路包括電流鏡，用于產(chǎn)生與流向位線的編程電流成比例的電流，以及使該編程電流從字線流向參考電壓節(jié)點(diǎn)。
在另一實(shí)施例中，電流鏡包括第一MOS晶體管，其漏極和柵極與位線相連，而其源極與參考電壓節(jié)點(diǎn)相連；和第二MOS晶體管，其漏極與字線相連，其柵極與第一MOS晶體管的柵極相連，而其源極與參考電壓節(jié)點(diǎn)相連。
在另一實(shí)施例中，位線電壓箝位電路包括第一MOS晶體管，其漏極和柵極與位線相連，而其源極與參考電壓節(jié)點(diǎn)相連；和第二MOS晶體管，其漏極與字線相連，其柵極與第一MOS晶體管的柵極相連，而其源極與參考電壓節(jié)點(diǎn)相連。
在另一方面，本發(fā)明涉及于一種用于控制閃存裝置的位線電壓的方法，該閃存裝置包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；和編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；該方法包括在閃存裝置的編程操作期間，檢測(cè)位線的電壓，并控制字線電壓發(fā)生電路的偏置電流，從而控制位線的電壓。
在一個(gè)實(shí)施例中，該方法還包括產(chǎn)生與位線的編程電流成比例的電流，以及使該電流從字線流向參考電壓節(jié)點(diǎn)。
在另一方面，本發(fā)明涉及于一種用于控制閃存裝置的位線電壓的方法，該閃存裝置包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；和編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；該方法包括在位線的電壓提高時(shí)降低字線電壓；通過(guò)降低的字線電壓來(lái)降低位線的電壓；在位線的電壓降低時(shí)提高字線電壓；以及通過(guò)提高的字線電壓來(lái)提高位線的電壓。


通過(guò)參照附圖詳細(xì)描述本發(fā)明的示范性的實(shí)施例，本發(fā)明的上述和其他特點(diǎn)和優(yōu)點(diǎn)將變得更清晰，在附圖中圖1是傳統(tǒng)閃存裝置的電路圖；和圖2是根據(jù)本發(fā)明的實(shí)施例的閃存裝置的電路圖。
具體實(shí)施例方式
在下文中，將參照附圖詳細(xì)描述本發(fā)明的實(shí)施例。相同的附圖標(biāo)記在全部附圖中指示相同的部件。
圖2是根據(jù)本發(fā)明的實(shí)施例的閃存裝置的電路圖。
參照?qǐng)D2，閃存裝置包括閃存單元陣列21、字線電壓發(fā)生電路23、編程電流發(fā)生電路25、和位線電壓箝位電路27。
閃存單元陣列21包括多個(gè)閃存單元MCELL。每一閃存單元MCELL的源極與電源線SL相連，其位線與位線BL相連，而其柵極與字線WL相連。
字線電壓發(fā)生電路23與字線WL相連，以產(chǎn)生字線電壓VWL并將其提供給字線WL。字線電壓發(fā)生電路23是用于通過(guò)使用預(yù)定偏置電流來(lái)產(chǎn)生參考電壓(即字線電壓VWL)的參考電壓發(fā)生電路，其包括PMOS晶體管PM1和PM2、參考存儲(chǔ)單元RCELL、NMOS晶體管NM1、和參考電流源REF1。
編程電流發(fā)生電路25與位線BL相連，以產(chǎn)生編程電流IPGM并將其提供給位線BL。編程電流發(fā)生電路25包括PMOS晶體管PM3和PM4、NMOS晶體管NM2和NM3、和參考電流源REF2。
字線電壓發(fā)生電路23和編程電流發(fā)生電路25在本領(lǐng)域中是公知的，并因而省略對(duì)其的詳細(xì)描述。
與位線BL和字線WL相連的位線電壓箝位電路27檢測(cè)位線BL的電壓VBL以控制字線電壓發(fā)生電路23的偏置電流，從而在編程期間控制位線BL的電壓VBL。
位線電壓箝位電路27包括電流鏡，用于產(chǎn)生與位線BL的電壓中的變化成比例的電流ICOMP，以及使該電流ICOMP從字線WL流向參考電壓節(jié)點(diǎn)，即，地電壓節(jié)點(diǎn)VSS。
電流鏡包括NMOS晶體管NM5，其漏極和柵極彼此相連，而其源極與參考電壓節(jié)點(diǎn)VSS相連；和NMOS晶體管NM4，其漏極與字線WL相連，其柵極與NMOS晶體管NM5的柵極相連，而其源極與參考電壓節(jié)點(diǎn)VSS相連。
更詳細(xì)地，在編程期間，與位線BL的電壓中的變化ΔVBL成比例的電流ICOMP通過(guò)位線電壓箝位電路27從字線WL流向地電壓節(jié)點(diǎn)VSS。因此，當(dāng)位線BL的電壓VBL提高時(shí)，電流ICOMP提高，從而降低了字線WL的電壓VWL。結(jié)果，根據(jù)等式1，位線BL的電壓VBL降低量依賴于字線電壓VWL的降低量。
同時(shí)，當(dāng)位線BL的電壓VBL降低時(shí)，電流ICOMP降低，從而提高了字線WL的電壓VWL。結(jié)果，根據(jù)等式1，位線BL的電壓VBL提高量依賴于字線電壓VWL的提高量。
在編程期間，如果由于字線電壓發(fā)生電路23中的NMOS晶體管NM1的閾值電壓的變化和由于字線電壓發(fā)生電路23中的主存儲(chǔ)單元MCELL和冗余存儲(chǔ)單元RCELL的閾值電壓之間的不匹配而使得位線電壓VBL變得高于期望電壓，則流經(jīng)位線電壓箝位電路27中的以二極管方式連接的NMOS晶體管NM5的電流增加，并且通過(guò)鏡像流經(jīng)晶體管NM5的電流由晶體管NM4產(chǎn)生的電流ICOMP也增加了。
提高的電流ICOMP降低了字線電壓發(fā)生電路23的偏置電流，并且因此，降低了字線WL的電壓VWL，從而導(dǎo)致根據(jù)等式1的位線電壓VBL的降低。
在編程期間，如果由于字線電壓發(fā)生電路23中的NMOS晶體管NM1的閾值電壓中的變化和由于字線電壓發(fā)生電路23中的主存儲(chǔ)單元MCELL和冗余存儲(chǔ)單元RCELL的閾值電壓之間的不匹配而使得位線電壓VBL變得低于期望電壓，則流經(jīng)位線電壓箝位電路27中的以二極管方式連接的NMOS晶體管NM5的電流降低，并且因此，通過(guò)鏡像流經(jīng)晶體管NM5的電流而產(chǎn)生的電流ICOMP被降低。
降低的電流ICOMP提高了字線電壓發(fā)生電路23的偏置電流，并且因此，字線WL的電壓VWL提高，從而導(dǎo)致根據(jù)等式1的位線電壓VBL的提高。
如上所述，在根據(jù)本發(fā)明的閃存裝置中，在編程操作期間通過(guò)使用位線電壓箝位電路27來(lái)將位線電壓VBL維持在基本恒定的期望電壓上是可能的，從而提高了編程效率且降低了編程干擾。
雖然已經(jīng)參照本發(fā)明的示范性實(shí)施例具體示出和描述了本發(fā)明，但是本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解在不背離如所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以在形式和細(xì)節(jié)上做各種改變。
權(quán)利要求
1.一種閃存裝置，包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；和位線電壓箝位電路，其與位線和字線相連，用于在閃存裝置的編程操作期間，檢測(cè)位線的電壓，并控制字線電壓發(fā)生電路的偏置電流，從而控制位線的電壓。
2.根據(jù)權(quán)利要求1所述的閃存裝置，其中位線電壓箝位電路包括電流鏡，用于產(chǎn)生與位線的電壓中的變化成比例的電流，以及使該電流從字線流向參考電壓節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求2所述的閃存裝置，其中電流鏡包括第一MOS晶體管，其漏極和柵極與位線相連，而其源極與參考電壓節(jié)點(diǎn)相連；和第二MOS晶體管，其漏極與字線相連，其柵極與第一MOS晶體管的柵極相連，而其源極與參考電壓節(jié)點(diǎn)相連。
4.根據(jù)權(quán)利要求1所述的閃存裝置，其中位線電壓箝位電路包括第一MOS晶體管，其漏極和柵極與位線相連，而其源極與參考電壓節(jié)點(diǎn)相連；和第二MOS晶體管，其漏極與字線相連，其柵極與第一MOS晶體管的柵極相連，而其源極與參考電壓節(jié)點(diǎn)相連。
5.一種閃存裝置，包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；和位線電壓箝位電路，其與位線和字線相連，用于在閃存裝置的編程操作期間，在位線的電壓提高時(shí)降低字線電壓，從而通過(guò)降低的字線電壓來(lái)降低位線的電壓，和在位線的電壓降低時(shí)提高字線電壓，從而通過(guò)提高的字線電壓來(lái)提高位線的電壓。
6.根據(jù)權(quán)利要求5所述的閃存裝置，其中位線電壓箝位電路包括電流鏡，用于產(chǎn)生與流向位線的編程電流成比例的電流，以及使該編程電流從字線流向參考電壓節(jié)點(diǎn)。
7.根據(jù)權(quán)利要求6所述的閃存裝置，其中電流鏡包括第一MOS晶體管，其漏極和柵極與位線相連，而其源極與參考電壓節(jié)點(diǎn)相連；和第二MOS晶體管，其漏極與字線相連，其柵極與第一MOS晶體管的柵極相連，而其源極與參考電壓節(jié)點(diǎn)相連。
8.根據(jù)權(quán)利要求5所述的閃存裝置，其中位線電壓箝位電路包括第一MOS晶體管，其漏極和柵極與位線相連，而其源極與參考電壓節(jié)點(diǎn)相連；和第二MOS晶體管，其漏極與字線相連，其柵極與第一MOS晶體管的柵極相連，而其源極與參考電壓節(jié)點(diǎn)相連。
9.一種用于控制閃存裝置的位線電壓的方法，該閃存裝置包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；和編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；該方法包括在閃存裝置的編程操作期間，檢測(cè)位線的電壓，并控制字線電壓發(fā)生電路的偏置電流，從而控制位線的電壓。
10.根據(jù)權(quán)利要求9所述的方法，還包括產(chǎn)生與位線的編程電流成比例的電流，以及使該電流從字線流向參考電壓節(jié)點(diǎn)。
11.一種用于控制閃存裝置的位線電壓的方法，該閃存裝置包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；和編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；該方法包括在位線的電壓提高時(shí)降低字線電壓；通過(guò)降低的字線電壓來(lái)降低位線的電壓；在位線的電壓降低時(shí)提高字線電壓；以及通過(guò)提高的字線電壓來(lái)提高位線的電壓。
全文摘要
提供一種在閃存裝置中能夠在編程期間降低位線的電壓的變化的位線電壓控制電路及其方法。該閃存裝置包括閃存單元，其源極與電源線相連，其漏極與位線相連，而其柵極與字線相連；字線電壓發(fā)生電路，其與字線相連，用于產(chǎn)生字線電壓并將其提供給字線；編程電流發(fā)生電路，其與位線相連，用于產(chǎn)生編程電流并將其提供給位線；和位線電壓箝位電路，其與位線和字線相連，用于在閃存裝置的編程操作期間，檢測(cè)位線的電壓，并控制字線電壓發(fā)生電路的偏置電流，從而控制位線的電壓。因此，可以在編程期間通過(guò)使用位線電壓箝位電路來(lái)將位線電壓穩(wěn)定維持為期望電壓來(lái)提高編程效率且降低編程干擾。
文檔編號(hào)G11C7/12GK1716454SQ200510079429
公開(kāi)日2006年1月4日 申請(qǐng)日期2005年6月21日 優(yōu)先權(quán)日2004年6月23日
發(fā)明者吳世殷 申請(qǐng)人:三星電子株式會(huì)社