箝位電路、半導(dǎo)體裝置和半導(dǎo)體裝置的箝位方法
【專利摘要】箝位電路、半導(dǎo)體裝置和半導(dǎo)體裝置的箝位方法。所述半導(dǎo)體裝置包括：第一高壓晶體管，具有柵極和第一電極，其中，第一電極連接到第一焊盤并且寄生電容形成在柵極和第一電極之間；箝位電路，連接到第一高壓晶體管的柵極，其中，箝位電路檢測(cè)由于靜電放電導(dǎo)致的第一高壓晶體管的柵極電壓的電平變化，并且根據(jù)檢測(cè)結(jié)果將第一高壓晶體管的柵極電壓箝位。
【專利說明】箝位電路、半導(dǎo)體裝置和半導(dǎo)體裝置的箝位方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2012年9月28日提交到韓國(guó)知識(shí)產(chǎn)權(quán)局的第10-2012-0109262號(hào)韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，該申請(qǐng)的內(nèi)容通過引用全部包含于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明構(gòu)思涉及箝位電路，更具體地講，涉及箝位電路、包括箝位電路的半導(dǎo)體裝置和半導(dǎo)體裝置的箝位方法。
【背景技術(shù)】
[0004]半導(dǎo)體裝置包括用于例如通過焊盤輸入/輸出信號(hào)或者處理內(nèi)部信號(hào)的晶體管，諸如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)。靜電放電(ESD)可能損壞半導(dǎo)體裝置的敏感組件，因此半導(dǎo)體裝置可以包括用于保護(hù)組件免受ESD影響的設(shè)備。例如，半導(dǎo)體裝置可以包括用于保護(hù)敏感電子器件的ESD保護(hù)電路并且可以耗散積累的靜電電荷。然而，各種類型的半導(dǎo)體裝置仍然由于ESD而遭受性能劣化和器件損壞。

【發(fā)明內(nèi)容】

[0005]本發(fā)明構(gòu)思的示例性實(shí)施例提供了可以對(duì)半導(dǎo)體裝置執(zhí)行箝位操作的箝位電路、包括箝位電路的半導(dǎo)體裝置和半導(dǎo)體裝置的箝位方法。
[0006]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括:第一高電壓晶體管，具有柵極和第一電極，其中，第一電極連接到第一焊盤并且寄生電容形成在柵極和第一電極之間；箝位電路，連接到第一高電壓晶體管的柵極，其中，箝位電路檢測(cè)由于靜電放電(ESD)導(dǎo)致的第一高電壓晶體管的柵極電壓的電平變化，并且根據(jù)檢測(cè)結(jié)果對(duì)第一高電壓晶體管的柵極電壓進(jìn)行箝位。
[0007]第一高電壓晶體管可以是控制電源傳輸?shù)碾娫撮_關(guān)。
[0008]第一高電壓晶體管可以具有與地電壓連接的第二電極，并且第一高電壓晶體管是可以橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)晶體管。
[0009]箝位電路可以包括:觸發(fā)電路，產(chǎn)生觸發(fā)電壓，其中，觸發(fā)電壓的電平響應(yīng)于第一高電壓晶體管的柵極電壓的電平增大而變化；箝位晶體管，響應(yīng)于觸發(fā)電壓控制第一高電壓晶體管的柵極和地電壓之間的連接。
[0010]觸發(fā)電路可以包括:上拉單元，連接在第一高電壓晶體管的柵極和箝位晶體管的柵極之間并且上拉觸發(fā)電壓；下拉單元，連接在上拉單元和地電壓之間并且下拉觸發(fā)電壓。
[0011]上拉單元可以包括金屬氧化物半導(dǎo)體(MOS)晶體管,所述MOS晶體管具有施加有第一高電壓晶體管的柵極的第一電壓的源極和與施加第二電壓的第一節(jié)點(diǎn)連接的柵極，其中，MOS晶體管的基極電連接到第二電壓。
[0012]寄生二極管分量可以形成在第一高電壓晶體管的柵極和第一節(jié)點(diǎn)之間。
[0013]半導(dǎo)體裝置還可以包括驅(qū)動(dòng)電路，驅(qū)動(dòng)電路包括用于控制第一高電壓晶體管的驅(qū)動(dòng)的至少一個(gè)電路，并且具有電壓作為箝位電路的操作電壓施加的節(jié)點(diǎn)。
[0014]半導(dǎo)體裝置還可以包括第二高電壓晶體管，其中，箝位電路共同連接到第一高電壓晶體管的柵極和第二高電壓晶體管的柵極。
[0015]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種箝位電路，所述箝位電路與LDMOS晶體管的柵極連接并且包括=ESD檢測(cè)單元，檢測(cè)由于ESD導(dǎo)致的LDMOS晶體管的柵極的電勢(shì)變化并且輸出控制信號(hào)；箝位晶體管，連接到LDMOS晶體管的柵極，其中，箝位晶體管的柵極接收控制信號(hào)，并且箝位晶體管響應(yīng)于控制信號(hào)對(duì)LDMOS晶體管的柵極進(jìn)行箝位。
[0016]ESD檢測(cè)單元可以包括第一 MOS晶體管，第一MOS晶體管具有與LDMOS晶體管的柵極連接的第一電極和與箝位晶體管的柵極連接的第二電極，并且可以通過對(duì)LDMOS晶體管的柵極電壓進(jìn)行切換來生成控制信號(hào)。
[0017]第一 MOS晶體管可以通過第一電極接收LDMOS晶體管的柵極的第一電壓，通過第一 MOS晶體管的柵極接收第二電壓，并且由于第一電壓和第二電壓之間的電平差而導(dǎo)通。
[0018]第一 MOS晶體管的塊極可以電連接到第二電壓。
[0019]當(dāng)發(fā)生ESD時(shí)，第一 MOS晶體管可以通過第一 MOS晶體管的MOS溝道的第一路徑和寄生雙極性分量的第二路徑來生成控制信號(hào)。
[0020]在LDMOS晶體管的柵極和施加第二電壓的節(jié)點(diǎn)之間可以形成寄生二極管分量，并且在ESD的初期,第一電壓可以大于第二電壓。
[0021]ESD檢測(cè)單元還可以包括第二 MOS晶體管，第二 MOS晶體管連接在地電壓和第一MOS晶體管的第二電極之間并且將控制信號(hào)下拉至地電壓電平。
[0022]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種半導(dǎo)體裝置的箝位方法，所述箝位方法包括:向箝位單元施加高電壓晶體管的柵極的第一電壓；當(dāng)由于ESD導(dǎo)致第一電壓的電平變化時(shí)，通過對(duì)第一電壓進(jìn)行切換來生成控制信號(hào)；響應(yīng)于控制信號(hào)，通過在使用與高電壓晶體管的柵極連接的箝位電路中的箝位晶體管，將高電壓晶體管的柵極電壓箝位。
[0023]高電壓晶體管可以是LDMOS晶體管。
[0024]箝位方法還可以包括:接收半導(dǎo)體裝置的節(jié)點(diǎn)處的第二電壓；當(dāng)?shù)谝浑妷汉偷诙妷褐g的電平差等于或大于閾值電壓時(shí)，啟用控制信號(hào)。
[0025]可以由具有與第一電壓連接的第一電極、與箝位晶體管的柵極連接的第二電極和與第二電壓連接的柵極的MOS晶體管生成控制信號(hào)，并且MOS晶體管的塊極可以電連接到
第二電壓。
[0026]當(dāng)發(fā)生ESD時(shí)，第二電壓可以從地電壓電平變化至第一電平，并且在第二電壓變化至第一電平的同時(shí)，可以啟用控制信號(hào)。
[0027]當(dāng)半導(dǎo)體系統(tǒng)正常操作時(shí)，第二電壓可以具有地電壓電平，并且不啟用對(duì)箝位晶體管的箝位操作。
[0028]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種半導(dǎo)體系統(tǒng)，所述半導(dǎo)體系統(tǒng)包括:內(nèi)部集成電路，連接到第一焊盤；半導(dǎo)體芯片，包括通過第一焊盤與內(nèi)部集成電路連接的高電壓晶體管，其中，高電壓晶體管具有柵極和第一電極，第一電極連接到第一焊盤并且寄生電容形成在柵極和第一電極之間；箝位電路，設(shè)置在半導(dǎo)體芯片中并且連接到高電壓晶體管的柵極，其中，箝位電路檢測(cè)由于ESD導(dǎo)致的高電壓晶體管的柵極電壓電平的增大，并且根據(jù)檢測(cè)結(jié)果對(duì)高電壓晶體管的柵極電壓進(jìn)行箝位。[0029]當(dāng)半導(dǎo)體芯片正常操作時(shí)，可以不啟用箝位電路，并且當(dāng)在半導(dǎo)體芯片的非操作時(shí)間段期間檢測(cè)到ESD時(shí)，可以選擇性啟用箝位電路。
[0030]半導(dǎo)體芯片可以從內(nèi)部寄生電路接收輸入電壓，并且控制箝位電路，以根據(jù)輸入電壓和高電壓晶體管的柵極電壓之間的電平差啟用箝位電路。
[0031]根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括:高電壓晶體管，具有柵極、漏極和源極，其中，漏極連接到焊盤并且源極連接到地電壓；以及箝位電路，連接到柵極并且被構(gòu)造為通過將地電壓連接到柵極響應(yīng)于靜電放電將柵極電壓箝位。
[0032]高電壓晶體管可以是LDMOS晶體管。
[0033]箝位電路可以包括與柵極連接的CMOS電路和與柵極連接的箝位晶體管。
[0034]CMOS電路可以連接到箝位晶體管的柵極。
[0035]CMOS電路可以連接到輸入電壓。
【專利附圖】

【附圖說明】
[0036]通過參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示例性實(shí)施例，本發(fā)明構(gòu)思的上述和其它特征將變得更加清楚，其中:
[0037]圖1是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置的框圖；
[0038]圖2是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖1的半導(dǎo)體裝置的高電壓晶體管單元的電路圖；
[0039]圖3是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖1的半導(dǎo)體裝置的箝位電路的框圖；
[0040]圖4是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖1的半導(dǎo)體裝置的電路圖；
[0041]圖5A和圖5B是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置的電路圖；
[0042]圖6是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置的框圖；
[0043]圖7的(a)和圖7的(b)是示出當(dāng)施加靜電放電(ESD)脈沖時(shí)包括和不包括根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的箝位電路的柵電壓的波長(zhǎng)之間的關(guān)系的曲線圖；
[0044]圖8是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置的箝位方法的流程圖；
[0045]圖9是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置的框圖；
[0046]圖10是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖9的半導(dǎo)體裝置的操作的流程圖；
[0047]圖11是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的包括半導(dǎo)體裝置的半導(dǎo)體系統(tǒng)的框圖；
[0048]圖12是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的包括半導(dǎo)體裝置的半導(dǎo)體系統(tǒng)的框圖；
[0049]圖13是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置的框圖；
[0050]圖14是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的安裝在半導(dǎo)體系統(tǒng)上的半導(dǎo)體裝置的框圖；以及
[0051]圖15是示出圖14的半導(dǎo)體系統(tǒng)中的各種電壓的電平的表格?！揪唧w實(shí)施方式】
[0052]下文中，將參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示例性實(shí)施例。然而，本發(fā)明構(gòu)思可以用許多不同形式來實(shí)施并且不應(yīng)該被理解為限于這里闡明的示例性實(shí)施例。
[0053]圖1是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置10的框圖。參照?qǐng)D1，半導(dǎo)體裝置10可以包括高電壓晶體管單元100、箝位電路200和驅(qū)動(dòng)電路300。
[0054]半導(dǎo)體裝置10可以執(zhí)行與電壓或功率相關(guān)的各種操作。半導(dǎo)體裝置10可以被形成為通過至少一個(gè)焊盤輸入/輸出信號(hào)的半導(dǎo)體芯片。當(dāng)半導(dǎo)體裝置10用于接收主電源并且將主電源轉(zhuǎn)換成用于其它電路裝置的電壓或者分配主電源時(shí)，或者當(dāng)半導(dǎo)體裝置10用作為了高電壓驅(qū)動(dòng)外部集成電路而流動(dòng)高壓或高電流的路徑時(shí)，高電壓晶體管單元100可以包括具有相對(duì)大尺寸的至少一個(gè)高電壓晶體管。
[0055]高電壓晶體管可以是基于硅的半導(dǎo)體，例如，氮化鎵(GaN)晶體管、碳化硅(SiC)晶體管或橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)晶體管。例如，由于LDMOS晶體管可以具有淺溝槽隔離(STI)間隙結(jié)構(gòu)并且可以在應(yīng)用期間被用作與焊盤PAD連接的功率晶體管，因此LDMOS晶體管可以具有大尺寸。因此，LDMOS晶體管可以具有在一個(gè)電極(例如，漏極)和柵極之間形成的大寄生電容，并且該寄生電容可對(duì)應(yīng)于重疊電容分量。在LDMOS晶體管中，因?yàn)樾纬蓶艠O的電極和源極區(qū)域一起與溝道的至少一部分重疊，所以寄生電容分量可形成在漏極區(qū)域和形成電極的柵極之間。下文中，假設(shè)高電壓晶體管單元100包括LDMOS晶體管作為高電壓晶體管。
[0056]當(dāng)高電壓晶體管單元100包括LDMOS晶體管(未示出)時(shí)，在發(fā)生靜電放電(ESD)事件時(shí)，ESD電荷可被注入至LDMOS晶體管的漏極中。箝位電路200針對(duì)高電壓晶體管單元100的至少一個(gè)節(jié)點(diǎn)執(zhí)行箝位操作。例如，因?yàn)橛捎诋?dāng)發(fā)生ESD事件時(shí)LDMOS晶體管的漏極和柵極之間的電容分量導(dǎo)致LDMOS晶體管的柵極上可能感應(yīng)出電勢(shì)，所以箝位電路200可以對(duì)施加到LDMOS晶體管的柵極的第一電壓(例如，柵極電壓Vg)執(zhí)行箝位操作。
[0057]高電壓晶體管單元100電連接到半導(dǎo)體裝置100中形成的焊盤PAD，并且包括在高電壓晶體管單元100中的LDMOS晶體管通過節(jié)點(diǎn)“a”電連接到焊盤PAD。例如，LDMOS晶體管可以連接在節(jié)點(diǎn)“a”和地電壓GND (或者施加地電壓GND的地電壓源)之間。作為用于控制高電壓晶體管單元100的驅(qū)動(dòng)的電路的驅(qū)動(dòng)電路300可以通過接收第二電壓VIN和地電壓GND來操作，并且可以驅(qū)動(dòng)包括在高電壓晶體管單元100中的LDMOS晶體管的柵極。第二電壓VIN可被施加到鉗位電路200以與鉗位操作聯(lián)動(dòng)。例如，可以通過使用外部電源電壓在半導(dǎo)體裝置10中產(chǎn)生第二電壓VIN，或者在集成電路(IC)可以設(shè)置在半導(dǎo)體裝置10的外部并且在IC中產(chǎn)生的電壓可以作為第二電壓VIN而被施加到半導(dǎo)體裝置10。下文中，施加到箝位電路200的第二電壓VIN被稱為輸入電壓VIN。
[0058]箝位電路200通過連接到高電壓晶體管單元100的至少一個(gè)節(jié)點(diǎn)來執(zhí)行箝位操作。例如，箝位電路200可以通過連接到LDMOS晶體管的柵極來對(duì)LDMOS晶體管的柵極電壓Vg進(jìn)行箝位。另外，另一個(gè)電壓可以作為用于操作箝位電路200的電壓而被施加到箝位電路200。例如，施加到驅(qū)動(dòng)電路300的輸入電壓VIN可以共同地被施加到箝位電路200。雖然在圖1中未示出，但箝位電路200不一定共同地接收輸入電壓VIN。例如，箝位電路200可以通過連接到驅(qū)動(dòng)電路300的一個(gè)節(jié)點(diǎn)來接收電平與輸入電壓VIN的電平不同的電壓。
[0059]現(xiàn)在，將解釋圖1的半導(dǎo)體裝置10的箝位操作。[0060]當(dāng)發(fā)生ESD事件時(shí)，ESD電荷被注入至與LDMOS晶體管的漏極連接的節(jié)點(diǎn)“a”，并且LDMOS晶體管的柵極的電勢(shì)(或電壓電平)根據(jù)LDMOS晶體管的柵極和漏極之間的電容分量而增大。箝位電路200通過連接到LDMOS晶體管的柵極來檢測(cè)柵極電壓Vg的電壓電平的變化。換句話講，箝位電路200檢測(cè)由于ESD事件導(dǎo)致的柵極電壓Vg的增大。另外，根據(jù)檢測(cè)，箝位電路200基于柵極電壓Vg的電平和輸入電壓VIN的電平之差來生成內(nèi)部控制信號(hào)(未示出)，并且將內(nèi)部控制信號(hào)施加到箝位電路200中的箝位晶體管的柵極。當(dāng)與LDMOS晶體管的柵極連接的箝位晶體管導(dǎo)通時(shí)，LDMOS晶體管的柵極電壓Vg通過箝位晶體管和地電壓GND被箝位。
[0061]當(dāng)半導(dǎo)體裝置10正常操作時(shí)，或者當(dāng)包括半導(dǎo)體裝置10的半導(dǎo)體系統(tǒng)正常操作時(shí)，輸入電壓VIN具有預(yù)定的電壓電平。相反，當(dāng)半導(dǎo)體裝置10或半導(dǎo)體系統(tǒng)沒有操作時(shí)(例如，在非操作時(shí)間段期間)或者在半導(dǎo)體系統(tǒng)使用半導(dǎo)體裝置10之前，輸入電壓VIN可以保持地電壓電平。當(dāng)發(fā)生ESD事件時(shí)，隨著ESD電荷的注入和柵極電壓Vg的電平增大，輸入電壓VIN的電平可發(fā)生變化。例如，在LDMOS晶體管的柵極和向箝位電路200施加輸入電壓VIN的節(jié)點(diǎn)之間，可形成寄生二極管分量。當(dāng)在ESD事件的初期LDMOS晶體管的柵極電壓Vg的電平增大時(shí)，輸入電壓VIN的電平也會(huì)增大。
[0062]圖2是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖1的半導(dǎo)體裝置10的高電壓晶體管單元100的電路圖。參照?qǐng)D2，高電壓晶體管單元100可以包括LDMOS晶體管LDM0S，該LDMOS具有與焊盤PAD連接的漏極和與地電壓GND (或者施加地電壓的地電壓源)連接的源極。LDMOS晶體管LDMOS的柵極響應(yīng)于圖1的驅(qū)動(dòng)電路300輸出的驅(qū)動(dòng)信號(hào)而被控制。在圖2中，LDMOS晶體管LDMOS被示例性示出為N型LDMOS晶體管(NLDM0S)。另外，LDMOS晶體管LDMOS可具有在其漏極和柵極之間形成的相對(duì)大的重疊電容分量(或寄生電容分量)。因此，隨著當(dāng)發(fā)生ESD事件時(shí)ESD電荷通過焊盤PAD注入至LDMOS晶體管LDMOS的漏極，由于重疊電容分量而導(dǎo)致LDMOS晶體管LDMOS的柵極電壓Vg的電平增大。
[0063]LDMOS晶體管LDMOS可以具有相對(duì)大的尺寸以切換高電壓，例如，可以具有幾千μ m至幾十μ m的尺寸。假設(shè)LDMOS晶體管LDMOS直接連接到焊盤PAD，則當(dāng)發(fā)生ESD事件時(shí)，柵極電壓Vg的電平增大以導(dǎo)通溝道，從而對(duì)溝道加熱。當(dāng)溝道被急劇加熱時(shí)，ESD水平會(huì)降低。
[0064]圖3是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖1的半導(dǎo)體裝置10的箝位電路200的框圖。參照?qǐng)D3，箝位電路200可以包括箝位晶體管210和觸發(fā)電路220。箝位晶體管210對(duì)高電壓晶體管的柵極電壓進(jìn)行箝位并且可以被稱為柵極箝位晶體管。
[0065]參照?qǐng)D1和圖3，箝位晶體管210連接在LDMOS晶體管LDMOS的柵極和地電壓GND之間，接收從觸發(fā)電路220輸出的觸發(fā)電壓Vtrig作為控制信號(hào)，并且響應(yīng)于控制信號(hào)而對(duì)LDMOS晶體管LDMOS的柵極電壓Vg進(jìn)行箝位。觸發(fā)電路220包括用于產(chǎn)生觸發(fā)電壓Vtrig的一個(gè)或多個(gè)電路，并且觸發(fā)電路220的至少一個(gè)節(jié)點(diǎn)連接到LDMOS晶體管LDMOS的柵極。另外，觸發(fā)電路220連接到輸入電壓VIN和地電壓GND，并且輸出觸發(fā)電壓Vtrig，觸發(fā)電壓Vtrig的電平根據(jù)輸入電壓VIN和LDMOS晶體管LDMOS的柵極電壓Vg之間的電平差而變化。
[0066]觸發(fā)電路220將觸發(fā)電壓Vtrig輸出到箝位晶體管210的柵極，并且根據(jù)輸入電壓VIN和柵極電壓Vg之間的電平差來上拉或下拉觸發(fā)電壓Vtrig。例如，在觸發(fā)電壓Vtrig保持在下拉狀態(tài)的同時(shí)，發(fā)生ESD事件時(shí)，觸發(fā)電路220檢測(cè)隨著柵極電壓Vg的電平增大的柵極電壓Vg和輸入電壓VIN之間的電平差，上拉并且輸出觸發(fā)電壓Vtrig。
[0067]圖4是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖1的半導(dǎo)體裝置10的電路圖。參照?qǐng)D4，半導(dǎo)體裝置10可以包括LDMOS晶體管LDMOS作為高電壓晶體管單元100，并且LDMOS晶體管LDMOS可以是NLDMOS晶體管。盡管在圖4中示出了 N型LDMOS晶體管，但本示例性實(shí)施例不限于此并且可以使用另一種類型的LDMOS晶體管。
[0068]重疊電容分量可形成在LDMOS晶體管LDMOS的柵極和漏極之間。另外，箝位電路200可以包括箝位晶體管210和觸發(fā)電路220。箝位晶體管210可以包括第一 NMOS晶體管MNO。第一 NMOS晶體管MNO的一個(gè)電極(例如，漏極)可以連接到LDMOS晶體管LDMOS的柵極，并且第一 NMOS晶體管MNO的其它電極(例如，源極)可以連接到地電壓GND。
[0069]觸發(fā)電路220可以包括至少一個(gè)晶體管和電阻器。如圖4中所示，觸發(fā)電路220可被形成為互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)，并且可以產(chǎn)生觸發(fā)電壓Vtrig，該觸發(fā)電壓Vtrig的電平隨著LDMOS晶體管LDMOS的柵極電壓Vg的電平增大而變化。觸發(fā)電路220可以包括上拉單元和下拉單元，上拉單元連接在LDMOS晶體管LDMOS的柵極和第一 NMOS晶體管MNO的柵極之間并且上拉觸發(fā)電壓Vtrig，下拉單元連接在第一 NMOS晶體管MNO的柵極和地電壓GND之間并且下拉觸發(fā)電壓Vtrig。
[0070]上拉單元和下拉單元可以均包括響應(yīng)于預(yù)定電壓而開關(guān)的MOS晶體管。例如，上拉單元可以包括通過輸入電壓VIN而切換的第一 PMOS晶體管MPl，并且下拉單元可以包括通過輸入電壓VIN而切換的第二 NMOS晶體管MNl。第一 PMOS晶體管MPl和第二 NMOS晶體管麗I可以通過電阻器R連接到輸入電壓VIN。另外，第一 PMOS晶體管MPl的塊極(bulk)和源極可以彼此連接，并且第二 NMOS晶體管麗I的塊極可以連接到地電壓GND。
[0071]第一 PMOS晶體管MPl基于輸入電壓VIN和柵極電壓Vg之間的電平差而導(dǎo)通/截止。當(dāng)由于ESD事件而導(dǎo)致柵極電壓Vg的電平增大時(shí)，第一 PMOS晶體管MPl導(dǎo)通以切換柵極電壓Vg，并且柵極電壓Vg被發(fā)送到第一 NMOS晶體管MNO的柵極。換句話講，因?yàn)榈?br> 一PMOS晶體管MPl導(dǎo)通，所以觸發(fā)電壓Vtrig被上拉，并且由于上拉的觸發(fā)電壓Vtrig而導(dǎo)致箝位晶體管210的第一 NMOS晶體管MNO導(dǎo)通。因此，LDMOS晶體管LDMOS的柵極電壓Vg通過地電壓GND而被箝位，因此柵極電壓Vg的電平減小。
[0072]將詳細(xì)說明圖4的半導(dǎo)體裝置10的操作。當(dāng)半導(dǎo)體裝置10正常操作時(shí)或者當(dāng)包括半導(dǎo)體裝置10的半導(dǎo)體系統(tǒng)正常操作時(shí)，輸入電壓VIN具有比LDMOS晶體管LDMOS的柵極電壓Vg的電平高的預(yù)定電壓電平。因此，第一 PMOS晶體管MPl截止，并且第二 NMOS晶體管麗I的柵極連接到供電的電源，因此第二 NMOS晶體管麗I保持導(dǎo)通狀態(tài)。因此，由于與LDMOS晶體管LDMOS的柵極連接的箝位晶體管210保持截止?fàn)顟B(tài)，因此對(duì)于柵極電壓Vg的箝位操作沒有啟用。換句話講，半導(dǎo)體裝置10中包括的箝位電路200不影響半導(dǎo)體裝置10或者包括半導(dǎo)體裝置10的半導(dǎo)體系統(tǒng)的正常操作。例如，當(dāng)半導(dǎo)體裝置10或者包括半導(dǎo)體裝置10的半導(dǎo)體系統(tǒng)正常操作時(shí)，由于ESD事件而注入的電荷可通過與焊盤PAD連接的另一個(gè)電路塊(未示出)而被箝位。
[0073]在半導(dǎo)體系統(tǒng)使用半導(dǎo)體裝置10之前或者當(dāng)包括半導(dǎo)體裝置10的半導(dǎo)體系統(tǒng)不操作時(shí)，可能發(fā)生ESD事件。在這種情況下，箝位電路200可響應(yīng)于ESD事件而執(zhí)行箝位操作。例如，當(dāng)因ESD事件的電荷被注入并且柵極電壓Vg的電平因此而增大時(shí)，在ESD事件的初期，與焊盤PAD沒有直接連接關(guān)系的輸入電壓VIN保持地電壓電平。雖然在圖4中未示出，但在施加輸入電壓VIN的節(jié)點(diǎn)和LDMOS晶體管LDMOS的柵極之間可存在寄生二極管分量。因此，輸入電壓VIN根據(jù)柵極電壓Vg的電平而增大，并且當(dāng)ESD事件結(jié)束時(shí)，輸入電壓VIN返回到地電壓電平。
[0074]因此，由于在ESD事件的初期當(dāng)ESD脈沖增大時(shí)，輸入電壓VIN保持其電平低于柵極電壓Vg的電平，因此第一 PMOS晶體管MPl的溝道導(dǎo)通，從而觸發(fā)電壓Vtrig的電平增大至高于第一 NMOS晶體管NMO的閾值電壓。第二 NMOS晶體管麗I可以被設(shè)計(jì)成具有弱的下拉強(qiáng)度，使得當(dāng)發(fā)生ESD事件時(shí)，觸發(fā)電壓Vtrig的電平?jīng)]有被有力地限于地電壓電平。為了防止第二 NMOS晶體管MNl因ESD電荷注入至施加輸入電壓VIN的節(jié)點(diǎn)而受損，可以在第
二NMOS晶體管麗I的柵極和施加輸入電壓VIN的輸入電壓源之間連接電阻R。
[0075]圖5A和圖5B是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置10的電路圖。參照?qǐng)D5A，半導(dǎo)體裝置10可以包括LDMOS晶體管LDMOS作為高電壓晶體管單元100，并且箝位電路200可以包括箝位晶體管210和觸發(fā)電路220。箝位晶體管210可以包括第一 NMOS晶體管ΜΝ0，并且觸發(fā)電路220可以包括第一 PMOS晶體管MPl和第二匪OS晶體管麗I。可以以基本相同的方式執(zhí)行與圖4的元件的相同的圖5A的元件的操作，因此將不再給出對(duì)其的詳細(xì)說明。
[0076]參照?qǐng)D5A，第一 PMOS晶體管MPl的源極連接到柵極電壓Vg并且第一 PMOS晶體管MPl的漏極連接到第一 NMOS晶體管MNO的柵極。另外，第一 PMOS晶體管MPl的柵極通過電阻器R連接到輸入電壓VIN，并且第一 PMOS晶體管MPl的塊極連接到輸入電壓VIN。
[0077]另外，LDMOS晶體管LDMOS的柵極連接到施加輸入電壓VIN的節(jié)點(diǎn)“b”。節(jié)點(diǎn)“b”可以是與施加輸入電壓VIN的輸入電壓源直接連接的節(jié)點(diǎn)?？晒┻x擇地，可以在半導(dǎo)體裝置10中設(shè)置通過接收輸入電壓VIN而操作的單獨(dú)電路(例如，圖1的驅(qū)動(dòng)電路300)，并且節(jié)點(diǎn)“b”可以是驅(qū)動(dòng)電路300中的任意一個(gè)節(jié)點(diǎn)。當(dāng)節(jié)點(diǎn)“b”是驅(qū)動(dòng)電路300中的節(jié)點(diǎn)并且驅(qū)動(dòng)電路300通過接收另一個(gè)電源電壓而被驅(qū)動(dòng)時(shí)，驅(qū)動(dòng)電路300中的節(jié)點(diǎn)“b”可以接收電壓并且節(jié)點(diǎn)“b”的電壓可作為輸入電壓VIN而被施加到箝位電路200?？晒┻x擇地，當(dāng)驅(qū)動(dòng)電路300通過接收輸入電壓VIN而被驅(qū)動(dòng)時(shí)，節(jié)點(diǎn)“b”可以向箝位電路200施加電平與輸入電壓VIN的電平不同的電壓。
[0078]在節(jié)點(diǎn)“b”和LDMOS晶體管LDMOS的柵極之間存在寄生二極管分量。因此，當(dāng)LDMOS晶體管LDMOS的柵極電壓Vg的電平變化時(shí)，輸入電壓(例如，節(jié)點(diǎn)“b”的電壓)的電平也變化。例如，在半導(dǎo)體系統(tǒng)使用半導(dǎo)體裝置10之前，或者當(dāng)包括半導(dǎo)體裝置10的半導(dǎo)體系統(tǒng)沒有操作時(shí)，輸入電壓VIN可以具有地電壓電平。由于輸入電壓與連接到LDMOS晶體管LDMOS的焊盤PAD沒有直接連接關(guān)系，因此輸入電壓VIN在ESD事件的初期保持地電壓電平。
[0079]接下來，隨著LDMOS晶體管LDMOS的柵極電壓Vg的電平因寄生電容分量而變化，輸入電壓VIN的電平也變化。當(dāng)ESD脈沖增大時(shí)，隨著柵極電壓Vg的電平增大，輸入電壓VIN也增大同時(shí)與柵極電壓Vg具有特定電平差。接下來，當(dāng)ESD事件結(jié)束時(shí)，輸入電壓VIN返回到地電壓電平。
[0080]在ESD脈沖增大的同時(shí)，輸入電壓VIN保持具有比柵極電壓Vg的電平低的電平。因此，第一 PMOS晶體管MPl的溝道導(dǎo)通并且觸發(fā)電壓Vtrig增大至高于第一 NMOS晶體管MNO的閾值電壓。另外，因?yàn)榈谝?PMOS晶體管MPl的塊極連接到輸入電壓VIN，所以觸發(fā)電壓Vtrig的上拉可因第一 PMOS晶體管MPl的源極、塊極和漏極導(dǎo)致的寄生雙極性分量而加速。換句話講，當(dāng)發(fā)生ESD事件時(shí)，因?yàn)橛|發(fā)電壓Vtrig的上拉速度可因第一 PMOS晶體管MPl的MOS溝道的路徑和寄生雙極性分量的路徑導(dǎo)致而增大，所以響應(yīng)于ESD事件，第一NMOS晶體管MNO被驅(qū)動(dòng)的時(shí)間可以更早。
[0081]圖5B示出在節(jié)點(diǎn)“b”和LDMOS晶體管LDMOS的柵極之間形成的寄生二極管分量。參照?qǐng)D5B，LDMOS晶體管LDMOS的柵極可以連接到圖1的驅(qū)動(dòng)電路300的至少一個(gè)節(jié)點(diǎn)，并且驅(qū)動(dòng)電路300可以包括用于驅(qū)動(dòng)LDMOS晶體管LDMOS的柵極的至少一個(gè)晶體管(例如，PMOS晶體管或NMOS晶體管)。響應(yīng)于如圖5B的(a)中所示的控制輸入C_IN，驅(qū)動(dòng)電路300控制LDMOS晶體管LDMOS。
[0082]當(dāng)節(jié)點(diǎn)“b”對(duì)應(yīng)于PMOS晶體管的源極時(shí)，由于如圖5B的(b)中所示，PMOS晶體管的漏極是P型漏極并且PMOS晶體管的塊極是η型塊極，因此可以形成P-η型寄生二極管分量。PMOS晶體管的塊極和源極可以彼此連接，因此寄生二極管分量可形成在節(jié)點(diǎn)“b”和LDMOS晶體管LDMOS的柵極之間。
[0083]根據(jù)以上的示例性實(shí)施例，由于用于控制箝位操作的電路可以被形成為包括CMOS和電阻并因此可以應(yīng)用于現(xiàn)有電路(而不用進(jìn)行額外的處理)，因此用于形成電路的面積的增大可以降到最低。另外，由于通過使用導(dǎo)通溝道的操作和導(dǎo)通寄生雙極性分量的操作二者來控制箝位操作，因此箝位響應(yīng)速度可以提高。
[0084]圖6是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置10的框圖。圖6中示出的某些元件可以與圖5A中示出的某些元件相同。如上所述，箝位電路200可以對(duì)LDMOS晶體管LDMOS的柵極電壓Vg進(jìn)行箝位，并且可以基于柵極電壓Vg和施加到箝位電路200的至少一個(gè)電壓(例如，圖6中的內(nèi)部電壓VM)之間的電平差來控制對(duì)柵極電壓Vg的箝位操作。
[0085]輸入電壓VIN可作為驅(qū)動(dòng)電路300的操作電壓而被施加。輸入電壓VIN可通過半導(dǎo)體裝置10的另一個(gè)焊盤從外部輸入或者可通過使用電源電壓在半導(dǎo)體裝置10中產(chǎn)生。驅(qū)動(dòng)電路300可以包括至少一個(gè)內(nèi)部電路，例如，第一內(nèi)部電路310和第二內(nèi)部電路320。施加到驅(qū)動(dòng)電路300中的一個(gè)節(jié)點(diǎn)的電壓可作為內(nèi)部電壓VM而被施加到箝位電路200。例如，第一內(nèi)部電路310和第二內(nèi)部電路320之間的節(jié)點(diǎn)“c”的電壓可作為內(nèi)部電壓VM而被施加到箝位電路200。
[0086]另外，在驅(qū)動(dòng)電路300中的節(jié)點(diǎn)“c”和LDMOS晶體管LDMOS的柵極之間可以形成寄生二極管分量，驅(qū)動(dòng)電路300中的節(jié)點(diǎn)“c”和LDMOS晶體管LDMOS的柵極是施加用于控制如上所述的箝位操作的兩個(gè)電壓的節(jié)點(diǎn)。因此，當(dāng)發(fā)生ESD事件時(shí)，隨著柵極電壓Vg增大，節(jié)點(diǎn)“c”的電壓(例如，內(nèi)部電壓VM)的電平也可增大，并且在ESD脈沖增大的同時(shí)，由于柵極電壓Vg和內(nèi)部電壓VM之間的電平差，導(dǎo)致驅(qū)動(dòng)箝位晶體管并且執(zhí)行箝位操作。
[0087]圖7的(a)和圖7的(b)是示出當(dāng)施加靜電放電(ESD)脈沖時(shí)包括和不包括根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的箝位電路的柵極電壓Vg的波長(zhǎng)之間的關(guān)系的曲線圖。圖7的(a)示出不使用根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的箝位電路的情況，并且圖7的(b)示出使用根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的箝位電路的情況。例如，當(dāng)根據(jù)人體模式(HBM)對(duì)應(yīng)于2kV的ESD脈沖被施加到LDMOS晶體管LDMOS的漏極時(shí)，柵極電壓Vg的波形變化。[0088]參照?qǐng)D7的(a)，當(dāng)不使用根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的箝位電路時(shí)，在已經(jīng)施加ESD脈沖之后，柵極電壓Vg保持幾伏(V)的電壓電平超過預(yù)定的時(shí)間段。例如，柵極電壓Vg的最高電壓電平可以是大約10V。另外，由于在ESD脈沖開始減小之后柵極電壓Vg保持等于或高于5V超過150ns，因此當(dāng)發(fā)生ESD事件時(shí)LDMOS晶體管LDMOS的溝道可被加熱。
[0089]參照?qǐng)D7的(b)，當(dāng)使用根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的箝位電路時(shí)，在發(fā)生ESD事件之后的3ns，可以感應(yīng)出5V的柵極電壓Vg，但是柵極電壓Vg的增大可能是不使用箝位電路時(shí)的一半。另外，由于在發(fā)生ESD事件之后的大約5ns柵極電壓Vg被箝位至地電壓電平，因此LDMOS晶體管LDMOS的柵極導(dǎo)通的可能性可以降低。具體地講，由于HBM下的ESD事件具有大約6ns的上升時(shí)間段，因此當(dāng)使用根據(jù)本示例性實(shí)施例的箝位電路時(shí)，在發(fā)生這種ESD事件時(shí)可以有效地將LDMOS晶體管LDMOS的柵極箝位?？梢栽诓挥绊懓雽?dǎo)體系統(tǒng)正常操作的情況下進(jìn)行這種箝位。
[0090]圖8是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置的箝位方法的流程圖。半導(dǎo)體裝置可以包括高電壓晶體管。在圖8中，箝位電路設(shè)置在半導(dǎo)體裝置中，并且當(dāng)發(fā)生ESD事件時(shí)箝位電路開始對(duì)高電壓晶體管的柵極進(jìn)行箝位的操作。
[0091]箝位電路包括箝位晶體管和觸發(fā)電路，箝位晶體管連接到高電壓晶體管的柵極并且對(duì)柵極電壓進(jìn)行箝位，觸發(fā)電路控制箝位晶體管的驅(qū)動(dòng)。另外，觸發(fā)電路可以輸出觸發(fā)電壓作為用于控制箝位晶體管的控制信號(hào)，并且可以包括用于上拉箝位電壓的上拉單元和用于下拉箝位電壓的下拉單元。上拉單元和下拉單元可以分別包括上拉晶體管和下拉晶體管。
[0092]在操作Sll中，當(dāng)半導(dǎo)體裝置正常操作或者包括半導(dǎo)體裝置的半導(dǎo)體系統(tǒng)正常操作時(shí)，由于箝位晶體管保持截止?fàn)顟B(tài)，所以箝位電路不影響半導(dǎo)體裝置或者半導(dǎo)體系統(tǒng)的正常操作。
[0093]在操作S12中，ESD事件被檢測(cè)到?？梢酝ㄟ^在半導(dǎo)體系統(tǒng)使用半導(dǎo)體裝置之前或者當(dāng)半導(dǎo)體裝置或半導(dǎo)體系統(tǒng)不操作時(shí)通過外部因素進(jìn)行手動(dòng)輸入來檢測(cè)ESD事件，或者可以當(dāng)測(cè)試半導(dǎo)體裝置時(shí)根據(jù)如上所述的HBM進(jìn)行主動(dòng)輸入來檢測(cè)ESD事件。另外，可以用各種方式中的任一種來檢測(cè)ESD事件。例如，可以通過檢測(cè)如上所述的高電壓晶體管的柵極電壓和施加到箝位電路的至少一個(gè)輸入電壓之間的電平差來檢測(cè)ESD事件。
[0094]在操作S13中，當(dāng)檢測(cè)到ESD事件時(shí)，觸發(fā)電路的上拉晶體管可被驅(qū)動(dòng)以增大觸發(fā)電壓，因此用于控制箝位晶體管的觸發(fā)電壓被上拉。在操作S14中，響應(yīng)于觸發(fā)電壓，箝位晶體管導(dǎo)通。在操作S15中，通過高電壓晶體管的柵極和箝位晶體管形成放電路徑。在操作S16中，由于ESD事件而增大的高電壓晶體管的柵極電壓沿著放電路徑被箝位。
[0095]圖9是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置400的框圖。圖9的半導(dǎo)體裝置400的結(jié)構(gòu)可以與圖1的半導(dǎo)體裝置10或者圖3的箝位電路200基本相同。
[0096]半導(dǎo)體裝置400可以包括作為高電壓晶體管的LDMOS晶體管410、用于對(duì)LDMOS晶體管410的柵極電壓Vg進(jìn)行箝位的箝位晶體管420和根據(jù)ESD事件的檢測(cè)結(jié)果輸出箝位控制信號(hào)Ctrl的ESD檢測(cè)單元430。如上所述，LDMOS晶體管410的一個(gè)電極連接到焊盤PAD并且LDMOS晶體管410的另一個(gè)電極連接到地電壓GND。另外，箝位晶體管420連接在LDMOS晶體管410的柵極和地電壓GND之間，并且從ESD檢測(cè)單元430輸出的箝位控制信號(hào)Ctrl被施加到箝位晶體管420的柵極。另外，用于驅(qū)動(dòng)ESD檢測(cè)單元430的輸入電壓VIN可以被施加到ESD檢測(cè)單元430。
[0097]ESD檢測(cè)單元430可以檢測(cè)柵極電壓Vg的增大。例如，當(dāng)柵極電壓Vg超過閾值時(shí)，可以判定檢測(cè)到ESD事件并且輸出控制信號(hào)Ctrl。在構(gòu)造方面，ESD檢測(cè)單元430可以與圖4或圖5A的觸發(fā)電路220基本上相同，并且在ESD檢測(cè)單元430中可以設(shè)置至少一個(gè)MOS晶體管。另外，盡管在圖9中ESD檢測(cè)單元430連接到施加輸入電壓VIN的輸入電壓源，但ESD檢測(cè)單元430可以連接到施加具有不同電平的電壓的電壓源，因此當(dāng)柵極電壓Vg增大至高于閾值時(shí)可以啟用箝位控制信號(hào)Ctrl。
[0098]根據(jù)ESD事件的檢測(cè)結(jié)果，可以通過改變箝位控制信號(hào)Ctrl的電平，使箝位晶體管420導(dǎo)通。換句話講，箝位控制信號(hào)Ctrl的電平可以響應(yīng)于柵極電壓Vg而變化。當(dāng)箝位晶體管420導(dǎo)通時(shí)，如上所述地形成通過箝位晶體管420和LDMOS晶體管410的柵極的放電路徑。另外，ESD檢測(cè)單元和鉗位晶體管可實(shí)現(xiàn)為鉗位電路而被包括在半導(dǎo)體裝置中。
[0099]圖10是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的圖9的半導(dǎo)體裝置400的操作的流程圖。參照?qǐng)D10，在操作S21中，當(dāng)包括高電壓晶體管(例如，LDMOS晶體管410)和箝位晶體管420的半導(dǎo)體裝置400正常操作或者包括半導(dǎo)體裝置400的半導(dǎo)體系統(tǒng)正常操作時(shí)，通過使箝位晶體管420保持截止?fàn)顟B(tài)，不啟用對(duì)高電壓晶體管的柵極的箝位操作。
[0100]在操作S22中，檢測(cè)LDMOS晶體管410的柵極電壓Vg的電平。例如，判定LDMOS晶體管410的柵極電壓Vg的電平是否超過閾值電壓。如果LDMOS晶體管410的柵極電壓Vg的電平?jīng)]有超過閾值電壓，則在操作S23中判定沒有發(fā)生ESD事件并且一直執(zhí)行檢測(cè)LDMOS晶體管410的柵極電壓Vg的電平的操作。在操作S23中，如果LDMOS晶體管410的柵極電壓Vg的電平超過閾值電壓，則判定發(fā)生了 ESD事件。在操作S24中，生成與ESD事件的檢測(cè)結(jié)果對(duì)應(yīng)的箝位控制信號(hào)。
[0101]在操作S25中，所生成的箝位控制信號(hào)被施加到箝位晶體管420的柵極以使箝位晶體管420導(dǎo)通，并且啟用對(duì)LDMOS晶體管410的柵極的箝位。在操作S26中，因?yàn)檫B接在施加地電壓GND的地電壓源和LDMOS晶體管410的柵極之間的箝位晶體管420導(dǎo)通而形成放電路徑，所以LDMOS晶體管410的柵極電壓Vg通過放電路徑被箝位。
[0102]圖11是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的包括半導(dǎo)體裝置1300的半導(dǎo)體系統(tǒng)1000的框圖。參照?qǐng)D11，半導(dǎo)體系統(tǒng)1000包括模塊板1100，并且半導(dǎo)體裝置1300安裝在模塊板1100上。另外，用于驅(qū)動(dòng)半導(dǎo)體裝置1300的控制器芯片1200安裝在模塊板1100上。半導(dǎo)體裝置1300和控制器芯片1200可以是不同的半導(dǎo)體芯片。另外，半導(dǎo)體裝置1300可以被形成為不同級(jí)別的芯片中的任一種。例如，半導(dǎo)體裝置1300可以具有晶圓級(jí)別的芯片級(jí)或者另一級(jí)別的芯片級(jí)。
[0103]半導(dǎo)體裝置1300可以設(shè)置在半導(dǎo)體系統(tǒng)1000中并且可以提供各種功能。例如，半導(dǎo)體裝置1300可以接收主電源并且將主電源轉(zhuǎn)換成用于其它電路裝置的電壓或者分配主電源，或者可以形成用于外部IC的高電壓驅(qū)動(dòng)的高電壓或高電流路徑。例如，在圖11中，半導(dǎo)體裝置1300管理電源。為此目的，電源開關(guān)單元1310包括高電壓晶體管。
[0104]控制器芯片1200可以安裝在模塊板1100上并且可以與模塊板1100外部的外部裝置進(jìn)行通信。另外，控制器芯片1200可以生成用于控制半導(dǎo)體裝置1300的控制信號(hào)CONl并且可以通過模塊板1100上形成電線將控制信號(hào)CONl輸出到半導(dǎo)體裝置1300。例如，半導(dǎo)體裝置1300還可以包括用于驅(qū)動(dòng)電眼開關(guān)單元1310的高電壓晶體管的驅(qū)動(dòng)電路1330，并且控制器芯片1200可以輸出控制信號(hào)CONl并且可以控制驅(qū)動(dòng)電路1330。半導(dǎo)體裝置1300可以包括至少一個(gè)焊盤，并且可以通過所述焊盤接收或輸出各種信號(hào)。例如，半導(dǎo)體裝置1300可以接收用于操作半導(dǎo)體裝置1300的電源電壓VDDl和VDD2，并且可以基于高電壓晶體管的切換操作向外部裝置(未示出)施加電源。
[0105]如上所述，ESD電荷可以通過焊盤被注入至半導(dǎo)體裝置1300中，并且高電壓晶體管的柵極的電壓可以根據(jù)形成在高電壓晶體管的柵極和漏極之間的寄生電容分量而增大。為了對(duì)高電壓晶體管的柵極進(jìn)行箝位，在半導(dǎo)體裝置1300中設(shè)置箝位電路1320。例如，箝位電路1320可以連接在施加地電壓VSSl的地電壓源和高電壓晶體管的柵極之間，并且對(duì)高電壓晶體管的柵極電壓Vg進(jìn)行箝位。電源電壓VDD2可以被施加到箝位電路1320，并且可以通過使用柵極電極Vg和電源電壓VDD2來執(zhí)行檢測(cè)ESD事件的操作。盡管在圖11中未示出，但可以向箝位電路1320施加另一個(gè)電壓信號(hào)。例如，驅(qū)動(dòng)電路1330可以包括通過處理控制信號(hào)CONl來生成內(nèi)部信號(hào)的電路單元和驅(qū)動(dòng)高電壓晶體管的柵極的柵極驅(qū)動(dòng)單元。驅(qū)動(dòng)電路1330中的一個(gè)節(jié)點(diǎn)的電壓作為電源電壓VDD2的替代可以被施加到箝位電路1320。此外，驅(qū)動(dòng)電路1330可連接在電源電壓VDD2與地電壓VSS2之間。雖然在圖11中，連接到驅(qū)動(dòng)電路1330的地電壓VSS2和連接到電源開關(guān)單元1310的地電壓VSSl沿不同路徑輸入，但是地電壓VSSI和VSS2可以是相同電壓。
[0106]盡管圖11中，用于執(zhí)行電源管理操作的電源管理芯片被圖示為半導(dǎo)體裝置1300，但本示例性實(shí)施例不限于此。例如，半導(dǎo)體裝置1300可以包括LDMOS晶體管并且可以連同另一個(gè)IC 一起形成高電壓或高電流路徑或者可以如上所述執(zhí)行另一功能。
[0107]圖12是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的包括半導(dǎo)體裝置2300的半導(dǎo)體系統(tǒng)2000的框圖。圖12中示出的某些元件可以與圖11中示出的某些元件相同。參照?qǐng)D12，半導(dǎo)體系統(tǒng)2000可以包括安裝在模塊板2100上的半導(dǎo)體裝置2300和控制器芯片2200。半導(dǎo)體裝置2300可以包括用于切換高電壓的電源開關(guān)單元2310，并且電源開關(guān)單元2310可以通過包括至少兩個(gè)高電壓晶體管來管理電源。在圖12中，電源開關(guān)單元2310包括第一晶體管2311和第二晶體管2312，并且第一晶體管2311和第二晶體管2312中的至少一個(gè)可以被形成為高電壓晶體管或者第一晶體管2311和第二晶體管2312 二者可以被形成為高電壓晶體管。假設(shè)第一晶體管2311和第二晶體管2312 二者是高電壓晶體管。
[0108]為了驅(qū)動(dòng)電源開關(guān)單元2310，可以在半導(dǎo)體裝置2300中設(shè)置第一驅(qū)動(dòng)電路2331和第二驅(qū)動(dòng)電路2332。第一驅(qū)動(dòng)電路2331向第一高電壓晶體管2311的柵極輸出驅(qū)動(dòng)信號(hào)并且控制第一高電壓晶體管2311的切換。第二驅(qū)動(dòng)電路2332向第二高電壓晶體2312的柵極輸出驅(qū)動(dòng)信號(hào)并且控制第二高電壓晶體管2312的切換。控制器芯片2200生成控制信號(hào)C0N2a和C0N2b并且分別向第一驅(qū)動(dòng)電路2331和第二驅(qū)動(dòng)電路2332施加控制信號(hào)C0N2a和C0N2b。第一驅(qū)動(dòng)電路2331可以連接在電源電壓VDD2和地電壓VSS2之間，第二驅(qū)動(dòng)電路2332可連接在電源電壓VDD3和地電壓VSS3之間。電源電壓VDD2和VDD3具有相同電壓電平或不同電壓電平。雖然在圖12中，地電壓VSS1、VSS2和VSS3沿不同路徑輸入，但是地電壓VSS1、VSS2和VSS3可以是相同電壓。
[0109]另外，半導(dǎo)體裝置2300還可以包括箝位電路2320，箝位電路2320用于對(duì)第一高電壓晶體管2311的柵極和第二高電壓晶體管2312的柵極進(jìn)行箝位。箝位電路2320可以按與如上所述基本相同的方式對(duì)第一高電壓晶體管2311的柵極和第二高電壓晶體管2312的柵極進(jìn)行箝位。盡管箝位電路2320共同連接到圖12中的第一高電壓晶體管2311和第二高電壓晶體管2312，但可以設(shè)置單獨(dú)的箝位電路，使其分別連接到第一高電壓晶體管2311和第二高電壓晶體管2312。當(dāng)發(fā)生ESD事件時(shí)，箝位電路2320可以對(duì)第一高電壓晶體管2311的第一柵極電壓Vgl和第二高電壓晶體管2312的第二柵極電壓Vg2進(jìn)行箝位。另外，盡管在圖12，中電源電壓VDD2被施加到箝位電路2320，但另一電壓(例如，任何驅(qū)動(dòng)電路中的電壓)可被施加到箝位電路2320。
[0110]假設(shè)由于與第一高電壓晶體管2311和第二高電壓晶體管2312之間的公共節(jié)點(diǎn)“d”連接的焊盤處的ESD事件，ESD電荷被注入。當(dāng)ESD電荷被注入時(shí)，由于公共節(jié)點(diǎn)“d”具有相對(duì)高的電壓電平，因此公共節(jié)點(diǎn)“d”可以對(duì)應(yīng)于第一高電壓晶體管2311的漏極和第二高電壓晶體管2312的漏極。另外，寄生電容分量(未示出)可形成在第一高電壓晶體管2311和第二高電壓晶體管2312中的每個(gè)的漏極和柵極之間。因此，因?yàn)樵贓SD事件期間公共節(jié)點(diǎn)“d”的電壓電平增大，所以第一高電壓晶體管2311的柵極電壓Vgl的電平和第二高電壓晶體管2312的柵極電壓Vg2的電平也可以增大。
[0111]箝位電路2320在其內(nèi)包括至少一個(gè)箝位晶體管(未示出)，并且箝位晶體管根據(jù)ESD事件的檢測(cè)結(jié)果而導(dǎo)通/截止。另外，箝位晶體管可以包括將第一高電壓晶體管2311的第一柵極電壓Vgl和施加地電壓VSSl的地電壓源連接的晶體管和將第二高電壓晶體管2322的第二柵極電壓Vg2和施加地電壓VSSl的地電壓源連接的晶體管?？梢杂门c如上所述基本相同的方式對(duì)第一柵極電壓Vgl和第二柵極電壓Vg2進(jìn)行箝位。
[0112]圖13是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體裝置3000的框圖。參照?qǐng)D13，在半導(dǎo)體裝置3000中包括高電壓晶體管3100、驅(qū)動(dòng)電路3300、箝位電路3200和ESD保護(hù)電路3400。與以上實(shí)施例中的元件相同的元件可以具有相同的結(jié)構(gòu)和相同的操作，因此將不再給出對(duì)其的詳細(xì)說明。
[0113]參照?qǐng)D13，為了防止半導(dǎo)體裝置3000中的器件由于ESD事件而受損，ESD保護(hù)電路3400可以直接連接到焊盤PAD。例如，ESD保護(hù)電路3400可以并聯(lián)連接到高電壓晶體管3100，使得可以通過ESD保護(hù)電路3400分流ESD電荷的至少一部分。
[0114]即使包括ESD保護(hù)電路3400，因?yàn)樵贓SD事件時(shí)，高電壓晶體管3100可能在ESD保護(hù)電路3400的保護(hù)操作開始之前就導(dǎo)通，所以ESD水平可以降低。根據(jù)本示例性實(shí)施例，由于除了與高電壓晶體管3100并聯(lián)設(shè)置的ESD保護(hù)電路3400之外，還設(shè)置連接在施加地電壓GND的地電壓源和高電壓晶體管3100的柵極之間的箝位電路3200，因此當(dāng)盡管有ESD保護(hù)電路3400，高電壓晶體管3100的柵極電壓Vg的電平也增大時(shí)，箝位電路3200檢測(cè)到柵極電壓Vg的增大并且對(duì)柵極電壓Vg進(jìn)行箝位。因此，由于高電壓晶體管3100的溝道加熱而導(dǎo)致的ESD水平降低可以減少。
[0115]圖14是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的安裝在半導(dǎo)體系統(tǒng)4000上的半導(dǎo)體裝置4200的框圖。圖15是示出半導(dǎo)體系統(tǒng)4000中的各種電壓的電平的表格。
[0116]參照?qǐng)D14，半導(dǎo)體系統(tǒng)4000可以包括內(nèi)部IC4100和與內(nèi)部IC4100電連接的半導(dǎo)體裝置4200。如上所述，半導(dǎo)體裝置4200可以設(shè)置在半導(dǎo)體系統(tǒng)4000中并且可以執(zhí)行各種功能。例如，半導(dǎo)體裝置4200可以包括高電壓晶體管單元4210并且可以管理內(nèi)部IC4100的電源。內(nèi)部IC4100和半導(dǎo)體裝置4200可以通過至少一個(gè)焊盤發(fā)送/接收各種信號(hào)。例如，內(nèi)部IC4100的一個(gè)或多個(gè)焊盤4101和4102可電連接到半導(dǎo)體裝置4200的一個(gè)或多個(gè)焊盤4201和4202。另外，內(nèi)部IC4100可以通過使用電源電壓VDD執(zhí)行各種操作，并且半導(dǎo)體裝置4200可以從內(nèi)部IC4100接收至少一個(gè)電壓(例如，輸入電壓VIN)。輸入電壓VIN通過內(nèi)部IC4100的一個(gè)焊盤4101施加到半導(dǎo)體裝置4200的示例被示出在圖14中。半導(dǎo)體裝置4200還可以包括用于驅(qū)動(dòng)高電壓晶體管單元4210的驅(qū)動(dòng)電路4230和用于對(duì)高電壓晶體管單元4210的柵極電壓Vg進(jìn)行箝位的箝位電路4220。高電壓晶體管單元4210可連接在地電壓VSS和半導(dǎo)體裝置4200的焊盤4202之間。例如，高電壓晶體管4210可管理通過焊盤4102和4202供應(yīng)至內(nèi)部IC4100的電源。
[0117]參照?qǐng)D15，與箝位操作相關(guān)的各種電壓的電平可根據(jù)半導(dǎo)體裝置4200或半導(dǎo)體系統(tǒng)4000的操作模式而不同，并且箝位電路4220的啟用可被控制。
[0118]例如，當(dāng)半導(dǎo)體裝置4200或者半導(dǎo)體系統(tǒng)4000正常操作時(shí)，箝位電路4220不影響半導(dǎo)體裝置4200或半導(dǎo)體系統(tǒng)4000的操作。換句話講，在正常操作期間，輸入電壓VIN的電平高于高電壓晶體管單元4210的柵極電壓Vg的電平，因此包括在箝位電路4220中的箝位晶體管截止，從而不啟用箝位電路4220。
[0119]相反，在半導(dǎo)體系統(tǒng)4000使用半導(dǎo)體裝置4200之前或者當(dāng)半導(dǎo)體裝置4200或半導(dǎo)體系統(tǒng)4000不操作時(shí)(例如，非操作時(shí)間段Ν0Ρ)，輸入電壓VIN可以具有地電壓電平(例如，0V)并且高電壓晶體管單元4210的柵極可以處于懸浮態(tài)。在這種情況下，箝位晶體管截止，因此不啟用箝位電路4220。
[0120]相反，當(dāng)在非操作時(shí)間段NOP期間發(fā)生ESD事件時(shí)，高電壓晶體管單元4210的柵極電壓Vg因高電壓晶體管單元4210的柵極和漏極之間的寄生電容分量和ESD電荷的注入而增大。另外，寄生二極管分量可形成在施加輸入電壓VIN的節(jié)點(diǎn)和高電壓晶體管4210的柵極之間，因此柵極電壓Vg增大并且輸入電壓VIN從地電壓電平開始與柵極電壓Vg的電平一同增大。在ESD事件的初期ESD脈沖增大的同時(shí)，柵極電壓Vg的電平高于輸入電壓VIN的電平。
[0121]根據(jù)柵極電壓Vg和輸入電壓VIN之間的電平差的檢測(cè)結(jié)果，生成控制信號(hào)。因?yàn)轶槲痪w管因所生成的控制信號(hào)導(dǎo)致而導(dǎo)通，所以啟用箝位電路4220，并且對(duì)高電壓晶體管單元4210的柵極電壓Vg進(jìn)行箝位。
[0122]如上所述，根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的箝位電路、包括箝位電路的半導(dǎo)體裝置和半導(dǎo)體裝置的箝位方法，可以防止由于ESD事件等導(dǎo)致器件受損。
[0123]另外，由于設(shè)置了根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的對(duì)于高電壓晶體管優(yōu)化的箝位電路和包括箝位電路的半導(dǎo)體裝置，因此可以減少由于ESD事件導(dǎo)致的半導(dǎo)體裝置性能劣化。
[0124]雖然已經(jīng)參照本發(fā)明構(gòu)思的示例性實(shí)施例具體示出和描述了本發(fā)明構(gòu)思，但本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，可以在不脫離如所附權(quán)利要求書限定的本發(fā)明構(gòu)思的精神和范圍的情況下，進(jìn)行形式和細(xì)節(jié)上的各種變化。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，包括: 第一高電壓晶體管，具有柵極和第一電極，其中，第一電極連接到第一焊盤；以及 箝位電路，連接到第一高電壓晶體管的柵極，其中，箝位電路檢測(cè)由于靜電放電ESD導(dǎo)致的第一高電壓晶體管的柵極電壓的電平變化，并且根據(jù)檢測(cè)結(jié)果對(duì)第一高電壓晶體管的柵極電壓進(jìn)行箝位。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一高電壓晶體管是控制電源傳輸?shù)碾娫撮_關(guān)。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一高電壓晶體管具有與地電壓連接的第二電極，并且第一高電壓晶體管是橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)晶體管。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，箝位電路包括: 觸發(fā)電路，產(chǎn)生觸發(fā)電壓，其中，觸發(fā)電壓的電平響應(yīng)于第一高電壓晶體管的柵極電壓的電平增大而變化；以及 箝位晶體管，響應(yīng)于觸發(fā)電壓而控制第一高電壓晶體管的柵極和地電壓之間的連接。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其中，觸發(fā)電路包括: 上拉單元，連接在第一高電壓晶體管的柵極和箝位晶體管的柵極之間并且上拉觸發(fā)電壓；以及 下拉單元，連接在上拉單元和地電壓之間并且下拉觸發(fā)電壓。
6.如權(quán)利要求5所述的半 導(dǎo)體裝置，其中，上拉單元包括金屬氧化物半導(dǎo)體MOS晶體管，所述MOS晶體管具有施加第一高電壓晶體管的柵極的第一電壓的源極和與施加第二電壓的第一節(jié)點(diǎn)連接的柵極， 其中，MOS晶體管的塊極電連接到第二電壓。
7.如權(quán)利要求6所述的半導(dǎo)體裝置，其中，寄生二極管分量形成在第一高電壓晶體管的柵極和第一節(jié)點(diǎn)之間。
8.如權(quán)利要求1所述的半導(dǎo)體裝置，還包括驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路包括用于控制第一高電壓晶體管的驅(qū)動(dòng)的至少一個(gè)電路和具有作為箝位電路的操作電壓而施加的電壓的節(jié)點(diǎn)。
9.如權(quán)利要求1所述的半導(dǎo)體裝置，還包括第二高電壓晶體管， 其中，箝位電路共同連接到第一高電壓晶體管的柵極和第二高電壓晶體管的柵極。
10.一種箝位電路，與橫向擴(kuò)散金屬氧化物半導(dǎo)體LDMOS晶體管的柵極連接并包括: 靜電放電ESD檢測(cè)單元，檢測(cè)由于ESD導(dǎo)致的LDMOS晶體管的柵極的電勢(shì)變化并且輸出控制信號(hào)；以及 箝位晶體管，連接到LDMOS晶體管的柵極， 其中，箝位晶體管的柵極接收控制信號(hào)，并且箝位晶體管響應(yīng)于控制信號(hào)而對(duì)LDMOS晶體管的柵極電壓進(jìn)行箝位。
11.如權(quán)利要求10所述的箝位電路，其中，ESD檢測(cè)單元包括第一金屬氧化物MOS晶體管，所述第一 MOS晶體管具有與LDMOS晶體管的柵極連接的第一電極和與箝位晶體管的柵極連接的第二電極，并且通過對(duì)LDMOS晶體管的柵極電壓進(jìn)行切換來生成控制信號(hào)。
12.如權(quán)利要求11所述的箝位電路，其中，第一MOS晶體管通過第一電極接收LDMOS晶體管的柵極的第一電壓，通過第一 MOS晶體管的柵極接收第二電壓，并且由于第一電壓和第二電壓之間的電平差而導(dǎo)通。
13.如權(quán)利要求12所述的箝位電路，其中，第一MOS晶體管的塊極電連接到第二電壓。
14.如權(quán)利要求13所述的箝位電路，其中，當(dāng)發(fā)生ESD時(shí)，第一MOS晶體管通過第一 MOS晶體管的MOS溝道的第一路徑和形成在LDMOS晶體管的柵極和施加第二電壓的節(jié)點(diǎn)之間的寄生雙極性分量的第二路徑來生成控制信號(hào)。
15.如權(quán)利要求12所述的箝位電路，其中，在LDMOS晶體管的柵極和施加第二電壓的節(jié)點(diǎn)之間形成寄生二極管分量， 其中，在ESD的初期，第一電壓大于第二電壓。
16.如權(quán)利要求11所述的箝位電路，其中，ESD檢測(cè)單元還包括第二MOS晶體管，第二MOS晶體管連接在地電壓和第一 MOS晶體管的第二電極之間并且將控制信號(hào)下拉至地電壓電平。
17.一種半導(dǎo)體裝置的箝位方法，所述箝位方法包括: 向箝位單元施加高電壓晶體管的柵極的第一電壓； 當(dāng)由于靜電放電ESD導(dǎo)致第一電壓的電平變化時(shí)，通過對(duì)第一電壓進(jìn)行切換來生成控制信號(hào)；以及 響應(yīng)于控制信號(hào)，通過使用與高電壓晶體管的柵極連接的箝位電路的箝位晶體管，對(duì)高電壓晶體管的柵極電壓進(jìn)行箝位。
18.如權(quán)利要求17所述的箝位方法，其中，高電壓晶體管是橫向擴(kuò)散金屬氧化物半導(dǎo)體LDMOS晶體管。
19.如權(quán)利要求17所述的箝位方法，還包括:接收所述半導(dǎo)體裝置的節(jié)點(diǎn)處的第二電壓；以及 當(dāng)?shù)谝浑妷汉偷诙妷褐g的電平差等于或大于閾值電壓時(shí)，啟用控制信號(hào)。
20.如權(quán)利要求19所述的箝位方法，其中，由金屬氧化物半導(dǎo)體(MOS)晶體管生成控制信號(hào)，其中，所述MOS晶體管具有與第一電壓連接的第一電極、與箝位晶體管的柵極連接的第二電極和與第二電壓連接的柵極， 其中，MOS晶體管的塊極電連接到第二電壓。
21.如權(quán)利要求19所述的箝位方法，其中，當(dāng)發(fā)生ESD時(shí)，第二電壓從地電壓電平變化至第一電平， 其中，在第二電壓變化至第一電平的同時(shí)，啟用控制信號(hào)。
22.如權(quán)利要求19所述的箝位方法，其中，當(dāng)半導(dǎo)體裝置正常操作時(shí)，第二電壓具有地電壓電平，并且不啟用對(duì)箝位晶體管的箝位操作。
23.—種半導(dǎo)體系統(tǒng),包括: 內(nèi)部集成電路，連接到第一焊盤； 半導(dǎo)體芯片，包括通過第一焊盤與內(nèi)部集成電路連接的高電壓晶體管，其中，高電壓晶體管具有柵極和第一電極，第一電極連接到第一焊盤并且寄生電容形成在柵極和第一電極之間；以及 箝位電路，設(shè)置在半導(dǎo)體芯片中并且連接到高電壓晶體管的柵極，其中，箝位電路檢測(cè)由于靜電放電ESD導(dǎo)致的高電壓晶體管的柵極電壓d電平的增大，并且根據(jù)檢測(cè)結(jié)果對(duì)高電壓晶體管的柵極電壓進(jìn)行箝位。
24.如權(quán)利要求23所述的半導(dǎo)體系統(tǒng)，其中，當(dāng)半導(dǎo)體芯片正常操作時(shí)，不啟用箝位電路，并且根據(jù)在半導(dǎo)體芯片的非操作時(shí)間段期間檢測(cè)到ESD控制箝位電路被啟用。
25.如權(quán)利要求23所述的半導(dǎo)體系統(tǒng)，其中，半導(dǎo)體芯片從內(nèi)部集成電路接收輸入電壓，并且根據(jù)輸入電壓和高電壓晶體管的柵極電壓之間的電平差來控制箝位電路被啟用。
26.一種半導(dǎo)體裝置，包括: 高電壓晶體管，具有柵極、漏極和源極，其中，漏極連接到焊盤并且源極連接到地電壓；以及 箝位電路，連接到柵極并且被構(gòu)造為響應(yīng)于靜電放電，通過將地電壓連接到柵極來對(duì)柵極電壓進(jìn)行箝位。
27.如權(quán)利要求26所述的半導(dǎo)體裝置，其中，高電壓晶體管是橫向擴(kuò)散金屬氧化物半導(dǎo)體LDMOS晶體管。
28.如權(quán)利要求26所述的半導(dǎo)體裝置，其中，箝位電路包括與柵極連接的互補(bǔ)型金屬氧化物半導(dǎo)體CMOS電路和與柵極連接的箝位晶體管。
29.如權(quán)利要求28所述的半導(dǎo)體裝置，其中，CMOS電路連接到箝位晶體管的柵極。
30.如權(quán)利要求2 6所述的半導(dǎo)體裝置，其中，CMOS電路連接到輸入電壓。
【文檔編號(hào)】H02H9/00GK103715672SQ201310454234
【公開日】2014年4月9日 申請(qǐng)日期:2013年9月29日 優(yōu)先權(quán)日:2012年9月28日
【發(fā)明者】高在赫, 金佑錫, 金漢求, 趙相容 申請(qǐng)人:三星電子株式會(huì)社