專利名稱：分柵閃存的低功率讀取參考電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一半導(dǎo)體存儲元件的讀取參考電路，特別是涉及一種分柵閃存的低功率讀取參考電路，可提供快速、穩(wěn)定的參考電流，且具備低功率消耗的特性。
背景技術(shù)：
請參考圖1，為一種分柵閃存的半導(dǎo)體結(jié)構(gòu)局部的布局，由數(shù)個成對的參考存儲單元1、2所組成。由于在晶片制作中，各參考存儲單元1、2的源極1a、2a與漏極1b、2b方向與布局形式會有所不同，因此同一對存儲單元1、2內(nèi)的電器特性會有微小差異，因此必須通過一個讀取參考電路來提供讀取參考電流，來解決不同存儲單元1、2之間的電器特性差異的問題，若讀取參考電路無法及時提供讀取參考電流，可能會造成分柵存儲器運(yùn)行時序上的錯誤。
參考圖2，為一種公知技術(shù)的讀取參考電路，包含有分柵型場效應(yīng)晶體管所構(gòu)成的第一參考存儲單元10及第二參考存儲單元20，第一參考存儲單元10及第二參考存儲單元20是成對的，且其數(shù)目可為一個或是一個以上。第一、第二參考存儲單元10、20的浮置柵極10a、20a連接于控制柵極10b、20b，而控制柵極10b、20b則連接至一信號源30的二端，此一信號源的二端的信號互為反相，使得第一、第二參考存儲單元10、20受到互為反相的控制信號30a、30b控制。而第一參考存儲單元10及第二參考存儲單元20的源極10c、20c則共同連接同一源極線。當(dāng)?shù)谝粎⒖即鎯卧?0的控制柵極由控制信號30b設(shè)定為高準(zhǔn)位時，第一參考存儲單元10的漏極10d提供讀取參考電流，此時控制第二參考存儲單元20的控制信號30a則為低準(zhǔn)位，使第二參考存儲單元20的漏極20d被關(guān)閉。反之，當(dāng)?shù)诙⒖即鎯卧?0的控制柵極20b被控制信號30a設(shè)定為高準(zhǔn)位時，第二參考存儲單元20的漏極20d可以提供讀取參考電流，此時控制第一參考存儲單元10的控制信號30b則為低準(zhǔn)位，使第一參考存儲單元10的漏極10d被關(guān)閉。
上述的作法，是將浮置柵極10a、20a連接在控制柵極10c、20c，當(dāng)通過信號源設(shè)定控制柵極10b、20b為高準(zhǔn)位時，也會同時提升浮置柵極10a、20a的電壓，使參考存儲單元被開啟。但是由于連接線與浮置柵極10a、20a之間存在高阻抗，因此在信號源提供一電壓設(shè)定浮置柵極10a、20a之后，必須等待一段時間使浮置柵極10a、20a的電壓提升至臨界點(diǎn)或是啟動電壓，才能使參考存儲單元提供電流，分柵閃存的讀取模式周期開始到參考存儲單元10、20可以提供讀取參考電流之間會形成較長的時間差，使得這種電路的反應(yīng)時間較慢。同時，這種電路的設(shè)計，因為同一參考存儲單元10、20的控制柵極10b、20b與浮置柵極10a、20a實際上是同時連接在反相的信號源上，因此會使得第一、第二參考存儲單元10、20之一隨時處于被開啟的狀態(tài)，而浪費(fèi)功率。
請再參考圖3，為美國專利公告US6396740號專利案所提供的一種參考存儲單元電路，其是將參考存儲單元10、20的浮置柵極10a、20a連接至一固定的電壓信號源(VDD)，使浮置柵極10a、20a隨時處于臨界值或是啟動電壓(即高準(zhǔn)位)，因此在閃存切換至讀取模式時，就不需要等待浮置柵極10a、20a提升電壓，就可以開啟第一或第二參考存儲單元10、20，而減少等待讀取模式開始的時間。然而在這種設(shè)計中，浮置柵極10a、20a隨時維持在高準(zhǔn)位，使得第一、第二參考存儲單元10、20之一隨時在開啟狀態(tài)，也會造成額外的功率消耗。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種分柵閃存的低功率讀取參考電路，可以提早改變參考存儲單元的浮置柵極電壓，在讀取模式周期開始時即可使參考存儲單元提供讀取參考電流，且在需要提供讀取參考電流之前才提升浮置柵極的電壓，使得在進(jìn)入讀取模式之后不需再等待浮置柵極提升電壓，同時在不需提供讀取參考電壓時，也可以確保所有的參考存儲單元處于關(guān)閉的狀態(tài)。
為了實現(xiàn)上述目的，本發(fā)明提供一種分柵閃存的低功率讀取參考電路，包括有一第一參考存儲單元，具有一第一浮置柵極、一第一控制柵極及一第一漏極。一第二參考存儲單元，具有一第二浮置柵極、一第二控制柵極及一第二漏極。其中第一控制柵極與第二控制柵極連接于二互為反相的信號，以選取該第一參考存儲單元或該第二參考存儲單元，開啟其中之一，使該第一漏極或該第二漏極可提供一讀取參考電流。第一浮置柵極與第二浮置柵極連接于一邏輯電路的輸出端，邏輯電路可接收至少一外部狀態(tài)信號改變狀態(tài)，來判定分柵閃存是否預(yù)備進(jìn)入讀取模式，使第一浮置柵極與第二浮置柵極位于一開啟狀態(tài)及一關(guān)閉狀態(tài)進(jìn)行變換，而開啟第一參考存儲單元及第二參考存儲單元使其等提供參考電流。
以下結(jié)合附圖和具體實施例對本發(fā)明進(jìn)行詳細(xì)描述，但不作為對本發(fā)明的限定。


圖1為公知技術(shù)的分柵閃存的半導(dǎo)體結(jié)構(gòu)的局部布局示意圖；圖2為公知技術(shù)的讀取參考電路；圖3為另一種公知技術(shù)的讀取參考電路；圖4為本發(fā)明第一實施例的讀取參考電路；圖5為本發(fā)明第一實施例的周期示意圖；及圖6為本發(fā)明第二實施例的讀取參考電路。
其中，附圖標(biāo)記1 參考存儲單元2 參考存儲單元1a、2a 源極1b、2b 漏極10 第一參考存儲單元20 第二參考存儲單元10a、20a 浮置柵極10b、20b 控制柵極10c、20c 源極10d、20d 漏極30 信號源30a、30b 控制信號40 第一參考存儲單元
50 第二參考存儲單元41 第一浮置柵極42 第一控制柵極43 第一漏極44 第一源極51 第二浮置柵極52 第二控制柵極53 第二漏極54 第二源極60 信號源60a 控制信號60b 反相控制信號70 邏輯電路80 邏輯電路E 第一外部狀態(tài)信號P 第二外部狀態(tài)信號t1、t2、t3 時間S1、S2、S3 外部狀態(tài)信號具體實施方式
請參考圖4，為本發(fā)明第一實施例所提供的一種分柵閃存的低功率讀取參考電路，包括有成對的第一參考存儲單元40及第二參考存儲單元50，分別提供其所對應(yīng)的正規(guī)存儲單元在讀取模式下所需要的讀取參考電流，第一參考存儲單元40及第二參考存儲單元50的數(shù)目可為一對或是一對以上，對應(yīng)多個正規(guī)存儲單元。其中第一參考存儲單40具有一第一浮置柵極41、一第一控制柵極42、一第一漏極43及一第一源極44；第二參考存儲單元50的大致結(jié)構(gòu)與第一參考存儲單元40相同，具有一第二浮置柵極51、一第二控制柵極52、一第二漏極53及一第二源極54。第一源極44及第二源極54共同連接于一源極線，第一控制柵極42與第二控制柵極52連接于一反相的信號源60二端，此一信號源60為一反相器，輸入一控制信號60a至信號源60的一端，可使其另一端產(chǎn)生一反相控制信號60b，使信號源60二端分別呈現(xiàn)高準(zhǔn)位及低準(zhǔn)位，以設(shè)定該第一控制柵極42及第二控制柵極52，來選取第一參考存儲單元40或第二參考存儲單元50，開啟其中之一，而由第一漏極43或是第二漏極53提供讀取參考電流。
以圖4所示為例，當(dāng)控制信號60a為高準(zhǔn)位時，此時第二控制柵極52可由控制信號60a直接設(shè)定為高準(zhǔn)位，而控制信號60a則經(jīng)信號源60反相，在信號源60的另一端形成的反相控制信號60b則會形成低準(zhǔn)位，而將第一控制柵極42設(shè)定為低準(zhǔn)位，使第二參考存儲單元50被開啟，使第二漏極53可提供讀取參考電流，而關(guān)閉第一參考存儲單元40。
反之，當(dāng)控制信號60a為低準(zhǔn)位時，第二控制柵極52直接由控制信號62a設(shè)定為低準(zhǔn)位，而控制信號60a則經(jīng)信號源60反相，在信號源60的另一端形成的反相控制信號60b則會形成高準(zhǔn)位，將第一控制柵極42設(shè)定為高準(zhǔn)位，開啟第一參考存儲單元40，并關(guān)閉第二參考存儲單元50，使第一漏極43可提供讀取參考電流。借助第一控制柵極42及第二控制柵極52的開啟或是關(guān)閉，可決定由第一漏極43或是第二漏極53提供讀取參考電流至正規(guī)存儲單元。
至于第一參考存儲單元40與第二參考存儲單元50是否被啟動而提供讀取參考電流至正規(guī)存儲單元，使正規(guī)存儲單元進(jìn)入讀取模式，是由一邏輯電路70來決定。第一浮置柵極41與第二浮置柵極51連接于邏輯電路70的輸出端，邏輯電路70可接收至少一外部狀態(tài)信號改變狀態(tài)，使第一浮置柵極41與第二浮置柵極51位于一開啟狀態(tài)及一關(guān)閉狀態(tài)進(jìn)行變換。以本實施例為例，此邏輯電路70可為一反或器，用來接收一第一外部狀態(tài)信號E及一第二外部狀態(tài)信號P的輸入，其中第一外部狀態(tài)信號E可代表分柵閃存的清除模式的開啟或關(guān)閉狀態(tài)，第二外部狀態(tài)信號P則代表分柵閃存的程序模式的開啟或關(guān)閉狀態(tài)。當(dāng)分柵閃存處于清除模式或是程序模式其中之一時，即表示分柵閃存沒有處于讀取模式，此時第一外部狀態(tài)信號E及第二外部狀態(tài)信號P至少其中之一會呈現(xiàn)高準(zhǔn)位，從而使此一邏輯電路70的輸出呈現(xiàn)低準(zhǔn)位，因此第一浮置柵極及第二浮置柵極都被設(shè)定為關(guān)閉狀態(tài)的低準(zhǔn)位，而將第一參考存儲單元40及第二參考存儲單元50都關(guān)閉，因此第一漏極43及第二漏極53都不會提供讀取參考電流至分柵閃存，而且第一參考存儲單元40及第二參考存儲單元50也不會消耗電功率。而當(dāng)分柵閃存不處于清除模式及程序模式，代表其呈現(xiàn)可讀取狀態(tài)，也就是進(jìn)入讀取模式，或是預(yù)備進(jìn)入讀取模式。此時第一外部狀態(tài)信號E及第二外部狀態(tài)信號P都會呈現(xiàn)低準(zhǔn)位，使邏輯電路70的輸出呈現(xiàn)高準(zhǔn)位，而開始提升第一浮置柵極41及第二浮置柵極51的電壓提升至高準(zhǔn)位(臨界值或是啟動電壓)，將第一參考存儲單元40及第二參考存儲單元50開啟，使第一漏極43及第二漏極53提供讀取參考電流至分柵閃存，而實際上由哪一個參考存儲單元的漏極提供讀取參考電流，則由第一、第二參考存儲單元40、50的第一、第二控制柵極42、52來決定，而第一、第二控制柵極42、52的開啟或關(guān)閉則是由上述信號源60來控制。
請再參考圖5，由于清除模式及控制模式的周期末端，必須提前一段時間進(jìn)行信號的轉(zhuǎn)換，使其狀態(tài)轉(zhuǎn)為低準(zhǔn)位，以確保整個周期的結(jié)束。而本發(fā)明在這個轉(zhuǎn)換過程中，可以使邏輯電路70在讀取模式開始前的時間t1+t2(約6μs以上)，也就是清除模式及程序模式結(jié)束前，第一外部狀態(tài)信號E及第二外部狀態(tài)信號P先轉(zhuǎn)換為低準(zhǔn)位時，邏輯電路70的輸出就先提升為高準(zhǔn)位，提早轉(zhuǎn)換讀取參考電路的狀態(tài)，即第一浮置柵極41及第二浮置柵極51的電壓在進(jìn)入讀取模式之前開始改變，在正規(guī)存儲單元進(jìn)入讀取模式的周期開始前就到達(dá)穩(wěn)定，使得第一浮置柵極41及第二浮置柵極51提升電壓所需的時間t3不會對實際的讀取模式周期造成影響。如此一來，既使邏輯電路70與第一、第二浮置柵極41、51之間存在著高阻抗，也不會因為等待第一、第二浮置柵極41、51提升電壓而造成讀取參考電路轉(zhuǎn)換時間過長的問題。
依據(jù)上述的讀取參考電路設(shè)計，本發(fā)明可提供一種低功率的分柵閃存讀取參考電流切換方法，其方法如下(1)將邏輯電路70的輸出連接于第一參考存儲單元40的第一浮置柵極41及第二參考存儲單元50的第二浮置柵極51。(2)輸入至少一外部狀態(tài)信號至邏輯電路70，使第一浮置柵極41與第二浮置柵極51在一開啟狀態(tài)及一關(guān)閉狀態(tài)進(jìn)行變換，依據(jù)第一實施例的設(shè)計，此外部狀態(tài)信號可為第一外部狀態(tài)信號E及一第二外部狀態(tài)信號P，分別代表分柵閃存的清除模式及程序模式，當(dāng)?shù)谝煌獠繝顟B(tài)E信號及第二外部狀態(tài)信號P皆為低準(zhǔn)位時，代表此時分柵閃存準(zhǔn)備結(jié)束清除模式或是程序模式。(3)將第一參考存儲單元40的第一控制柵極42及第二參考存儲單元50的第二控制柵極52連接至一反相的信號源60二端，例如一反相器，輸入一控制信號60a至反相器其中一端，并在另一端形成一反相控制信號60b，改變第一控制柵極42及第二控制柵極52的高、低準(zhǔn)位變化，來選取第一參考存儲單元40或第二參考存儲單元50，開啟其中之一。由于此一信號源二端的信號互為反相，因此可使第一控制柵極42及第二控制柵極52其中之一呈現(xiàn)高準(zhǔn)位，借此來選取所要的參考存儲單元(第一或是第二參考存儲單元)。(4)此時第一參考存儲單元或第二參考存儲單元其中之一便會被選定開啟，而通過第一漏極43或是第二漏極53提供讀取參考電流至分柵閃存，供其讀取模式使用。
通過這種方式，第一浮置柵極41或是第二浮置柵極51可以在清除模式及程序模式結(jié)束之前，通過第一外部狀態(tài)信號E及第二外部狀態(tài)信號P的控制預(yù)先進(jìn)行電壓變化，使得整個讀取參考電路提早變化而進(jìn)入讀取模式，當(dāng)讀取模式的周期開始時，第一浮置柵極41或是第二浮置柵極51的電壓就可以達(dá)到穩(wěn)定，不需在進(jìn)入讀取模式的周期后繼續(xù)等待第一浮置柵極41或是第二浮置柵極51的電壓上升，從而縮短讀取參考時間。
此外，在清除模式或是程序模式中，第一外部狀態(tài)信號E或第二外部狀態(tài)信號P至少之一呈現(xiàn)高準(zhǔn)位，邏輯電路的輸出會呈現(xiàn)低準(zhǔn)位，即在分柵閃存在清除或程序模式時，邏輯電路都可以設(shè)定讀取參考電路的第一、第二參考存儲單元40、50都呈現(xiàn)關(guān)閉狀態(tài)，而無功率的損耗，從而降低此一讀取參考電路的功率損耗。
邏輯電路70的選用并不限定于反或器，同時第一、第二外部狀態(tài)信號E、P也不一定在低準(zhǔn)位時才會使邏輯電路70啟動第一、第二參考存儲單元40、50。邏輯電路70的形式或是其所接收的外部狀態(tài)信號的高、低準(zhǔn)位變化，并不限定于本實施例的配置形式。
請參考圖6所示，為本發(fā)明第二實施例所提供的分柵閃存的低功率讀取參考電路，其中第一參考存儲單元40及第二參考存儲單元50的結(jié)構(gòu)及連接狀態(tài)，大致與第一實施例相同，其差異在于，邏輯電路80可同時接收多個外部狀態(tài)信號S1、S2、S3，這些外部狀態(tài)信號S1、S2、S3的組成可代表分柵閃存的清除模式及程序模式的開啟或關(guān)閉狀態(tài)，當(dāng)這些信號的組成呈現(xiàn)清除模式及程序模式都為預(yù)備關(guān)閉的狀態(tài)，邏輯電路可預(yù)先使讀取參考電路運(yùn)行，提供一穩(wěn)定的讀取參考電流供分柵閃存在讀取模式使用。
邏輯電路70、80主要的作用是，通過接收外部狀態(tài)信號的輸入，來判定分柵閃存是位于清除模式、程序模式或讀取模式，進(jìn)而改變第一、第二浮置柵極41、51，來使讀取參考電路在讀取模式時提供讀取參考電流。當(dāng)數(shù)個清除模式及程序模式都是準(zhǔn)備進(jìn)入關(guān)閉狀態(tài)時，此時外部狀態(tài)信號就會出現(xiàn)變化，而使得邏輯電路70、80的輸出改變，使第一、第二浮置柵極41、51的電壓開始上升，使讀取參考電路提前改變，因此讀取模式周期開始時，第一、第二浮置柵極41、51的電壓就可以穩(wěn)定下來，使讀取參考電路發(fā)生作用而以第一、第二漏極43、53提供讀取參考電流，不需在讀取模式的周期之后繼續(xù)等待第一、第二浮置柵極41、51的電壓上升。
當(dāng)然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種分柵閃存的低功率讀取參考電路，其特征在于，包括有一第一參考存儲單元，具有一第一浮置柵極、一第一控制柵極及一第一漏極；一第二參考存儲單元，具有一第二浮置柵極、一第二控制柵極及一第二漏極，該第一控制柵極與該第二控制柵極分別連接于二互為反相的信號，來選取該第一參考存儲單元或該第二參考存儲單元，開啟其中之一，使該第一漏極或該第二漏極可提供一讀取參考電流；及一邏輯電路，其輸出端連接于該第一浮置柵極與該第二浮置柵極，該邏輯電路可接收至少一外部狀態(tài)信號改變狀態(tài)，使該第一浮置柵極與該第二浮置柵極位于一開啟狀態(tài)及一關(guān)閉狀態(tài)，進(jìn)行變換。
2.根據(jù)權(quán)利要求1所述的分柵閃存的低功率讀取參考電路，其特征在于，該邏輯電路可接收一第一外部狀態(tài)信號及一第二外部狀態(tài)信號輸入，以切換該第一浮置柵極及該第二浮置柵極處于該開啟狀態(tài)或該關(guān)閉狀態(tài)。
3.根據(jù)權(quán)利要求2所述的分柵閃存的低功率讀取參考電路，其特征在于，該第一外部信號代表該分柵閃存的一清除模式的開啟或關(guān)閉狀態(tài)，該第二外部信號代表該分柵閃存的一程序模式的開啟或關(guān)閉狀態(tài)。
4.根據(jù)權(quán)利要求3所述的分柵閃存的低功率讀取參考電路，其特征在于，該清除模式及該程序模式皆為關(guān)閉狀態(tài)時，該邏輯電路可使該讀取參考電路發(fā)生作用而提供該讀取參考電流。
5.根據(jù)權(quán)利要求2所述的分柵閃存的低功率讀取參考電路，其特征在于，當(dāng)該第一外部狀態(tài)信號及該第二外部狀態(tài)信號同時為低準(zhǔn)位時，該邏輯電路可使該第一浮置柵極與該第二浮置柵極位于該高準(zhǔn)位。
6.根據(jù)權(quán)利要求2所述的分柵閃存的低功率讀取參考電路，其特征在于，該邏輯電路為一反或器。
7.根據(jù)權(quán)利要求1所述的分柵閃存的低功率讀取參考電路，其特征在于，該邏輯電路可接收數(shù)個外部狀態(tài)信號，判定該分柵閃存位于一清除模式、一程序模式或一讀取模式，來切換該第一浮置柵極及該第二浮置柵極于該開啟狀態(tài)或該關(guān)閉狀態(tài)。
8.根據(jù)權(quán)利要求1所述的分柵閃存的低功率讀取參考電路，其特征在于，該邏輯電路可接收數(shù)個外部狀態(tài)信號，判定該分柵閃存位于一清除模式、一程序模式或一讀取模式，該邏輯電路可使該讀取參考電路發(fā)生作用而提供該讀取參考電流。
9.根據(jù)權(quán)利要求1所述的分柵閃存的低功率讀取參考電路，其特征在于，該第一控制柵極與該第二控制柵極連接于一反相器的二端，該反相器的二端產(chǎn)生該二互為反相的信號。
10.一種低功率的分柵閃存讀取參考電流切換方法，其特征在于，包含以下步驟將一邏輯電路的輸出端連接于一第一參考存儲單元的第一浮置柵極及一第二參考存儲單元的第二浮置柵極；輸入至少一外部狀態(tài)信號至該邏輯電路，使該第一浮置柵極與該第二浮置柵極在一開啟狀態(tài)及一關(guān)閉狀態(tài)進(jìn)行變換；該第一參考存儲單元的第一控制柵極及該第二參考存儲單元的第二控制柵極連接至二互為反相的信號，來選取該第一參考存儲單元或該第二參考存儲單元，開啟其中之一；及用該第一參考存儲單元的第一漏極及該第二參考存儲單元的第二漏極提供一讀取參考電流。
11.根據(jù)權(quán)利要求10所述的低功率的分柵閃存讀取參考電流切換方法，其特征在于，該邏輯電路可接收一第一外部狀態(tài)信號及一第二外部狀態(tài)信號輸入，來切換該第一浮置柵極及該第二浮置柵極處于該開啟狀態(tài)或該關(guān)閉狀態(tài)。
12.根據(jù)權(quán)利要求11所述的低功率的分柵閃存讀取參考電流切換方法，其特征在于，該第一外部信號代表該分柵閃存的一清除模式的開啟或關(guān)閉狀態(tài)，該第二外部信號代表該分柵閃存單一程序模式的開啟或關(guān)閉狀態(tài)。
13.根據(jù)權(quán)利要求12所述的低功率的分柵閃存讀取參考電流切換方法，其特征在于，該清除模式及該程序模式皆為關(guān)閉狀態(tài)時，該邏輯電路可使該讀取參考電路發(fā)生作用而提供該讀取參考電流。
14.根據(jù)權(quán)利要求11所述的低功率的分柵閃存讀取參考電流切換方法，其特征在于，當(dāng)該第一外部狀態(tài)信號及該第二外部狀態(tài)信號同時為低準(zhǔn)位時，該邏輯電路可使該第一浮置柵極與該第二浮置柵極位于該高準(zhǔn)位。
15.根據(jù)權(quán)利要求11所述的低功率的分柵閃存讀取參考電流切換方法，其特征在于，該邏輯電路為一反或器。
16.根據(jù)權(quán)利要求10所述的低功率的分柵閃存讀取參考電流切換方法，其特征在于，該邏輯電路可接收數(shù)個外部狀態(tài)信號，判定該分柵閃存位于一清除模式、或一程序模式或一讀取模式，來切換該第一浮置柵極及該第二浮置柵極處于該開啟狀態(tài)或該關(guān)閉狀態(tài)。
17.根據(jù)權(quán)利要求16所述的低功率的分柵閃存讀取參考電流切換方法，其特征在于，該數(shù)個外部狀態(tài)信號顯示該清除程序及該程序模式為關(guān)閉狀態(tài)時，該邏輯電路可使該讀取參考電路發(fā)生作用而提供該讀取參考電流。
18.根據(jù)權(quán)利要求10所述的低功率的分柵閃存讀取參考電流切換方法，其特征在于，該第一控制柵極與該第二控制柵極連接于一反相器的二端，該反相器的二端具備互為反相的信號。
全文摘要
本發(fā)明公開了一種分柵閃存的低功率讀取參考電路，包括有至少一對第一參考存儲單元及第二參考存儲單元，用來提供讀取參考電流的分柵閃存的正規(guī)存儲單元，其中第一參考存儲單元的第一浮置柵極與第二參考存儲單元的第二浮置柵極連接于邏輯電路的輸出端，邏輯電路可接收至少一外部狀態(tài)信號，來判定分柵閃存是否預(yù)備進(jìn)入讀取模式，而使第一浮置柵極與該第二浮置柵極位于一開啟狀態(tài)及一關(guān)閉狀態(tài)進(jìn)行變換，而開啟第一參考存儲單元及第二參考存儲單元使其提供參考電流。
文檔編號G11C16/26GK1979681SQ20051012790
公開日2007年6月13日 申請日期2005年12月7日 優(yōu)先權(quán)日2005年12月7日
發(fā)明者張孟凡, 潘顯裕, 蒯定明, 周永發(fā) 申請人:積丞科技股份有限公司