專利名稱：多端口存儲(chǔ)器存取控制模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)處理中具有存儲(chǔ)功能的多端口存儲(chǔ)器存取控 制模塊，尤其涉及一種用于影像或音效的數(shù)據(jù)處理、數(shù)據(jù)增益、馬達(dá) 控制等領(lǐng)域的具有存儲(chǔ)功能的多端口存儲(chǔ)器存取控制模塊。
背景技術(shù)：
目前高科技的蓬勃發(fā)展以及科技產(chǎn)品的普及化，因此存儲(chǔ)器于各 種電子產(chǎn)品已成為一種不可或缺的電子元件，因此凡舉各種數(shù)字?jǐn)?shù)據(jù) 儲(chǔ)存、影像數(shù)據(jù)處理、影像數(shù)據(jù)偵錯(cuò)、視頻數(shù)據(jù)壓縮、音效數(shù)據(jù)增益、 馬達(dá)控制等，皆為利用存儲(chǔ)器來做為一暫時(shí)性或永久性的儲(chǔ)存媒體。以數(shù)據(jù)處理為例，在處理的數(shù)據(jù)量越來越大的情形下，所需的暫存存儲(chǔ)器容量隨之增大，以往的先進(jìn)先出隊(duì)列(F i r s t — I n —First—Out ， FIFO)沒辦法符合其高速度與大容量 的需求，許多軟件工程師轉(zhuǎn)往思考隨機(jī)存取存儲(chǔ)器(D y n a m i c Random Access Memory, DRAM)的使用 可能性；雖然隨機(jī)存取存儲(chǔ)器具備可快速存取并具有可依照設(shè)計(jì)者規(guī) 劃使用空間、大容量等優(yōu)點(diǎn)，但是存儲(chǔ)器陣列需要重新充電(Re — Charge),甚至在雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器有數(shù) 據(jù)相位同步等控制不易的問題，因此動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器不如先進(jìn)先 出隊(duì)列存儲(chǔ)器使用容易。然而以存儲(chǔ)器的儲(chǔ)存空間大量增加時(shí)，且為了兼具電子元件的可 擴(kuò)充性以及數(shù)據(jù)處理速度，可程序化數(shù)據(jù)處理模塊(Program mable Data Processing Module)貝ij 是當(dāng)前時(shí)勢所趨；以影像數(shù)據(jù)處理為例， 一顆可程序化邏輯門陣列(F
FGA)為必備的主要元件，軟件工程師可在這顆可程序化邏輯門陣 列下使用硬件描述語言(Hardware Descriptio n Language, HDL)來撰寫適合客戶需求的算法；若 是需要修改或新增功能，則可再行修改HDL程序，再對可程序化邏 輯門陣列的芯片重新燒錄，無須對硬件板卡做任何重制或是重新設(shè)計(jì) 的動(dòng)作，就可以達(dá)到使用者或是客戶所自訂的需求。綜上所述，在當(dāng)前數(shù)據(jù)輸入/輸出量越來越大以及處理越來越復(fù) 雜的科技應(yīng)用領(lǐng)域中，傳統(tǒng)的先進(jìn)先出隊(duì)列存儲(chǔ)器無論是容量或是速 度均有不敷需求的窘境發(fā)生；取而代之的，則是更大容量的動(dòng)態(tài)隨機(jī) 存取存儲(chǔ)器，但因其控制邏輯設(shè)計(jì)的不易，因此存取控制是一大瓶頸; 因此，如何利用可程序化邏輯門陣列所構(gòu)成的多路復(fù)用器，以及如何 保留先進(jìn)先出隊(duì)列界面數(shù)據(jù)的高度重復(fù)使用率與容易操作的優(yōu)點(diǎn)，以 及具有更大容量及價(jià)位較低的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器等優(yōu)點(diǎn)，則是相關(guān) 業(yè)者改進(jìn)的方向。發(fā)明內(nèi)容本發(fā)明有鑒于上述存儲(chǔ)器存取的缺陷與不足，故發(fā)明人利用此行 業(yè)的多年研究發(fā)明經(jīng)驗(yàn)，經(jīng)不斷改良與實(shí)驗(yàn)，終于發(fā)明可同時(shí)符合高 讀取速度、降低成本以及控制容易的多端口存儲(chǔ)器存取控制模塊。本發(fā)明的主要目的在于提供一種多端口存儲(chǔ)器存取控制模塊，通 過多端口存儲(chǔ)器存取控制模塊所設(shè)置的存取端口，可使本發(fā)明的動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器具有連續(xù)讀寫地址的特性以及具有高容量、速度快且 價(jià)位低的優(yōu)點(diǎn)，及利用存取端口內(nèi)設(shè)置具數(shù)據(jù)讀取邏輯控制容易的內(nèi) 部先進(jìn)先出存儲(chǔ)器，因此將可同時(shí)符合高讀取速度、降低成本以及控 制容易的功效。為達(dá)成上述目的及構(gòu)造，本發(fā)明所采用的技術(shù)手段如下 一種多端口存儲(chǔ)器存取控制模塊，該多端口存儲(chǔ)器存取控制模塊
可分別與多個(gè)預(yù)設(shè)的外部先進(jìn)先出存儲(chǔ)器以及預(yù)設(shè)的動(dòng)態(tài)隨機(jī)存取存 儲(chǔ)器呈電性相連，該控制模塊則設(shè)置有多個(gè)存取端口，該存取端口由 封裝/反封裝裝置、內(nèi)部先進(jìn)先出存儲(chǔ)器及地址累進(jìn)計(jì)數(shù)器所構(gòu)成， 其中-該封裝/反封裝裝置將讀寫數(shù)據(jù)的總線寬度調(diào)整至與預(yù)設(shè)的動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器控制界面相同的寬度；該內(nèi)部先進(jìn)先出存儲(chǔ)器與封裝/反封裝裝置呈電性相連，且該內(nèi) 部先進(jìn)先出存儲(chǔ)器可調(diào)節(jié)使用者界面與存儲(chǔ)器時(shí)鐘脈沖域的不同；該地址累進(jìn)計(jì)數(shù)器與內(nèi)部先進(jìn)先出存儲(chǔ)器呈電性相連，且該地址 累進(jìn)計(jì)數(shù)器為存取端口所對應(yīng)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的地址產(chǎn)生器。其中，該多個(gè)的存取端口對于預(yù)設(shè)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器均有自 己可控制的存儲(chǔ)器地址范圍。該存取端口可以讀出重疊的預(yù)設(shè)動(dòng)態(tài)隨 機(jī)存取存儲(chǔ)器的存儲(chǔ)器地址。該存取端口可為數(shù)據(jù)讀出或?qū)懭氲臄?shù)據(jù) 存取端口。通過上述技術(shù)特征，本發(fā)明的多端口存儲(chǔ)器存取控制模塊與現(xiàn)有 技術(shù)相比較，具有下列優(yōu)點(diǎn)-(一) 本發(fā)明的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器具有連續(xù)讀寫地址的特性以 及具有高容量、速度快且價(jià)位低的優(yōu)點(diǎn)，并且利用具有邏輯控制容易 的內(nèi)部先進(jìn)先出存儲(chǔ)器，并搭配地址累進(jìn)計(jì)數(shù)器來產(chǎn)生動(dòng)態(tài)隨機(jī)存取 存儲(chǔ)器的存取地址，因此將可同時(shí)符合高讀取速度、降低成本以及控 制容易的功效。(二) 通過在多路復(fù)用器中的存取端口內(nèi)設(shè)置內(nèi)部先進(jìn)先出存儲(chǔ)器及地址累進(jìn)計(jì)數(shù)器，將可使本發(fā)明的多端口存儲(chǔ)器存取控制模塊于 每一寫入/讀取端口均有自已在存儲(chǔ)器區(qū)塊中可控制的地址范圍，因此數(shù)據(jù)于連續(xù)寫入時(shí)，該數(shù)據(jù)即會(huì)在己規(guī)劃好的存儲(chǔ)器地址存儲(chǔ)器放， 因此將可簡化設(shè)計(jì)數(shù)據(jù)讀取的邏輯運(yùn)算；再者，通過多路復(fù)用器將可 讀出重疊的存儲(chǔ)器地址，因此亦可提升數(shù)據(jù)讀取的效率。(三)通過多路復(fù)用器供貨商所提供的程序并加入寫入/讀出封 裝的作法，將可達(dá)到數(shù)據(jù)的高度重復(fù)使用率以及容易操作的先進(jìn)先出 存儲(chǔ)器界面等優(yōu)點(diǎn)，使用者亦更可自行定義多路復(fù)用器的輸入/輸出 端口的個(gè)數(shù)與數(shù)據(jù)總線的寬度，因此使用者將可依據(jù)使用的需求，來 控制數(shù)據(jù)使用率以及演算時(shí)間。


圖l為本發(fā)明較佳實(shí)施例的系統(tǒng)方塊圖。圖2為本發(fā)明較佳實(shí)施例的存取端口方塊圖。 圖3為本發(fā)明的圖像及圖像偵測點(diǎn)的示意圖。圖中符號(hào)說明 1 、多路復(fù)用器1 1 、存取端口112、 內(nèi)部先進(jìn)先出存儲(chǔ)器 111、封裝/反封裝裝置113、 地址累進(jìn)計(jì)數(shù)器2 、外部先進(jìn)先出存儲(chǔ)器3 、存儲(chǔ)器區(qū)塊 4、圖像4 1 、偵測點(diǎn)具體實(shí)施方式
為使審査委員能對于本發(fā)明的目的及功效有更進(jìn)一步的了解，以 下將結(jié)合圖與本發(fā)明的較佳實(shí)施例詳加說明，以便于完全了解。然而為使審查委員清楚了解本發(fā)明的架構(gòu)及功效性，因此在本實(shí) 施方式中先針對各構(gòu)件的連接關(guān)系進(jìn)行說明后，再列舉一運(yùn)用于本發(fā) 明的多端口存儲(chǔ)器存取控制模塊下的影像的偵錯(cuò)方法，以明確說明本
發(fā)明所能達(dá)到的功效性。首先，請參閱圖1和圖2所示，為本發(fā)明較佳實(shí)施例的系統(tǒng)方塊 圖以及存取端口方塊圖，由圖中所示可清楚看出，本發(fā)明的多端口存 儲(chǔ)器存取控制模塊由多路復(fù)用器1所構(gòu)成，且該多路復(fù)用器1再由多個(gè)存取端口 1 l所構(gòu)成，其中多路復(fù)用器l與多個(gè)外部先進(jìn)先出存儲(chǔ)器2呈電性相連，且該多個(gè)外部先進(jìn)先出存儲(chǔ)器2分別對應(yīng)有多個(gè)存取端口 1 1，再者，存儲(chǔ) 器區(qū)塊3則與多路復(fù)用器1呈電性相連。請參閱圖2，該多路復(fù)用器1內(nèi)的存取端口 1 l由封裝/反封裝裝 置1 1 1 、內(nèi)部先進(jìn)先出存儲(chǔ)器112、地址累進(jìn)計(jì)數(shù)器1 1 3所構(gòu) 成；其中該封裝/反封裝裝置l11為將輸入/輸出界面數(shù)據(jù)總線寬度調(diào) 整至與欲讀取/儲(chǔ)存的存儲(chǔ)器控制器界面相同的寬度，以利于讀取/ 儲(chǔ)存存儲(chǔ)器內(nèi)部數(shù)據(jù)的效率。該內(nèi)部先進(jìn)先出存儲(chǔ)器l12與封裝/反封裝裝置l1l呈電性 相連，該內(nèi)部先進(jìn)先出存儲(chǔ)器l 1 2可調(diào)節(jié)使用者界面與存儲(chǔ)器時(shí)鐘 脈沖域(Clockd oma i n)的不同。該地址累進(jìn)計(jì)數(shù)器l13與內(nèi)部先進(jìn)先出存儲(chǔ)器112呈電性相 連，該地址累進(jìn)計(jì)數(shù)器l 1 3為每個(gè)存取端口1 l所對應(yīng)的動(dòng)態(tài)隨機(jī) 存取存儲(chǔ)器的地址產(chǎn)生器。復(fù)請參閱圖l、圖2所示，當(dāng)使用者于進(jìn)行數(shù)據(jù)的寫入時(shí)，該數(shù)據(jù) 先通過外部先進(jìn)先出存儲(chǔ)器進(jìn)行寫入順序的排列，再將數(shù)據(jù)通過封裝 /反封裝裝置11l將輸入界面數(shù)據(jù)總線寬度調(diào)整至與欲儲(chǔ)存的存儲(chǔ) 器控制器界面相同的寬度，爾后最通過內(nèi)部先進(jìn)先出存儲(chǔ)器l 1 2來 調(diào)節(jié)使用者界面與存儲(chǔ)器時(shí)鐘脈沖域，并通過地址累進(jìn)計(jì)數(shù)器l 1 3 來產(chǎn)生存儲(chǔ)器區(qū)塊3的寫入地址，最后再將數(shù)據(jù)進(jìn)行寫入存儲(chǔ)器區(qū)塊 3，反之，數(shù)據(jù)的讀出以相反的路徑進(jìn)行讀出，且若只要寫入端口中 的計(jì)數(shù)器數(shù)字不大于讀出端口中的計(jì)數(shù)器，則所讀出的數(shù)據(jù)將為先前 已寫入存儲(chǔ)器區(qū)塊3中的正確數(shù)據(jù)。然而為使審査委員了解本發(fā)明的多端口存儲(chǔ)器存取控制模塊的功 效性，利用上述的裝置并通過圖像偵錯(cuò)的方式并搭配一動(dòng)態(tài)隨機(jī)存取 存儲(chǔ)器(DRAM)來進(jìn)行說明，請參閱圖3所示，為本發(fā)明的圖像 及圖像偵測點(diǎn)的示意圖，由該圖可清楚得知該圖像4包括有多個(gè)的偵 測點(diǎn)4 1，首先，由于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器具有連續(xù)讀寫地址的特性， 且根據(jù)其數(shù)據(jù)地址的連續(xù)性因此可在圖像4的原始數(shù)據(jù)寫入后，可分 為三個(gè)端口并以連續(xù)地址的方式讀出，復(fù)請參閱圖3所示，由圖中可 以清楚看出該圖中的偵測點(diǎn)4 1指偵測點(diǎn)P 1 —P 1 1 ,因此于下述說明不再贅述；首先，當(dāng)?shù)谝欢丝谶B續(xù)讀出偵測點(diǎn)P 0、 Pl、 P2， 第二端口連續(xù)讀出偵測點(diǎn)P 4、 P5、 P6，第三端口連續(xù)讀出偵測 點(diǎn)P 8 、 P 9 、 P 1 0 ，則可以完成P 5點(diǎn)偵錯(cuò)的計(jì)算(因?yàn)樵搨蓽y 點(diǎn)P 5四周的偵測點(diǎn)分別為P 0 、 Pl、 P2、 P4、 P6、 P8、 P 9及P 1 0 );而在計(jì)算偵測點(diǎn)P 6點(diǎn)是否錯(cuò)誤時(shí)，第一端口只要 再讀出偵測點(diǎn)P3，第二端口讀出偵測點(diǎn)P7，第三端口讀出偵測點(diǎn) P 1 1，就可以完成計(jì)算數(shù)據(jù)的完備，也可大大的提高數(shù)據(jù)的使用率， 再者，因?yàn)閯?dòng)態(tài)隨機(jī)存取存儲(chǔ)器連續(xù)讀取的特性及機(jī)制，不用每次于 計(jì)算讀取數(shù)據(jù)前就先計(jì)算數(shù)據(jù)地址，只要每一端口均先連續(xù)讀取數(shù)據(jù) 即可完成，將可降低了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器控制的復(fù)雜度。再者，由圖像數(shù)據(jù)存取效率方面來說明，并復(fù)請參閱圖3所示， 一般圖像若是使用傳統(tǒng)的存取方式，針對偵測點(diǎn)4 1的第P5點(diǎn)先行 寫入1次，而在讀取運(yùn)算時(shí)則需被讀出1 (主要運(yùn)算點(diǎn))+8次(其 它的參考點(diǎn)P 0、 Pl、 P2、 P4、 P6、 P8、 P9及P10); 因此當(dāng)一張有N點(diǎn)數(shù)據(jù)的圖像需要做偵錯(cuò)處理時(shí)，則需要N女(1 + 1 + 8)次的數(shù)據(jù)存取，且其中還不包括地址計(jì)算所造成的延遲；反 觀若是利是本發(fā)明的多端口存儲(chǔ)器存取控制模塊，若是使用一進(jìn)三出的多端口存儲(chǔ)器存取控制模塊時(shí)，同樣P 5點(diǎn)只需要被寫入1次，而 在運(yùn)算的時(shí)候被讀出3次(3個(gè)讀取封裝各須要讀取1次)，則同樣 的N點(diǎn)數(shù)據(jù)于偵錯(cuò)處理只需要N女(1 + 3)次的數(shù)據(jù)存取，且再利 用累進(jìn)式的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的地址計(jì)算特性，將不需要花費(fèi)額外 的延遲時(shí)間，因此通過此種圖像的偵錯(cuò)計(jì)算方式，將可知本發(fā)明的多 端口存儲(chǔ)器存取控制模塊與傳統(tǒng)的圖像偵錯(cuò)相比較下，將可增進(jìn)2倍 以上的數(shù)據(jù)存取效率，然而無論是一進(jìn)三出、二進(jìn)三出的多端口存儲(chǔ) 器存取控制模塊，皆僅為多進(jìn)多出的多端口存儲(chǔ)器存取控制模塊的態(tài) 樣，故舉凡可達(dá)成前述效果的形式皆應(yīng)受本發(fā)明所涵蓋，此種簡易修 飾及等效結(jié)構(gòu)變化，均應(yīng)同理包含于本發(fā)明的專利范圍內(nèi)，合予陳明； 再者，上述的多端口存儲(chǔ)器存取控制模塊不僅可應(yīng)用于數(shù)據(jù)存取，亦 可利用于影像數(shù)據(jù)處理、影像數(shù)據(jù)偵錯(cuò)、視訊數(shù)據(jù)壓縮、音效數(shù)據(jù)增 益、馬達(dá)控制等領(lǐng)域。以上所公開的內(nèi)容，僅是本發(fā)明的較佳實(shí)施例而己，自不能以此 而局限本發(fā)明的專利范圍，因此，舉凡運(yùn)用本發(fā)明的專利范圍所做的 均等變化與修飾，仍應(yīng)包含于本發(fā)明所涵蓋的專利范圍內(nèi)。綜上所述，本發(fā)明的多端口存儲(chǔ)器存取控制模塊，確實(shí)能達(dá)到其 功效及目的，故本發(fā)明誠為一實(shí)用性優(yōu)異的發(fā)明，為符合發(fā)明專利的 申請要件，誠符合產(chǎn)業(yè)利用性、新穎性及進(jìn)步性，依法提出申請。
權(quán)利要求
1、一種多端口存儲(chǔ)器存取控制模塊，該控制模塊可分別與多個(gè)預(yù)設(shè)的外部先進(jìn)先出存儲(chǔ)器以及預(yù)設(shè)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器呈電性相連，該存儲(chǔ)器存取控制模塊的多個(gè)存取端口由封裝/反封裝裝置、內(nèi)部先進(jìn)先出存儲(chǔ)器及地址累進(jìn)計(jì)數(shù)器所構(gòu)成，其中該封裝/反封裝裝置將讀寫數(shù)據(jù)的總線寬度調(diào)整至與預(yù)設(shè)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器控制界面相同的寬度；該內(nèi)部先進(jìn)先出存儲(chǔ)器與封裝/反封裝裝置呈電性相連，且該內(nèi)部先進(jìn)先出存儲(chǔ)器可調(diào)節(jié)使用者界面與存儲(chǔ)器時(shí)鐘脈沖域的不同；該地址累進(jìn)計(jì)數(shù)器與內(nèi)部先進(jìn)先出存儲(chǔ)器呈電性相連，且該地址累進(jìn)計(jì)數(shù)器為存取端口所對應(yīng)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的地址產(chǎn)生器。
2、 如權(quán)利要求l所述的多端口存儲(chǔ)器存取控制模塊，其中該多 個(gè)的存取端口對于預(yù)設(shè)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器均有自己可控制的存儲(chǔ) 器地址范圍。
3、 如權(quán)利要求l所述的多端口存儲(chǔ)器存取控制模塊，其中該存 取端口可以讀出重疊的預(yù)設(shè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)器地址。
4、 如權(quán)利要求l所述的多端口存儲(chǔ)器存取控制模塊，其中該存 取端口為數(shù)據(jù)讀出或?qū)懭氲臄?shù)據(jù)存取端口。
全文摘要
本發(fā)明為一種多端口存儲(chǔ)器存取控制模塊，利用影像或音效的數(shù)據(jù)處理、數(shù)據(jù)增益、馬達(dá)控制等領(lǐng)域的多端口存儲(chǔ)器存取控制模塊，而該多端口存儲(chǔ)器存取控制模塊可分別與多個(gè)外部先進(jìn)先出存儲(chǔ)器以及動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器相連接，而多端口存儲(chǔ)器存取控制模塊則設(shè)置有多個(gè)存取端口，且該存取端口可將讀寫數(shù)據(jù)的總線寬度調(diào)整至與存儲(chǔ)器控制界面相同寬度的封裝/反封裝裝置、可調(diào)節(jié)使用者界面與存儲(chǔ)器時(shí)鐘脈沖域不同的內(nèi)部先進(jìn)先出存儲(chǔ)器以及可產(chǎn)生存取地址的地址累進(jìn)計(jì)數(shù)器所構(gòu)成，因此通過上述裝置將可配合動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的高讀取速度、低成本的特性以及保留先出存儲(chǔ)器讀寫控制容易之功效。
文檔編號(hào)G11C7/10GK101165805SQ20061013605
公開日2008年4月23日 申請日期2006年10月20日 優(yōu)先權(quán)日2006年10月20日
發(fā)明者蔡穎銘 申請人:凌華科技股份有限公司