專利名稱：內(nèi)存裝置使用的譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上是關(guān)于內(nèi)存裝置，如閃存裝置，且特別是關(guān)于具有 高密度驅(qū)動(dòng)晶體管的內(nèi)存裝置用的字線譯碼器。
背景技術(shù)：
圖1所示為典型包含數(shù)個(gè)閃存單元的區(qū)塊的閃存裝置100。 一個(gè)范 例區(qū)塊102之組件包含閃存單元103的陣列。為描述及說明之簡(jiǎn)便， 范例區(qū)塊102中所示者為八乘八閃存單元之陣列。然而典型區(qū)塊會(huì)具 有更多的閃存單元。每一閃存單元103有控制柵極、漏極、和源極。在同一行(row)中 之所有閃存單元的控制柵極連結(jié)至相同字線(word-line)，而在同一列 (column)中之所有閃存單元的漏極則連結(jié)至相同位線(bit-line)。因此，范例區(qū)塊102有用于該八行閃存單元之八條字線WL0、 WL1.....和WL7。此外，范例區(qū)塊102有八條位線連結(jié)至八個(gè)選擇金屬氧化物半 導(dǎo)體效dl體管(metal oxide semiconductor field transistor ; MOSFET)104。再者，范例區(qū)塊102有區(qū)域X-譯碼器106以激活字線WL0、 WL1、...、和WL7中之其中一條。為存取在區(qū)塊102中之其中一個(gè)閃 存單元，字線WL0、 WL1、...、和WL7中的選擇的一條字線當(dāng)區(qū)域 X-譯碼器對(duì)其施加升壓電壓(boost voltage)VBST時(shí)被激活。除了為存 取該閃存單元外，連結(jié)至該閃存單元之漏極的選擇MOSFET 104之其 中一個(gè)被開啟，以便施加升壓電壓YBST于該閃存單元。這些閃存單 元的源極連結(jié)至低供應(yīng)電壓VSS。進(jìn)一歩參考圖1，區(qū)域X-譯碼器106使用來自全域X-譯碼器108 的控制信號(hào)PGW和NGW、來自垂直區(qū)塊譯碼器110的控制信號(hào)WLG、 和來自垂直字線譯碼器112的八個(gè)字線電壓AVW0、 AVW1、...和 AVW7，而施加升壓電壓VBST于字線WL0、 WL1、...、和WL7中的 選擇的一條。PGW信號(hào)表示區(qū)塊102內(nèi)的閃存單元是否將被操作(如程序化)所 存取，且NGW為PGW之相反邏輯狀態(tài)。全域X-譯碼器對(duì)從地址序 列發(fā)生器(address sequencer)(未示于圖中)來之區(qū)塊行地址位進(jìn)行譯碼， 以產(chǎn)生施加于一整行區(qū)塊(如圖1中102及114)之PGW和NGW。WLG表示一列的區(qū)塊(如區(qū)塊102及116)是否正被存取。為產(chǎn)生 施加于圖1中區(qū)塊102及116整列區(qū)塊之WLG信號(hào)，垂直區(qū)塊譯碼器 110對(duì)從地址序列發(fā)生器(未示于圖中)來之垂直區(qū)塊地址位進(jìn)行譯碼。為產(chǎn)生施加于區(qū)塊102及116整列區(qū)塊的八個(gè)字線電壓AVW0、 AVW1、...和AVW7，垂直字線譯碼器112對(duì)從地址序列發(fā)生器(未示 于圖中)來之垂直字線地址位進(jìn)行譯碼。此外，漏極位線升壓電壓YBST 施加于選擇之從區(qū)塊102及116整列區(qū)塊的漏極位線。圖1所示為閃 存裝置100的二乘二區(qū)塊之陣列，但典型的閃存裝置一般包含更多的 區(qū)塊。圖2顯示揭露于美國(guó)專利第6,646,950號(hào)之區(qū)域X-譯碼器106的示 范實(shí)施例106A。區(qū)域X-譯碼器106A從譯碼器108、 110、和112輸入 控制信號(hào)PGW、 NGW、 WLG、 AVWO、 AVW1、…、和AVW7。然后， 當(dāng)PGW為高邏輯狀態(tài)時(shí)，區(qū)域X-譯碼器106A對(duì)字線WL0、WL1、...、 和WL7中的其中一條字線施加升壓電壓VBST。參考圖2，區(qū)域X-譯碼器106A對(duì)字線WLO、 WL1、...、和WL7 的每一條字線包含各自驅(qū)動(dòng)器。也就是，第一個(gè)驅(qū)動(dòng)器120用于第一 條字線WLO，第二個(gè)驅(qū)動(dòng)器121用于第二條字線WL1，…，等等，直 至第八個(gè)驅(qū)動(dòng)器127用于第八條字線WL7。每一驅(qū)動(dòng)器，如第一個(gè)驅(qū)動(dòng)器120，皆包含串聯(lián)在一起的驅(qū)動(dòng) MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效晶體管)132和下拉MOSFET 134。驅(qū) 動(dòng)MOSFET 132有漏極連結(jié)至從垂直字線譯碼器112來的相對(duì)應(yīng)的線 電壓AVW0。因此，于第二個(gè)驅(qū)動(dòng)器121內(nèi)的驅(qū)動(dòng)MOSFET連結(jié)至相 對(duì)應(yīng)的線電壓AVW1，等等，直至第八個(gè)驅(qū)動(dòng)器127內(nèi)的驅(qū)動(dòng)MOSFET 連結(jié)至相對(duì)應(yīng)的線電壓AVW7。再者，于范例驅(qū)動(dòng)器120中，驅(qū)動(dòng)MOSFET 132的源極連結(jié)至下 拉MOSFET 134的漏極。下拉MOSFET 134的源極連結(jié)至低電壓VSS。
來自全域X-譯碼器108的控制信號(hào)NGW連結(jié)至下拉MOSFET 134的 柵極。范例驅(qū)動(dòng)器120亦包含控制MOSFET 136，其源極與驅(qū)動(dòng) MOSFET 132的柵極在控制節(jié)點(diǎn)138連結(jié)。
進(jìn)一步參考圖2，驅(qū)動(dòng)器120、 121、...、和127中的每一個(gè)，各 自類似地以各自控制MOSFET、各自驅(qū)動(dòng)MOSFET、和每別下拉 MOSFET而實(shí)施。來自全域X-譯碼器108之PGW控制信號(hào)施加于所
有驅(qū)動(dòng)器120、 121.....和127中之控制MOSFET之漏極。來自垂直
區(qū)塊譯碼器110之WLG控制信號(hào)施加于所有驅(qū)動(dòng)器120、 121.....
和127中之控制MOSFET之柵極。
為驅(qū)動(dòng)字線WL0、 WL1、...、和WL7中之其中一條至升壓電壓 VBST，控制信號(hào)PGW和WLG設(shè)定在升壓電壓VBST。假設(shè)要激活第 一條字線WL0至升壓電壓VBST。于此情形，當(dāng)控制信號(hào)PGW和WLG 設(shè)成原始升壓電壓VBST時(shí)，AVW0最初是設(shè)成低電壓VSS。以此電 壓，初始升壓電壓(VBST-Vth)產(chǎn)生于控制節(jié)點(diǎn)138，而Vth為控制 MOSFET 136之臨限電壓。
之后，于控制信號(hào)PGW和WLG仍設(shè)成原始升壓電壓VBST時(shí)， AVW0設(shè)成原始升壓電壓VBST以使最終升壓電壓(VBST+AV)在控制 節(jié)點(diǎn)138產(chǎn)生，而AV約是驅(qū)動(dòng)MOSFET 132之柵極至源極電壓。以 此方式，當(dāng)AVW0設(shè)成原始升壓電壓時(shí)，原始升壓電壓VBST字線 WL0產(chǎn)生，而不會(huì)降低驅(qū)動(dòng)MOSFET 132之從柵極至源極電壓降的電 壓位準(zhǔn)。另一方面，假如AWV0是低電壓VSS，則字線WL0被降至 低電壓VSS。
在其它驅(qū)動(dòng)器121、...、和127中的每一個(gè)之各自控制MOSFET、 各自驅(qū)動(dòng)MOSFET、和各自下拉MOSFET亦類似地操作。因此，對(duì)驅(qū)
動(dòng)器120、 121.....和127中的每一個(gè)，假如相對(duì)應(yīng)的線電壓AVW
是升壓電壓，則相對(duì)應(yīng)的字線WL被激活至升壓電壓VBST，或者，假 如相對(duì)應(yīng)之線電壓AVW是低電壓VSS，則相對(duì)應(yīng)的字線WL被降至 低電壓VSS。
當(dāng)NGW被激活至升壓電壓VBST(于PGW正被解除激活至低電壓 VSS)時(shí)，所有驅(qū)動(dòng)器120、 121、...、禾n 127中之驅(qū)動(dòng)MOSFET被關(guān)閉 而下拉MOSFET被開啟。于此情形，每一條字線WL0、 WL1、…、和
WL7被降至低電壓VSS。
于圖2之區(qū)域X-譯碼器106A中，每一個(gè)驅(qū)動(dòng)器120、 121、…、 和127均以相對(duì)應(yīng)之控制MOSFET 136實(shí)施，以增加于各自控制節(jié)點(diǎn) 138之控制電壓從初始升壓電壓(VBST-Vth)至高于原始升壓電壓VBST 之最終升壓電壓(VBST+AV)。因此，如上述之八個(gè)控制MOSFET和八
個(gè)分離的控制節(jié)點(diǎn)用于圖2習(xí)知技術(shù)的八個(gè)驅(qū)動(dòng)器120、 121.....和
127中，導(dǎo)致面積及接線復(fù)雜度的增加。

發(fā)明內(nèi)容
鑒于以上所述習(xí)知技術(shù)的缺點(diǎn)，在本發(fā)明的譯碼器中，使內(nèi)存裝 置的線路以最小的面積及最低的接線復(fù)雜度激活(activated)至升壓電壓。
本發(fā)明的一般態(tài)樣中， 一種內(nèi)存裝置用譯碼器包含多個(gè)驅(qū)動(dòng)裝置， 當(dāng)內(nèi)存裝置開啟時(shí)，每一驅(qū)動(dòng)裝置對(duì)內(nèi)存裝置的各自線路施加各自線 電壓。此外，譯碼器亦包含連結(jié)至該多個(gè)驅(qū)動(dòng)裝置于公共節(jié)點(diǎn)的控制 裝置，以于該公共節(jié)點(diǎn)產(chǎn)生電壓來控制驅(qū)動(dòng)裝置的開啟或關(guān)閉。
本發(fā)明的另一具體實(shí)施例中，該譯碼器包含連結(jié)至該公共節(jié)點(diǎn)的 電容器，且儲(chǔ)存于該電容器的電荷增加于該公共節(jié)點(diǎn)的電壓從初始升 壓電壓至最終升壓電壓。
本發(fā)明的示范具體實(shí)施例中，該電容器為金屬氧化物半導(dǎo)體場(chǎng)效 晶體管(MOSFET)，其柵極連結(jié)至該公共節(jié)點(diǎn)，而其漏極與源極相互連 結(jié)于電容節(jié)點(diǎn)。于此情形，當(dāng)該初始驅(qū)動(dòng)電壓于該公共節(jié)點(diǎn)產(chǎn)生時(shí)， 低電壓會(huì)施加于該電容節(jié)點(diǎn)。
本發(fā)明的另一具體實(shí)施例中，每一驅(qū)動(dòng)裝置均為MOSFET，其柵 極連結(jié)至該公共節(jié)點(diǎn)，且于其漏極施加有該各自線電壓，而其源極連 結(jié)至該各自線路。當(dāng)該初始升壓電壓于該公共節(jié)點(diǎn)產(chǎn)生時(shí)，每一驅(qū)動(dòng) 裝置的各自線電壓為該低電壓。于是，各自線電壓的至少其中之一是 亦施加于電容節(jié)點(diǎn)的原始升壓電壓，以于公共節(jié)點(diǎn)產(chǎn)生最終升壓電壓。
本發(fā)明的進(jìn)一步具體實(shí)施例中，該控制裝置為MOSFET，其源極 連結(jié)至公共節(jié)點(diǎn)，且于其柵極與漏極在于公共節(jié)點(diǎn)產(chǎn)生初始升壓電壓 與最終升壓電壓期間施加有原始升壓電壓。
本發(fā)明的另一具體實(shí)施例中，該譯碼器包含多個(gè)下拉(pull-down) 裝置，當(dāng)驅(qū)動(dòng)裝置關(guān)閉時(shí)，每一下拉裝置對(duì)內(nèi)存裝置的各自線路施加 低電壓。例如，每一下拉裝置均為MOSFET，于其源極施加有該低電 壓，其漏極連結(jié)至各自線路，而其柵極連結(jié)至公共控制端子。所有包 含下拉裝置的MOSFET的柵極皆連結(jié)至該公共控制端子。于另一種操 作模式，原始升壓電壓施加于該公共控制端子來開啟所有含下拉裝置 的MOSFET以使低電壓施加于每一各自線路。
當(dāng)譯碼器是以閃存裝置為內(nèi)存裝置用的區(qū)域X-譯碼器，且當(dāng)其每 一各自線路是閃存裝置的各自字線時(shí)，應(yīng)用本發(fā)明可有其特殊的長(zhǎng)處。 然而，本發(fā)明可使用于任何型式內(nèi)存裝置內(nèi)的任何型式的譯碼器。
以此方式，多個(gè)驅(qū)動(dòng)MOSFET是通過調(diào)整于本發(fā)明的譯碼器內(nèi)的 一個(gè)公共節(jié)點(diǎn)的電壓的一個(gè)控制MOSFET來控制。因而，以本發(fā)明的 譯碼器使面積及接線復(fù)雜度最小化。
本發(fā)明的這些和其它特征及優(yōu)點(diǎn)通過參詳以下詳細(xì)說明及描述其 所附圖式會(huì)更佳了解。


圖1顯示根據(jù)習(xí)知技術(shù)的包含驅(qū)動(dòng)字線用的區(qū)域X-譯碼器的閃存 裝置的基本組件；
圖2顯示根據(jù)習(xí)知技術(shù)的范例區(qū)域X-譯碼器的電路圖，該譯碼器 有各自控制MOSFET連結(jié)至每條字線的各自驅(qū)動(dòng)MOSFET，導(dǎo)致大面 積及高接線復(fù)雜度；
圖3顯示根據(jù)本發(fā)明的具體實(shí)施例的區(qū)域X-譯碼器的電路圖，該 譯碼器對(duì)于所有驅(qū)動(dòng)MOSFET只有一個(gè)控制MOSFET，而導(dǎo)致最小的 面積及最低的接線復(fù)雜度；
圖4顯示根據(jù)本發(fā)明的具體實(shí)施例的第3圖的區(qū)域X-譯碼器，該 譯碼器具有電壓，以于公共節(jié)點(diǎn)產(chǎn)生初始升壓電壓；
圖5顯示根據(jù)本發(fā)明的具體實(shí)施例的圖3圖的區(qū)域X-譯碼器，該 譯碼器具有電壓，以于公共節(jié)點(diǎn)產(chǎn)生最終升壓電壓；以及
圖6顯示根據(jù)本發(fā)明的具體實(shí)施例的圖3的區(qū)域X-譯碼器，該譯 碼器具有電壓，以降低(discharging)字線至低電壓。
于此參考之所有圖式系繪制用以清楚說明而未必照其比例繪制。
于圖1、 2、 3、 4、 5、和6中有相同組件符號(hào)之組件為具類似結(jié)構(gòu)及功 能之組件。 主要組件符號(hào)說明 100 閃存裝置
103 閃存單元
104 金屬氧化物半導(dǎo)體場(chǎng)效晶體管(MOSFET) 106、 106A、 106B 譯碼器
102、 114、 116 區(qū)塊
108 全域X-譯碼器
112 垂直字線譯碼器
132 驅(qū)動(dòng)MOSFET
136 控制MOSFET
110 垂直區(qū)塊譯碼器
120、 121、、 127 驅(qū)動(dòng)器 134 下拉MOSFET 138 控制節(jié)點(diǎn)
200、 201、…、207 驅(qū)動(dòng)器
212驅(qū)動(dòng)MOSFET、驅(qū)動(dòng)晶體管、驅(qū)動(dòng)裝置
214 下拉MOSFET
218 公共控制端子
220控制MOSFET、控制裝置
222 電容器
AVW 線電壓
AVWO、 AVW1、…AVW7
NGW、 PGW、 WLG控制信號(hào)
VBST、 YBST升壓電壓
WL、 WLO、 WL1、…WL7
216
公共節(jié)點(diǎn)
224
電容節(jié)點(diǎn)
線電壓、字線電壓、控制信號(hào) vss 低電壓、低供應(yīng)電壓
具體實(shí)施例方式
類似于圖1的閃存裝置100中的區(qū)域X-譯碼器106，圖3顯示可 用于閃存裝置中之X-譯碼器106B。參考圖3， X-譯碼器106B包含八
個(gè)驅(qū)動(dòng)器200、 201.....和207，每一驅(qū)動(dòng)器驅(qū)動(dòng)閃存裝置之各自字
線WLO、 WL1、...、禾BWL7。譬如范例驅(qū)動(dòng)器200之每一驅(qū)動(dòng)器包括 驅(qū)動(dòng)金屬氧化物半導(dǎo)體場(chǎng)效晶體管(MOSFET)212和下拉MOSFET 214。
于驅(qū)動(dòng)MOSFET 212之漏極施加有各自線電壓AVW0。驅(qū)動(dòng) MOSFET 212亦具有連結(jié)至公共節(jié)點(diǎn)216之柵極，該公共節(jié)點(diǎn)亦連結(jié) 八個(gè)驅(qū)動(dòng)器200、 201、...、和207之驅(qū)動(dòng)MOSFET之所有柵極。驅(qū)動(dòng) MOSFET 212之源極則連結(jié)至下拉MOSFET 214之漏極。下拉MOSFET 214之源極連結(jié)至低電壓VSS。所有八個(gè)驅(qū)動(dòng)器 200、 201、...、和207之下拉MOSFET之源極皆連結(jié)至低電壓VSS。 下拉MOSFET 214之柵極連結(jié)至于其施加有NGW控制信號(hào)之公共控 制端子218。所有八個(gè)驅(qū)動(dòng)器200、 201、…、和207之下拉MOSFET 之柵極皆連結(jié)至該公共控制端子。因此，于每一驅(qū)動(dòng)器200、 201、...、和207之各自驅(qū)動(dòng)MOSFET 之漏極施加有各自線電壓AVW，以驅(qū)動(dòng)各自字線WL至線電壓AVW。 驅(qū)動(dòng)MOSFET之柵極皆相互連結(jié)于公共節(jié)點(diǎn)216。X-譯碼器106B亦包含控制MOSFET 220，其源極連結(jié)至公共節(jié)點(diǎn) 216。 PGW控制信號(hào)接至控制MOSFET 220之漏極，而WLG控制信 號(hào)接至控制MOSFET 220之柵極。再者，X-譯碼器106B包含連結(jié)于公共節(jié)點(diǎn)216與電容節(jié)點(diǎn)224之 間之電容器222。于本發(fā)明之示范具體實(shí)施例中，電容器222包括 MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效晶體管)，其柵極連結(jié)至公共節(jié)點(diǎn)216 而其漏極與源極相互連結(jié)于電容節(jié)點(diǎn)224。現(xiàn)在敘述X-譯碼器106B之操作，請(qǐng)參考圖4、 5、和6。首先， 假設(shè)控制信號(hào)PGW和WLG在升壓電壓VBST(當(dāng)控制信號(hào)NGW在低 電壓VSS時(shí))以驅(qū)動(dòng)字線WL0、 WL1、...、和WL7之其中之一至升壓 電壓VBST。參考圖1和圖4，控制信號(hào)PGW和NGW由閃存裝置之 全域X-譯碼器108所產(chǎn)生，且控制信號(hào)WLG由閃存裝置之垂直區(qū)塊 譯碼器110所產(chǎn)生。全域X-譯碼器108激活PGW控制信號(hào)至升壓電壓VBST，并解除 激活(de-activate)NGW控制信號(hào)至低電壓VSS，以使驅(qū)動(dòng)器106B驅(qū)動(dòng) 字線WL0、 WL1、...、和WL7之其中之一至升壓電壓VBST。例如假 設(shè)第一條字線WL0將被驅(qū)動(dòng)至升壓電壓VBST。參考圖4，最初，施加于八個(gè)驅(qū)動(dòng)器200、 201、...、和207之驅(qū) 動(dòng)MOSFET之所有線電壓AVW0、 AVW1、...和AVW7均設(shè)至低電壓
VSS。此外，低電壓VSS亦施加于電容節(jié)點(diǎn)224。以圖4中之上述電 壓，初始升壓電壓(VBST-Vth)產(chǎn)生于公共節(jié)點(diǎn)216，而Vth為控制 MOSFET 220之臨限電壓。再以圖4中之此電壓，低電壓VSS產(chǎn)生于 字線WL0、 WL1、...、和WL7。接著，參考圖5，升壓電壓VBST同時(shí)施加于電容節(jié)點(diǎn)224和驅(qū)動(dòng) MOSFET212之漏極，作為線電壓AVWO。 一般而言，升壓電壓VBST 施加于驅(qū)動(dòng)器內(nèi)之驅(qū)動(dòng)MOSFET之漏極，該驅(qū)動(dòng)器連結(jié)至將被驅(qū)動(dòng)至 升壓電壓VBST之字線WL0、 WL1、...、或WL7中選擇的一條字線。以圖5中之此電壓，最終升壓電壓(VBST+AV)在公共節(jié)點(diǎn)216產(chǎn) 生，而AV至少(且實(shí)質(zhì)上大約)是驅(qū)動(dòng)MOSFET 212之臨限電壓。因而， 第一條字線WL0被驅(qū)動(dòng)至原始升壓電壓VBST。因其它線電壓 AVW1、...、和AVW7為低電壓VSS，故其它字線WL1、...、和WL7 被解除激活至低電壓VSS。請(qǐng)參考圖4和圖5，當(dāng)初始升壓電壓(VBST-Vth)于公共節(jié)點(diǎn)216產(chǎn) 生時(shí)，電容器222儲(chǔ)存來自圖4之偏壓之電荷。因而，當(dāng)升壓電壓VBST 施加于圖5中之驅(qū)動(dòng)晶體管212和電容節(jié)點(diǎn)224時(shí)，最終升壓電壓 (VBST+AV)于公共節(jié)點(diǎn)216產(chǎn)生。如此之最終升壓電壓(VBST+AV)是從初始升壓電壓(VBST-Vth)開 始增加。如此之最終升壓電壓(VBST+AV)高于原始升壓電壓VBST， 有助于當(dāng)驅(qū)動(dòng)MOSFET 212之源極偏壓至原始升壓電壓VBST時(shí)，開 啟驅(qū)動(dòng)MOSFET 212。因?yàn)榘藗€(gè)驅(qū)動(dòng)器200、 201、...、和207之八個(gè)驅(qū)動(dòng)MOSFET之柵 極連結(jié)至公共節(jié)點(diǎn)216，因此電容器222連結(jié)至公共節(jié)點(diǎn)216以維持于 公共節(jié)點(diǎn)222之電壓。為防止于公共節(jié)點(diǎn)216之電壓降低，電容器222之電容設(shè)計(jì)成實(shí)質(zhì)上比八個(gè)驅(qū)動(dòng)器200、 201.....和207之每一驅(qū)動(dòng)MOSFET的柵極之電容大。任一其它驅(qū)動(dòng)器201.....和207之操作類似于驅(qū)動(dòng)器200，當(dāng)于驅(qū)動(dòng)MOSFET之漏極之相對(duì)應(yīng)的線電壓AVW 激活至升壓電壓VBST時(shí)，來驅(qū)動(dòng)各自字線WL至升壓電壓VBST。圖6說明當(dāng)解除激活PGW控制信號(hào)至低電壓VSS及激活NGW控制信號(hào)至驅(qū)動(dòng)電壓VBST時(shí)以使八條字線WL0、 WL1.....和WL7被解除激活至低電壓VSS之情形。于此情形，各個(gè)驅(qū)動(dòng)器200、201、...、
和207內(nèi)之下拉MOSFET(如214)被開啟，以使八條字線WL0、 WL1 、…、 和WL7之每一條連結(jié)至VSS電壓源。此外，無論施加于電容節(jié)點(diǎn)224 之電壓為何，于公共節(jié)點(diǎn)216皆產(chǎn)生有低電壓VSS。如此，X-譯碼器106B僅以一個(gè)控制MOSFET 220和為所有八個(gè)驅(qū)動(dòng)器200、 201.....和207所共有之電容器222而實(shí)施。是故，X-譯碼器106B以最少數(shù)目的控制MOSFET220來實(shí)施。再者， 一個(gè)公共 節(jié)點(diǎn)216用于偏壓八個(gè)驅(qū)動(dòng)器200、 201、...、和207之驅(qū)動(dòng)MOSFET 之柵極。此公共節(jié)點(diǎn)216有益于使對(duì)八個(gè)驅(qū)動(dòng)器200、 201、...、和207 之接線減至最少。結(jié)果，八個(gè)驅(qū)動(dòng)器可以最小面積緊密地制造。上述說明僅為舉例但本發(fā)明無意局限于此。例如，本發(fā)明以閃存 裝置內(nèi)之區(qū)域X-譯碼器作為說明。然而，本發(fā)明可用于任何型態(tài)之內(nèi) 存裝置內(nèi)之任何型態(tài)之譯碼器。此外，于此說明與敘述之任何組件數(shù) 量?jī)H為舉例，而本發(fā)明可用于任意數(shù)量之上述組件。本發(fā)明僅以下述 的權(quán)利要求書及其等效者所限定范圍。
權(quán)利要求
1.一種內(nèi)存裝置使用的譯碼器(106B)，該譯碼器包括多個(gè)驅(qū)動(dòng)裝置(212)，每一驅(qū)動(dòng)裝置當(dāng)該內(nèi)存裝置開啟時(shí)分別施加各自線電壓至該內(nèi)存裝置的各自線路；以及控制裝置(220)，連結(jié)至該多個(gè)驅(qū)動(dòng)裝置于公共節(jié)點(diǎn)(216)，用以產(chǎn)生于該公共節(jié)點(diǎn)的電壓來控制這些驅(qū)動(dòng)裝置的開啟或關(guān)閉。
2. 如權(quán)利要求1所述的譯碼器，進(jìn)一步包括電容器(222)，連結(jié)至該公共節(jié)點(diǎn)，其中，儲(chǔ)存于該電容器的電 荷增加該公共節(jié)點(diǎn)的電壓，從初始升壓電壓至最終升壓電壓。
3. 如權(quán)利要求2所述的譯碼器，其中，該電容器為金屬氧化物半導(dǎo)體 場(chǎng)效晶體管，該金屬氧化物半導(dǎo)體場(chǎng)效晶體管的柵極連結(jié)至該公共節(jié) 點(diǎn)，及其漏極與源極相互連結(jié)于電容節(jié)點(diǎn)(224)。
4. 如權(quán)利要求3所述的譯碼器，其中，當(dāng)該初始升壓電壓于該公共節(jié) 點(diǎn)產(chǎn)生時(shí)，施加低電壓于該電容節(jié)點(diǎn)，以及其中當(dāng)該初始升壓電壓于 該公共節(jié)點(diǎn)產(chǎn)生時(shí)，每一該驅(qū)動(dòng)裝置的各自的該線電壓為該低電壓， 以及其中這些各自的線電壓的其中之一為原始升壓電壓，該原始升壓 電壓亦施加于該電容節(jié)點(diǎn)，以于該公共節(jié)點(diǎn)產(chǎn)生該最終升壓電壓。
5. 如權(quán)利要求1所述的譯碼器，進(jìn)一步包括多個(gè)下拉裝置，每一下拉裝置當(dāng)這些驅(qū)動(dòng)裝置關(guān)閉時(shí)分別施加 低電壓于該內(nèi)存裝置的各自線路。
6. —種驅(qū)動(dòng)于內(nèi)存裝置中的線路的方法，該方法包括開啟多個(gè)驅(qū)動(dòng)裝置(212)以分別對(duì)該內(nèi)存裝置的多條線路的每一 條施加各自線電壓；以及通過調(diào)整產(chǎn)生于連結(jié)該多個(gè)驅(qū)動(dòng)裝置的公共節(jié)點(diǎn)(216)的電壓而 控制這些驅(qū)動(dòng)裝置的開啟或關(guān)閉。
7. 如權(quán)利要求6所述的方法，進(jìn)一步包括儲(chǔ)存電荷于連結(jié)至該公共節(jié)點(diǎn)的電容器(222)，以增加于該公共 節(jié)點(diǎn)的電壓從初始升壓電壓至最終升壓電壓。
8. 如權(quán)利要求7所述的方法，其中，該電容器為金屬氧化物半導(dǎo)體場(chǎng) 效晶體管，其柵極連結(jié)至該公共節(jié)點(diǎn)及其漏極與源極相互連結(jié)于電容 節(jié)點(diǎn)(224)。
9. 如權(quán)利要求8所述的方法，進(jìn)一步包括當(dāng)該初始驅(qū)動(dòng)電壓于該公共節(jié)點(diǎn)產(chǎn)生時(shí)，施加低電壓于該電容 節(jié)點(diǎn)。
10. 如權(quán)利要求9所述的方法，其中，當(dāng)該初始升壓電壓于該公共節(jié)點(diǎn)產(chǎn)生時(shí)，每一該驅(qū)動(dòng)裝置的各自 的該線電壓為該低電壓；以及其中這些各自的線電壓的其中之一為原 始升壓電壓，該原始升壓電壓亦施加于該電容節(jié)點(diǎn)，以于該公共節(jié)點(diǎn) 產(chǎn)生最終升壓電壓。
全文摘要
一種內(nèi)存裝置(memory device)用的譯碼器(106B)，其含有多個(gè)驅(qū)動(dòng)裝置(212)，當(dāng)內(nèi)存裝置開啟時(shí)，每一驅(qū)動(dòng)裝置對(duì)內(nèi)存裝置的各自線路(line)施加各自線電壓(line voltage)。此譯碼器亦含有控制裝置(220)，該控制裝置連結(jié)至該多個(gè)驅(qū)動(dòng)裝置于公共節(jié)點(diǎn)(216)，用以產(chǎn)生電壓來控制這些驅(qū)動(dòng)裝置的開啟或關(guān)閉。而且，連結(jié)至該公共節(jié)點(diǎn)的電容器(222)增加于該公共節(jié)點(diǎn)的電壓從初始升壓電壓(boost voltage)至最終升壓電壓。因此，內(nèi)存裝置的線路以最小的面積及最低的接線復(fù)雜度(wiring complexity)驅(qū)動(dòng)至升壓電壓。
文檔編號(hào)G11C8/00GK101138048SQ200680007399
公開日2008年3月5日 申請(qǐng)日期2006年3月7日 優(yōu)先權(quán)日2005年3月8日
發(fā)明者赤荻隆男 申請(qǐng)人:斯班遜有限公司