專利名稱：高編程速度的多階單元存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體快閃(flash)存儲器。更具體而言，本發(fā) 明涉及對快閃多階單元(multiple level cell)存儲器進(jìn)行編程。
背景技術(shù)：
快閃存儲器經(jīng)常被使用在電子產(chǎn)品中。在快閃存儲器陣列中的一 存儲單元通常包含在襯底上的控制柵極、漏極擴散區(qū)域、以及源極擴 散區(qū)域，以形成一個晶體管。該晶體管在控制柵極之下有浮動?xùn)艠O， 其形成電子儲存裝置。通道區(qū)域置于該浮動?xùn)艠O之下，并具有介于該 通道和該浮動?xùn)艠O之間的以隧道氧化層形式存在的絕緣層。該隧道氧 化層的能障可以通過施加一個足夠高的橫跨該隧道氧化層的電場來 加以克服。這允許電子穿越該隧道氧化層，因此改變儲存在浮動?xùn)艠O 內(nèi)的電子的數(shù)目。儲存在浮動?xùn)艠O內(nèi)電子的數(shù)目，決定了該單元的臨 界電壓(Vt)，其代表該單元的儲存數(shù)據(jù)。更多的電子儲存在浮動?xùn)?極內(nèi)，導(dǎo)致該單元有較高的臨界電壓，其代表該單元的儲存數(shù)據(jù)。
為了將單元的臨界電壓改變至一個較高或較低的值，通過施加適 當(dāng)?shù)碾妷褐涟摽刂茤艠O、該漏極和源極區(qū)域、以及該通道區(qū)域等 等的節(jié)點，來增加或減少儲存在浮動?xùn)艠O內(nèi)的電子數(shù)目。這導(dǎo)致電子 在一個或多個節(jié)點之間移動，以及穿越隧道氧化層至該浮動?xùn)艠O。電 子在該通道區(qū)域和該浮動?xùn)艠O之間的移動，被稱為"通道操作"。電 子在該漏極或源極區(qū)域和該浮動?xùn)艠O之間的移動，被稱為"邊緣操 作"，因為它發(fā)生在該浮動?xùn)艠O與該漏極或源極區(qū)域的邊緣之間的重 疊區(qū)域中。
因為該多階單元可以使每個單元儲存多個數(shù)據(jù)位，因此其已經(jīng)成 為大量儲存應(yīng)用的最佳候選裝置，通常需要高密度，例如512Mb或 是更高。在傳統(tǒng)的4階單元中，該單元的臨界電壓被分割成4個位階
以分別表示數(shù)據(jù)"oo"， "or， "io"，以及"ir。該4階的每一階可以 依序的被編程(也就是，每一位階可以在前一位階完成之后被寫入該
快閃存儲器)。因此，假如一個單元有4個位階，則該存儲器可以被 編程3次。在編程之前， 一個快閃存儲器陣列會先被擦除，因此在陣
列中的每一單元被重置至一個預(yù)設(shè)狀態(tài)(例如，"ir)。也就是，數(shù)據(jù) 可以以三步驟"oo"， "or， "io"被寫入該快閃存儲器中。"ir不用 被寫入，因為它是該存儲器被擦除后的預(yù)設(shè)狀態(tài)。
圖i描述了一個4階存儲器單元的這種串行編程。第一，該被寫
入的數(shù)據(jù)可以被載入至一個靜態(tài)隨機存取存儲器("SRAM")lOl中 (例如， 一頁接著一頁)。每一頁可以包含許多的多位字(multiple-bit word)。靜態(tài)隨機存取存儲器101可以包含許多行，并且在每一行中 可以包含兩個多位字102和103。 一旦該數(shù)據(jù)被載入，該兩個多位字 102和103可以從每一行中被讀取。
一旦該兩個多位字102和103被讀取，該編程可以識別被寫入的 位階(例如，"01")。第一，字102和103的對應(yīng)位可以被配對。當(dāng)該 位被配對時，來自字103的這些位("IO..OIIO")，代表最重要位(MSB)， 并且來自字102 ("IO..IOOI")的這些位，代表最不重要位(LSB)。在 配對這些位之后，該編程可以決定哪一個位對(bit-pairs)具有值"01"。 該編程可以輸出一個指標(biāo)值至輸出向量104，其指示該位對需要被編 程。該編程可以為每一個值為"01"的位對而輸出"0"至輸出向量104， 指示其需要被編程。相反地，該編程可以為每一個值不為"01"(例如，
"oo"， "io"， "ir)的位對而輸出"r，至輸出向量104，指示此時其不需
要被編程。輸出向量104可儲存每一個位對的指標(biāo)值。例如，輸出向 量104儲存"ll..OllO"指示由"O"所代表的兩個位需要被編程。
一旦輸出向量104被產(chǎn)生，輸出向量104可以被驅(qū)動進(jìn)入數(shù)據(jù)總 線105,被儲存在鎖存器106中，并且依據(jù)該鎖存器106，該輸出向 量104被用來編程一個快閃存儲器陣列107。在該頁編程開始時，輸 出向量104也可以被寫入一個向量靜態(tài)隨機存取存儲器(VSRAM) 108中。該輸出向量104被儲存在該鎖存器106中之后，對應(yīng)于"or 的該位對，可以被寫入至快閃存儲器陣列107的對應(yīng)多階單元中。這
個步驟被稱為一"擊"。靜態(tài)隨機存取存儲器101可以產(chǎn)生該編程向量， 以及該第一擊的編程，并且VSRAM108可以控制隨后的編程擊。假 如該多階單元被成功地編程，在VSRAM108中的指標(biāo)值會由"O"改變 成'T'，其代表該值已經(jīng)成功的被寫入。
一旦全部頁數(shù)據(jù)被寫入，該編程將會檢查該數(shù)據(jù)是否被正確寫 入。首先，該編程將會從快閃存儲器107中讀取該頁數(shù)據(jù)。接著，該 編程將會比對這個數(shù)據(jù)與應(yīng)該被寫入的數(shù)據(jù)(例如，靜態(tài)隨機存取存 儲器ioi中的"or)。這是通過比對該被編程數(shù)據(jù)與該被鎖存器在 VSRAM108內(nèi)的數(shù)據(jù)來完成的。假如，在VSRAM108中的所有的位 都是"r，則該頁數(shù)據(jù)被成功地寫入，并且該編程可以離開該循環(huán)以 及繼續(xù)另一位階(例如，"00"， "10")。假如，在VSRAM108中有任何 不是'T'的指標(biāo)值，則該指標(biāo)值所對應(yīng)的在快閃存儲器陣列107的多 階單元的位將會再被寫入一次。這個再一次寫入該位對到該多階單元 的步驟稱為"再一擊"。 一旦上述位被寫入，該編程就可以再一次比對 該讀取數(shù)據(jù)與該應(yīng)該被寫入的數(shù)據(jù)。這個步驟將會被持續(xù)直到所有的 位都被寫入以及在VSRAM108中所有的指標(biāo)值都是T為止。
這個寫入和數(shù)據(jù)檢查的步驟會導(dǎo)致編程速度的減慢。所以，需要 改善編程速度。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的方法和裝置，用于以并行方式編程一個多階單元。 當(dāng)該多階單元以并行方式被編程時，該單元四階中的每一位階可以被 同時編程。在一個范例實施例中，提供了一種方法用于并行編程一個 快閃多階存儲器單元存儲器。該方法包括載入數(shù)據(jù)至一靜態(tài)隨機存取
存儲器中。該方法可以包括讀取多個來自靜態(tài)隨機存取存儲器中數(shù) 據(jù)的多位字，以及載入該字至電源控制電路的至少一個鎖存器緩沖 器。該方法還包括配對該鎖存器緩沖器其中一個字的一個或多個位 至該鎖存器緩沖器其中另一個字的一個或多個位，以及決定哪一個位 對需要編程。然而，該方法可以包括以并行方式，以該選定的位對 編程每一個存儲器單元。該方法還可以包括通過施加電壓至存儲器
單元晶體管的與被選取的位對相對應(yīng)的漏極側(cè)，來編程每一個多階存 儲器單元。
可以了解的是，上述一般說明和隨后的詳細(xì)說明僅僅只是范例， 并不是用來限制本發(fā)明。除了在此所述的之外，還可以提出其他特征 以及/或變化。例如，本發(fā)明可以導(dǎo)致己經(jīng)公開的特征的不同組合和 次組合，以及/或在隨后詳細(xì)描述的許多其他特征的不同組合和次組


附圖是說明書的一部分，描述了本發(fā)明的特定特征，并且可以結(jié)
合

本發(fā)明的一些原理。在附圖中
圖l示出了依據(jù)現(xiàn)有技術(shù)，編程一個多階單元的步驟；
圖2示出了依據(jù)本發(fā)明的一個實施例，編程一個多階單元的范例
步驟；
圖3示出了依據(jù)本發(fā)明的一個實施例，用于編程一個多階單元的 電路；
圖4示出了依據(jù)本發(fā)明的一個實施例，在第一編程擊中用于寫入 數(shù)據(jù)的范例時序圖5示出了依據(jù)本發(fā)明的一個實施例，用于檢査該寫入數(shù)據(jù)的范 例時序圖；以及
圖6示出了依據(jù)本發(fā)明的一個實施例，在該第一擊之后的編程擊
中用于寫入數(shù)據(jù)的范例時序圖。
主要元件符號說明
100:串行編程4階存儲器單元 101:靜態(tài)隨機存取存儲器 102、 103:多位字
104:輸出向量 105:數(shù)據(jù)總線 106:鎖存器
107:快閃存儲器陣列 跳VSRAM
200:并行編程4階存儲器單元
201:靜態(tài)隨機存取存儲器
202、 203:多位字 204:數(shù)據(jù)總線 210:快閃存儲器
211、 212:鎖存器緩沖器
213、 213n: Ps—vppd電路
214、 214n:復(fù)用器 215:存儲器單元陣列
216:字線 217:位線
218、 218n:檢測放大器
220: VSRAM(向量靜態(tài)隨機存取存儲器vector SRAM)
221: VSRAM第一行的右側(cè)
222: VSRAM第一行的左側(cè)
300: ps—vppd電路
301:鎖存器 302:數(shù)據(jù)總線 303:時序信號
304、 305:觸發(fā)器
306:解碼器
307、 308、 309、 310:反相器
311、 312、 313、 315: NMOS晶體管
314: DPUMP
316、 317:晶體管
318: DL
具體實施例方式
參照本發(fā)明的細(xì)節(jié)，結(jié)合附圖來說明本發(fā)明的范例。在隨后的描 述中所提出的實施例，并不代表本發(fā)明全部的實施例。相反地，他們 只是與本發(fā)明某些特征一致的一些范例。在可能的情況下，該相同的 參考標(biāo)號將會用在整個附圖中以代表該相同或相似的部分。
圖2示出了用于一個4位階存儲器單元的平行編程的系統(tǒng)200。 在該編程之前，該多階單元可以被擦除，使得每一單元被重置至一個
預(yù)設(shè)狀態(tài)(例如，"ir，)。 一旦該多階單元被擦除，待寫入的數(shù)據(jù)就可
以被載入至靜態(tài)隨機存取存儲器201 (例如， 一頁接著一頁)。每一頁 可以包含許多的多位字。靜態(tài)隨機存取存儲器201可以包含許多的 行，并且在每一行中可以包含兩個多位字202和203。 一旦該數(shù)據(jù)被 載入，就可以讀取來自字202和203的位，并且對應(yīng)的位也可以被配 對。來自字203 ("IO..OIOO")的位對應(yīng)至這二個位中的最重要位，來自 字202("10..1001")的位對應(yīng)至這二個位中的最不重要位。
當(dāng)來自多位字202的位被讀取時，他們可以被驅(qū)動進(jìn)入數(shù)據(jù)總線 204，并且可以被寫入快閃存儲器210的鎖存器緩沖器211中。他們 也可以被寫入在該第一行的右側(cè)221的VSRAM220中。相似地，當(dāng) 來自多位字203的該位被讀取，他們可以被驅(qū)動進(jìn)入數(shù)據(jù)總線204， 以及可以被寫入該快閃存儲器210的鎖存器緩沖器212中。他們也可 以被寫入在VSRAM220中的第一行的左側(cè)222的。
一旦來自多位字202和203的位分別被寫入緩沖器211和212之 后，在存儲器陣列215中的多階單元就可以被編程。在存儲器陣列 215中的每一個多階單元可以被連接至一個字線216和一個位線217。 在鎖存器緩沖器211和212中的這些位是被配對，并且所有的"OO"， "01"，和"10"對可以被寫入在存儲器陣列215中的該多階單元中。而
"ll"不會被寫入，因為是該存儲器被擦除后的預(yù)設(shè)狀態(tài)。
位對"OO"、 "10"、以及"01"對應(yīng)至鎖存器緩沖器211和212中的 每一個多位字202和203的位，可以在同一時間被寫入在該存儲器單 元陣列215中的對應(yīng)多階單元中。每一個需要被編程的位對可以被送 至PS—vppd電路213-213n。 Ps—vppd電路213-213n可以接收該位對， 并且可以依據(jù)所接收的位對輸出一個電壓。該電壓可以被供給至復(fù)用 器214-214n，并且可以被輸出至存儲器單元陣列215中對應(yīng)多階單元 以編程該單元。該電壓可以被施加至每一個多階單元晶體管的漏極 側(cè)。 一旦該多階單元被編程，就可以儲存與施加至該存儲器單元的電 壓相對應(yīng)的位對(例如，"00"， "01"， "10")。
圖3示出了 ps_vppd電路300，其用以產(chǎn)生以及施加一個電壓至 存儲器單元陣列215中的每一個多階單元晶體管的漏極側(cè)。數(shù)據(jù)總線 302可以提供來自鎖存器緩沖器211和212的二個位，其以串行方式 被放入觸發(fā)器304和305中。例如，假如這二個位需要被編程為"Or， 則可以將位T由數(shù)據(jù)總線302送至觸發(fā)器304和305中。鎖存器301 可以發(fā)送一個觸發(fā)信號并且可以將該位鎖存在觸發(fā)器305中。觸發(fā)器 305可以輸出位'T'，位"l"可以被輸入至觸發(fā)器304并且可以被鎖存 器301鎖存。在位"1"從觸發(fā)器305輸出后，位"O"可以自數(shù)據(jù)總線302 輸入并且可以被鎖存器301鎖存在觸發(fā)器305中。在二個位都被儲存 于觸發(fā)器304和305中之后，可以以并行方式輸出至解碼器306。 二 個位可以隨著一個時序信號303輸入至解碼器306中。
解碼器306可以輸出與來自觸發(fā)器304和305的這二個位相對應(yīng) 的一個信號，至四個反相器307、 308、 309、以及310其中之一。反 相器307、 308、 309、以及310是由電源電壓電源—1、電源—2、電源 _3、以及電源一4所驅(qū)動。本發(fā)明的一個特征在于，電源電壓電源一l、 電源—2、和電源一3彼此互不相同，使得反相器307、 308、以及309 在來自解碼器306的相應(yīng)輸出被選定之后輸出與電源電壓電源一l、電 源一2、和電源一3相對應(yīng)的不同電壓。
NMOS晶體管311、 312、 313、和315可以被分別連接至反相器 307、 308、 309、禾Q 310，并且可以被連接至一個被提升至高電壓電 平的DPUMP314。晶體管311、 312、和313可以形成源極跟隨器 (follower),用以將來自反相器307、 308、和309中相應(yīng)的一個的輸 出電壓傳遞至DL318, DL318連接至在存儲器陣列215中的該快閃 單元的漏極側(cè)。晶體管316和317可以當(dāng)成一個驅(qū)動電路，以允許該 電壓經(jīng)由該適當(dāng)?shù)木w管311、 312、和313而被施加至DL318。當(dāng) 解碼器306的輸出是"ir時，反相器310輸出一個與電源—4相對應(yīng)的
電源電壓，導(dǎo)通晶體管315。其結(jié)果是，該驅(qū)動電路被關(guān)閉而且沒有 電壓被施加在DL318上。
例如，假如這二個位是"Or，則解碼器306可以輸出一個信號"0" 至反相器309，其對應(yīng)至"Or。解碼器306將會輸出一個信號"1"至反 相器307、 308、或310。來自反相器309的該電壓可以被施加至晶體 管313，并且晶體管313可以將一個來自DPUMP314的、來自反相 器309的電壓相對應(yīng)的電壓傳遞到DL318。此時，晶體管311、 312、 和315可以被接地。DL318可以施加這個電壓至存儲器單元陣列215 中適當(dāng)?shù)亩嚯A單元的晶體管的漏極側(cè)。 一旦該多階單元快閃單元被編 程，就可以儲存位對"01"。
參照圖2， 一但該數(shù)據(jù)被寫入，該編程可以檢査該數(shù)據(jù)是否被正 確地寫入。檢測放大器218-218n可以從該存儲器單元陣列215中的 每一個多階單元讀取二個位，并且可以在二個周期內(nèi)輸出這二個位至 數(shù)據(jù)總線204。這二個位可以與VSRAM 220中的二個位進(jìn)行比對。 對每一個多階單元而言，假如該編程成功的話，則該編程可以將 VSRAM 220中對應(yīng)的二個位改變成"ir'。在每一個二位(two-bit)
均被改變成"ir之后，該編程結(jié)束。
假如，在VSRAM220中的每一個二位不是"ir的話，則上述位 可以再一次被寫入該多階單元中。 一但那些位都被寫入，則檢測放大 器218-218n可以再一次比對這二個位與VSRAM 220中對應(yīng)的二個 位。這個步驟持續(xù)至所有已經(jīng)被寫入的位，并且在VSRAM220中每 一個二位都是"ll"。
這個編程檢查可以重復(fù)持續(xù)到多階單元的整個行都成功地被編 程。 一旦第一行的多階單元被成功地編程，第二行的多階單元就可以 被編程。第二行的多階單元可以被以相同的方式進(jìn)行編程和檢查。此 外，該編程可以重復(fù)持續(xù)到整頁被讀取并且已經(jīng)為待寫入的每個字都 執(zhí)行了一擊為止。 一旦這個步驟己經(jīng)完成，該檢査步驟可以對所有行 重復(fù)執(zhí)行。
不同于先前技術(shù)，VSRAM 220可以接收來自該靜態(tài)隨機存取存 儲器201的實際位，而不是其指標(biāo)值。因為該實際位是被儲存于VSRAM 220中，在第一擊之后的每一擊不必存取靜態(tài)隨機存取存儲 器201。此夕卜，在隨后的數(shù)擊中，該數(shù)據(jù)可以直接來自VSRAM220。
假如使用者或應(yīng)用想要將該數(shù)據(jù)保持在靜態(tài)隨機存取存儲器201 中，則還需要使用VSRAM 220。假如使用者或應(yīng)用不要求保持該數(shù) 據(jù)在靜態(tài)隨機存取存儲器201中，則不需要使用VSRAM 220。在這 個例子中，當(dāng)該編程檢查該數(shù)據(jù)是否已經(jīng)正確地被寫入時，檢測放大 器218-218n可以在二個周期內(nèi)讀取存儲器單元陣列215中的每一個 多階單元的二個位，并且可以輸出這二個位至數(shù)據(jù)總線204中。這二 個位可以與在靜態(tài)隨機存取存儲器201中的對應(yīng)的二個位進(jìn)行比對。 對每一個多階單元而言，假如該編程是成功的，則該編程可以將靜態(tài) 隨機存取存儲器201中該對應(yīng)的二個位改成為"ir。在每一個二位均 被改變成"ir之后，該編程結(jié)束。
假如在靜態(tài)隨機存取存儲器201中的每一個二位不是"ir，則上
述位可以再一次被寫入到多階單元中。 一旦那些位被寫入后，檢測放
大器218-218n可以再一次比對這二個位與靜態(tài)隨機存取存儲器201 中的對應(yīng)的二個位。這個步驟持續(xù)至所有已經(jīng)被寫入的位，以及在靜
態(tài)隨機存取存儲器201中每一個二位都是"ir為止。
這個使用靜態(tài)隨機存取存儲器201的編程檢査可以重復(fù)持續(xù)到 多階單元的整個頁都成功地被編程。該編程可以重復(fù)持續(xù)到整頁被讀 取并且已經(jīng)為待寫入的每個字執(zhí)行了一擊為止。 一旦這個步驟已經(jīng)完 成，則該檢查步驟可以對所有行重復(fù)執(zhí)行。
圖4是用于在第一編程擊中將數(shù)據(jù)從靜態(tài)隨機存取存儲器201寫 入至存儲器陣列215的多階單元中的范例時序圖。Sram一add表示靜 態(tài)隨機存取存儲器201的地址，sram—rd可以觸發(fā)該編程去讀取靜態(tài) 隨機存取存儲器201中的二個多位字202和203。 Sram_need__pgm可 以決定是否靜態(tài)隨機存取存儲器201中的這二個多位字需要被寫入。 假如靜態(tài)隨機存取存儲器201中的這二個多位字202和203需要被編 程，則sram_oel和sram—oe2可以讀取靜態(tài)隨機存取存儲器201中的 多位字202和203的位。Ps—vppdjat可以觸發(fā)觸發(fā)器304和205以 鎖住來自數(shù)據(jù)總線204的該數(shù)據(jù)。Array—address表示在存儲器陣列
215中該多階單元的位置。Program_pulse是一個編程控制脈沖，可以 產(chǎn)生一個信號以將對應(yīng)的數(shù)據(jù)編程至存儲器陣列215中的多階單元。 當(dāng)program_pulse是"l"時，該編程被啟動。Vsram—add表示VSRAM 220的地址，并且vsram—wr可以觸發(fā)該編程寫入多位字202和203 至VSRAM 220中。
圖5是用于檢查該被寫入數(shù)據(jù)的范例時序圖。Array—address表示 在存儲器陣列215中該多階單元中的該數(shù)據(jù)的位置。Army_rd可以觸 發(fā)該編程以讀取來自存儲器陣列215中該多階單元的數(shù)據(jù)。Array—oe 1 可以讀取該第一位并且array—oe2可以讀取該第二位。Dp—dbus可以 將該位鎖存在數(shù)據(jù)總線204中。Vsram_add表示VSRAM 220的地址， 并且vsram—rd可以讀取來自VSRAM 220的這二個多位字221和222。 Vsram—din一enl禾B vsram一din一en2可以讀取在VSRAM 220中多位字 221和222的第一和第二位。假如這些位被成功地編程，則 vsram一cmplx可以完成該檢査并且通過改變這些位至"ll"來更新在 VSRAM 220中的位。
圖6是用于在第一擊之后的編程擊中寫入數(shù)據(jù)的范例時序圖。假 如在VSRAM 220中每一位對不是"ll"，則該位可以在另一擊中再一 次寫入存儲器陣列215中的該多階單元。Vsram一add表示VSRAM 220 的地址。Vsram一rd可以讀取在VSRAM 220中的該位，信號 Vsram—need_pgm可以決定是否VSRAM 220中的該位需要再一次被 寫入。假如該位需要再一次被編程，則vsram—oel和vsram—oe2可以 讀取VSRAM 220中的該位，并且Ps_vppd—lat可以將該位鎖存至數(shù) 據(jù)總線204中。需要再被編程一次的該位可以被儲存在緩沖器211和 212中。Array—address表示在存儲器陣列215中該多階單元的位置， 其中該位可以被編程并且program_pulSe可以產(chǎn)生一個信號以編程該 位至存儲器陣列215中的多階單元。這個步驟持續(xù)至所有的位都被寫 入并且在VSRAM 220中每一位對都是"ll"為止。
以上描述僅用于說明，并非用于限制本發(fā)明的范圍。本發(fā)明的范 圍由附帶的權(quán)利要求決定。其他的實施例也將落入權(quán)利要求范圍之 內(nèi)。
權(quán)利要求
1、一種用于并行編程快閃多階存儲器單元存儲器的方法，所述方法包括載入數(shù)據(jù)至?xí)捍娲鎯ζ鳎粡乃鰰捍娲鎯ζ髦械乃鰯?shù)據(jù)中讀取多個多位字；將所述多個字載入到至少一個鎖存器緩沖器中；將從所述至少一個鎖存器緩沖器中所述多個字之一而來的一個或多個位，與從所述至少一個鎖存器緩沖器中所述多個字中另一個而來的一個或多個位進(jìn)行配對；決定哪些位對需要被編程；以及以并行方式將所選定的位對編程至所述存儲器單元。
2、 如權(quán)利要求1所述的方法，還包括 選取多個電壓之一；以及經(jīng)由多個N型金屬氧化物半導(dǎo)體源極跟隨器之一，施加所選取 的電壓至與所選定的位對相對應(yīng)的存儲器單元的晶體管的漏極。
3、 如權(quán)利要求2所述的方法，其中，施加所選取的電壓的步驟 包括經(jīng)由所述多個N型金屬氧化物半導(dǎo)體源極跟隨器之一以及驅(qū) 動電路，施加所選取的電壓。
4、 如權(quán)利要求1所述的方法，還包括 將所述多個字載入至指標(biāo)靜態(tài)隨機存取存儲器。
5、 如權(quán)利要求4所述的方法，還包括-將所述被編程的位對與指標(biāo)靜態(tài)隨機存取存儲器中所述多個字 的對應(yīng)的位對進(jìn)行比對。
6、 如權(quán)利要求5所述的方法，還包括 判斷所述位對是否成功地被編程；以及改變所有被成功編程的位對在所述指標(biāo)靜態(tài)隨機存取存儲器中 的指標(biāo)值，以指示這些位對已經(jīng)成功地被編程。
7、 如權(quán)利要求5所述的方法，還包括 判斷是否有任何位對沒有被成功地編程；以及 以并行方式再一次編程含有沒有被成功地編程的位對的存儲器單元。
8、 如權(quán)利要求1所述的方法，還包括將所述被編程的位對與在所述暫存存儲器中數(shù)據(jù)的對應(yīng)的位對 進(jìn)行比對。
9、 如權(quán)利要求8所述的方法，還包括 判斷所述位對是否成功地被編程；以及改變數(shù)據(jù)中所有被成功編程的位對在所述暫存存儲器中的指標(biāo) 值，以指示這些位對已經(jīng)成功地被編程。
10、 如權(quán)利要求l所述的方法，還包括判斷是否有任何位對沒有被成功地編程；以及 以并行方式再一次編程含有沒有被成功地編程的位對的存儲器 單元。
11、 一種用于并行編程快閃多階存儲器單元存儲器的裝置，所述裝置包括暫存存儲器，用于接收數(shù)據(jù)；至少一個鎖存器緩沖器，用于接收從所述暫存存儲器讀取的多個多位字；以及多個多階存儲器單元，用于接收位對，所述位對是通過將從所述 至少一個鎖存器緩沖器中所述多個字之一而來的一個或多個位，與從 所述至少一個鎖存器緩沖器中所述多個字中另一個而來的一個或多 個位進(jìn)行配對而形成的；其中，具有需要編程的位對的存儲器單元以并行方式被編程。
12、 如權(quán)利要求ll所述的裝置，其中，所述存儲器單元包括 晶體管，用于通過多個N型金屬氧化物半導(dǎo)體源極跟隨器之一以及與所選定的位對相對應(yīng)的晶體管的漏極側(cè)的驅(qū)動電路，接收電 壓。
13、 如權(quán)利要求ll所述的裝置，還包括 指標(biāo)靜態(tài)隨機存取存儲器，用于接收所述多個字。
14、 如權(quán)利要求ll所述的裝置，還包括檢查功能裝置，用于將所述被編程位對與在所述指標(biāo)靜態(tài)隨機存 取存儲器中的字的對應(yīng)位對進(jìn)行比對。
15、 如權(quán)利要求14所述的裝置，其中，所述檢查功能裝置 判斷所述位對是否成功地被編程，并且改變所有被成功編程的位對在所述指標(biāo)靜態(tài)隨機存取存儲器中的指標(biāo)值，以指示所述位對已經(jīng) 成功地被編程。
16、 如權(quán)利要求15所述的裝置，其中-以并行方式再一次編程含有沒有被成功地編程的位對的存儲器 單元。
17、 如權(quán)利要求ll所述的裝置，還包括檢查功能裝置，用于將所述被編程位對與所述暫存存儲器中所對 應(yīng)的位對進(jìn)行比對。
18、 如權(quán)利要求17所述的裝置，其中，所述檢查功能裝置 判斷所述位對是否成功地被編程，并且改變所有被成功編程的字 的位對在所述暫存存儲器中的指標(biāo)值，以指示所述位對已經(jīng)成功地被 編程。
19、如權(quán)利要求18所述的裝置，其中以并行方式再一次編程含有沒有被成功地編程的位對的存儲器 單元。
全文摘要
本發(fā)明提供了一種用以編程快閃式多階存儲單元存儲器的方法與裝置。該方法包括載入數(shù)據(jù)至靜態(tài)隨機存取存儲器中。該方法包括從靜態(tài)隨機存取存儲器中的數(shù)據(jù)中讀取多個多位字，并且載入該字到電源控制電路的至少一個鎖存器緩沖器。該方法還包含將該鎖存器緩沖器中的一個字的一個或多個位與該鎖存器緩沖器中另一個字的一個或多位配對，并且確定哪一個位對需要被編程。此外，該方法還包括以并行方式編程所選定位對的存儲器單元。該方法還可以包括通過施加一個電壓至與所選定位對相對應(yīng)的存儲器單元的晶體管的漏極側(cè)，來編程每一個多階存儲器單元。
文檔編號G11C16/06GK101169973SQ20071018184
公開日2008年4月30日 申請日期2007年10月19日 優(yōu)先權(quán)日2006年10月26日
發(fā)明者陳重光 申請人:旺宏電子股份有限公司